CN113540150A - 包括可变电阻层的半导体器件 - Google Patents

包括可变电阻层的半导体器件 Download PDF

Info

Publication number
CN113540150A
CN113540150A CN202110019330.5A CN202110019330A CN113540150A CN 113540150 A CN113540150 A CN 113540150A CN 202110019330 A CN202110019330 A CN 202110019330A CN 113540150 A CN113540150 A CN 113540150A
Authority
CN
China
Prior art keywords
layer
variable
resistance layer
semiconductor device
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110019330.5A
Other languages
English (en)
Other versions
CN113540150B (zh
Inventor
韩在贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113540150A publication Critical patent/CN113540150A/zh
Application granted granted Critical
Publication of CN113540150B publication Critical patent/CN113540150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及包括可变电阻层的半导体器件。根据实施方式的一种半导体器件包括衬底，设置在衬底上的栅极结构，在衬底上穿过栅极结构的孔图案，以及顺次设置在栅极结构的侧壁表面上的第一可变电阻层、第二可变电阻层和沟道层。栅极结构包括交替堆叠的至少一个栅电极层与至少一个层间绝缘层。第一可变电阻层和第二可变电阻层包括能够彼此交换的离子。

Description

包括可变电阻层的半导体器件
相关申请的交叉引用
本申请要求于2020年4月14日提交韩国知识产权局的韩国申请第10-2020-0045589号的优先权，其整体内容通过引用合并于此。
技术领域
本公开内容总体上涉及半导体器件，更具体地，涉及包括可变电阻层的半导体器件。
背景技术
根据减少设计规则和增大集成度的趋势，出现了具有三维结构的存储器件。当前，已生产了采用电荷隧穿层、电荷俘获层和电荷阻挡层的三层堆叠结构作为电荷存储结构的快闪(flash)存储器件。
近来，已提出了具有不同于传统的快闪存储器件的结构的各种非易失性存储器件。非易失性存储器件的示例是阻变存储器件。快闪存储器件通过电荷存储实现存储器功能，而阻变存储器件在高电阻状态和低电阻状态之间可变地改变存储单元中的存储层的电阻状态，并且以非易失方式存储改变的电阻状态，从而将预定的信号信息写入存储单元。
发明内容
根据本公开内容的一个方面的半导体器件可以包括衬底，设置在衬底上的栅极结构，衬底上穿过栅极结构的孔图案，以及顺次设置在栅极结构的侧壁表面上的第一可变电阻层、第二可变电阻层和沟道层。栅极结构可以包括交替堆叠的至少一个栅电极层和至少一个层间绝缘层。第一可变电阻层和第二可变电阻层包括能够彼此交换的离子。
根据本公开内容的一个方面的半导体器件可以包括衬底，设置在衬底上的栅极结构，以及在衬底上顺次设置在栅极结构的侧壁表面上的第一可变电阻层、第二可变电阻层和沟道层。栅极结构可以包括沿与衬底垂直的第一方向交替堆叠的至少一个栅电极层和至少一个层间绝缘层。栅极结构可以在与第一方向垂直的第二方向上延伸。第一可变电阻层和第二可变电阻层可以包括能够彼此交换的氧。
附图说明
图1是示意性示出根据本公开内容的一实施方式的半导体器件的透视图。
图2是图1的半导体器件的平面视图。
图3是沿图1的半导体器件的线I-I’截取的截面视图。
图4是根据本公开内容的一实施方式的半导体器件的电路图。
图5A、图5B、图5C、图5D、图5E、图5F、图5G和图5H是示意性示出根据本公内容的实施方式的半导体器件的操作的视图。
图6是示意性示出根据本公内容的另一实施方式的半导体器件的透视图。
图7是图6的半导体器件的平面视图。
图8是沿图6的半导体器件的线II-II’截取的截面视图。
图9是示意性示出根据本公内容的又一实施方式的半导体器件的透视图。
图10是图9的半导体器件的平面视图。
图11是沿图9的半导体器件的线III-III’截取的截面视图。
图12是示意性示出根据本公内容的又一实施方式的半导体器件的透视图。
图13是图12的半导体器件的平面视图。
图14是沿图12的半导体器件的线IV-IV’截取的截面视图。
图15是沿图12的半导体器件的线V-V’截取的截面视图。
图16是示意性示出根据本公内容的又一实施方式的半导体器件的透视图。
图17是图16的半导体器件的平面视图。
图18是沿图16的半导体器件的线VI-VI’截取的截面视图。
图19是沿图16的半导体器件的线VII-VII’截取的截面视图。
具体实施方式
在下文中，将参照附图详细描述本公开内容的实施方式。在附图中，为了清楚地表示每个器件的部件，部件的尺寸，诸如部件的宽度和厚度，被放大。本文使用的术语可以对应于考虑它们在实施方式中的功能而选择的词汇，并且这些术语的含义可以根据实施方式所属领域的普通技术人员而做不同的解释。如果被详细明确定义，则术语可以根据定义进行解释。除非另有定义，否则本文使用的术语(包括技术和科学术语)具有与实施方式所属领域的普通技术人员所共同理解的含义相同的含义。
此外，除非上下文另有清楚的使用，否则词汇的单数形式的表述应被理解为包括词汇的复数形式。将理解，术语“包括”、“包含”或“具有”旨在指明特征、数目、步骤、操作、部件、元件、零件或者它们的组合的存在，而非用于排除一个或更多个其他的特征、数目、步骤、操作、部件、元件、零件或者它们的组合的存在或者添加的可能性。
此外，在执行方法或者制造方法时，除非上下文明确地描述了特定的顺序，否则构成方法的每个处理可以按照与规定的顺序不同的顺序进行。换言之，每个处理可以按照与所陈述的顺序相同的方式被执行，并且可以基本上同时被执行。此外，每个上述处理的至少一部分可以按反转的顺序被执行。
在本说明书中，术语“预定方向”可以意指涵盖在坐标系中确定的一个方向和与该方向相反的方向的方向。作为示例，在x-y-z坐标系中，x方向可以涵盖与x方向平行的方向。也就是说，x方向可以意指以下所有方向：其中x轴线的绝对值从原点0沿x轴线在正方向上增大的方向以及其中x轴线的绝对值从原点0沿x轴线在负方向上增大的方向。在x-y-z坐标系中y方向和z方向均可以按照基本上相同的方式进行解读。
图1是示意性示出根据本公开内容的一实施方式的半导体器件1的透视图。图2是图1的半导体器件的平面视图。图3是沿图1的半导体器件的线I-I’截取的截面视图。
参照图1至图3，半导体器件1可以包括衬底101和设置在衬底101上的栅极结构120。此外，半导体器件1可以包括穿过栅极结构120的第一孔图案11和第二孔图案12。半导体器件1可以在第一孔图案11和第二孔图案12中的每个内部包括顺次设置在栅极结构120的侧壁表面上的第一可变电阻层130、第二可变电阻层140和沟道层150。
半导体器件1还可以包括在衬底101上或之上的沟道下接触层110，其接触沟道层150的一端。沟道下接触层110可以电连接到源电极(未示出)。此外，半导体器件1可以包括接触沟道层150的另一端的沟道上接触层170。沟道层150的另一端可被定位成在与衬底101的上表面或下表面垂直的方向(即，z方向)上与沟道层150的一端相对。沟道上接触层170可以电连接到漏电极(未示出)。源极-漏极电压可以通过沟道下接触层110和沟道上接触层170施加到沟道层150。
参照图1至图3，衬底101可以包括半导体材料。具体地，半导体材料可以包括硅(Si)、锗(Ge)、砷化镓(GaAs)、硒化钼(MoSe2)、硒化铪(HfSe2)、硒化铟(InSe)、硒化镓(GaSe)、黑磷、铟-镓-锌氧化物(IGZO)或者它们中的两种或更多种的组合。半导体材料可以掺杂有掺杂剂。半导体材料可以例如被掺杂成n型或p型。
基底绝缘层102可以设置在衬底101上或之上。基底绝缘层102可以使沟道下接触层110与衬底101电绝缘。基底绝缘层102可以包括绝缘材料。绝缘材料可以包括例如氧化物、氮化物、氧氮化物或者它们中的两种或更多种的组合。
沟道下接触层110可以设置在基底绝缘层102上或之上。沟道下接触层110可以电连接到沟道层150。尽管没有示出，但是沟道下接触层110可以连接到源电极(未示出)。在一些实施方式中，源电极可被设置在栅极结构120之上。源电极可以通过被设置成穿过栅极结构120并且接触沟道下接触层110的导电通孔电连接到沟道下接触层110。因此，沟道下接触层110可以将源电极的电压施加到沟道层150。
沟道下接触层110可以包括导电材料。导电材料可以包括例如，经掺杂的半导体材料、金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或者导电金属氧化物。导电材料可以包括例如，n型掺杂硅(Si)、钨(W)、钛(Ti)、铜(Cu)、铝(Al)、钌(Ru)、铂(Pt)、铱(Ir)、铱氧化物、钨氮化物、钛氮化物、钽氮化物、钨碳化物、钛碳化物、钨硅化物、钛硅化物、钽硅化物、钌氧化物或者它们中的两种或更多种的组合。
栅极结构120可以设置在沟道下接触层110上。栅极结构120可以包括沿第一方向(即，z方向)交替堆叠的第一栅电极层至第四栅电极层122a、122b、122c和122d和第一层间绝缘层至第五层间绝缘层123a、123b、123c、123d和123e。第一层间绝缘层123a可被设置成接触沟道下接触层110。第五层间绝缘层123e可被设置为栅极结构120的最上层。
第一栅电极层至第四栅电极层122a、122b、122c和122d中的每个可以包括导电材料。导电材料可以包括例如，经掺杂的半导体材料、金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或者导电金属氧化物。导电材料可以包括例如，n型掺杂硅(Si)、钨(W)、钛(Ti)、铜(Cu)、铝(Al)、钌(Ru)、铂(Pt)、铱(Ir)、铱氧化物、钨氮化物、钛氮化物、钽氮化物、钨碳化物、钛碳化物、钨硅化物、钛硅化物、钽硅化物、钌氧化物或者它们中的两种或更多种的组合。第一层间绝缘层至第五层间绝缘层123a、123b、123c、123d和123e中的每个可以包括绝缘材料。绝缘材料可以包括例如氧化物、氮化物、氧氮化物或者它们中的两种或更多种的组合。
在一些实施方式中，栅极结构120的栅电极层的数目不一定限于四个。栅电极层可以设置成各种数目，并且层间绝缘层也可被设置成各种数目，以使栅电极层沿第一方向(即，z方向)彼此绝缘。
参照图1至图3，第一孔图案11和第二孔图案12可以在第一方向(即，z方向)上穿过栅极结构120直到沟道下接触层110。在一实施方式中，第一孔图案11和第二孔图案12可以可以在第二方向(y方向)上彼此隔开。第一孔图案11和第二孔图案12可以例如通过已知的光刻和刻蚀工艺形成。如下文所述，半导体器件1可以包括针对第一孔图案11和第二孔图案12而彼此分开的第一存储器元件模块U11和第二存储器元件模块U12。图1和图2示出了两个孔图案，但是本公开内容不限于此。半导体器件1可以包括各种数目的孔图案。
参照图1至图3，在第一孔图案11和第二孔图案12中的每个内部，第一可变电阻层130可以设置在栅极结构120的侧壁表面上。第一可变电阻层130可被设置成覆盖栅极结构120的侧壁表面。第二可变电阻层140可以设置在第一可变电阻层130上。第二可变电阻层140可以在第一孔图案11和第二孔图案12中的每个内部沿栅极结构120的侧壁表面设置。作为示例，第一可变电阻层130和第二可变电阻层140可以在第一孔图案11和第二孔图案12内设置成相邻的同心层。
第一可变电阻层130和第二可变电阻层140可以包括能够彼此交换的氧。当施加外部电场时，氧可以以氧离子的形式在第一可变电阻层130和第二可变电阻层140之间移动。
在一实施方式中，第一可变电阻层130和第二可变电阻层140中的每个可以包括不满足化学计量比的氧化物。也就是说，第一可变电阻层130和第二可变电阻层140中的每个可以包括氧缺位氧化物。作为示例，氧缺位氧化物可以包括硅氧化物或金属氧化物。这里，硅氧化物不满足硅和氧之间的化学计量比，并且氧含量可以不足。因此，硅氧化物可以包括预定浓度的氧空位(vacancy)。同样地，金属氧化物不满足金属和氧之间的化学计量比，并且氧含量可以不足。因此，金属氧化物可以包括预定浓度的氧空位。金属氧化物可以是例如，锂氧化物、钛氧化钨、铝氧化物、镍氧化物、铜氧化物、锰氧化物、铪氧化物、锆氧化物、钨氧化物、铌氧化物、或钒氧化物等。
如上文所述，第一可变电阻层130和第二可变电阻层140中的每个可以包括氧空位。氧空位具有正电荷并且能够用作电子捕获点(electron capture site)。因此，在遭受外部电场时，氧空位可以用作可移动导电载流子。第一可变电阻层130和第二可变电阻层140的电阻可以根据分别分布在第一可变电阻层130和第二可变电阻层140内部的氧空位的浓度而变化。作为示例，第一可变电阻层130和第二可变电阻层140的电阻可以随着氧空位的浓度增大而减小，并且可以随着氧空位的浓度减小而增大。
在一实施方式中，接触沟道层150的第二可变电阻层140可以用作半导体器件1的存储层。如下文所述，当施加外部电场时，第二可变电阻层140可以与第一可变电阻层130交换氧，从而具有根据所施加的电场的量值的各种浓度的氧空位。结果，第二可变电阻层140可以根据氧空位的浓度而具有多个不同的电阻。随后，在外部电场被移除之后，第二可变电阻层140可以以非易失方式存储多个电阻作为多条不同的信号信息。
在一实施方式中，第一可变电阻层130的元素的氧亲和力可以大于第二可变电阻层140的元素的氧亲和力。在本公开内容中，氧亲和力可以意指预定元素与氧结合来形成预定氧化物时在该元素和氧之间的键合力。作为示例，当第一可变电阻层130或第二可变电阻层140包括硅氧化物时，构成硅氧化物的硅(Si)的氧亲和力可以意指硅氧化物中的硅(Si)和氧之间的键合力。作为另一示例，当第一可变电阻层130或第二可变电阻层140包括预定的金属氧化物时，构成金属氧化物的金属的氧亲和力可以意指金属氧化物中的金属和氧之间的键合力。也就是说，较之具有低的氧亲和力的元素，具有高的氧亲和力的元素通过与氧结合形成氧化物概率是相对高的。此外，较之含有具有相对低的氧亲和力的元素的氧化物，含有具有相对高的氧亲和力的元素的氧化物在其中断键成为自由离子化氧的概率是相对低的。
作为一个示例，第一可变电阻层130可以包括硅氧化物，并且第二可变电阻层140可以包括铪氧化物或锆氧化物。不论在解耦合(uncoupled)状态下还是在未完全耦合状态下，较之第二可变电阻层140，第一可变电阻层130可以含有较少的氧，这是因为构成第一可变电阻层130的硅的氧亲和力大于构成第二可变电阻层140的铪或锆的氧亲和力。而且，存在于解耦合状态或未完全耦合状态下的氧高概率因所施加的外部电场生成的电吸引力或排斥力而移动。
因此，如下文所述，当第一可变电阻层130和第二可变电阻层140内部的氧在外部电场的影响下以氧离子的形式移动时，在第二可变电阻层140内部改变的氧量可以大于在第一可变电阻层130内部改变的氧量。因此，基于第一可变电阻层130和第二可变电阻层140内部的氧浓度改变，出现第一可变电阻层130和第二可变电阻层140内部的氧空位的浓度改变。因此，较之第一可变电阻层130的电阻，作为存储层的第二可变电阻层140的电阻能够被相对更容易地控制，这是因为第二可变电阻层140内部的氧空位的浓度改变大于第一可变电阻层130内部的氧空位的浓度改变。
在另一实施方式中，第一可变电阻层130和第二可变电阻层140可以包括能够彼此交换的金属。作为一个示例，当第一可变电阻层130和第二可变电阻层140包括含有氧空位的金属氧化物时，第一可变电阻层130和第二可变电阻层140可以交换第一可变电阻层130和第二可变电阻层140中的任一个的金属氧化物中的金属以及氧。通过施加外部电场，金属可以以金属离子的形式在第一可变电阻层130和第二可变电阻层140之间移动。
作为一个示例，第一可变电阻层130可以包括锂氧化物，并且第二可变电阻层140可以包括过渡金属氧化物。过渡金属氧化物可以包括例如铪氧化物或锆氧化物。当施加外部电场时，第一可变电阻层130内部的具有相对小的原子量的锂(Li)可以以锂离子的形式在第一可变电阻层130和第二可变电阻层140之间移动。当通过外部电场使锂(Li)从第一可变电阻层130提供给第二可变电阻层140时，锂(Li)可以在第二可变电阻层140内部与氧结合以形成氧空位。也就是说，随着从第一可变电阻层130移动到第二可变电阻层140的锂(Li)的浓度增大，第二可变电阻层140内部的氧空位的浓度可以增大，并且第二可变电阻层140的电阻可以减小。
在一实施方式中，由于第二可变电阻层140用作存储层并且第一可变电阻层130用于控制第二可变电阻层140的氧空位的浓度，因此第二可变电阻层140的厚度可以小于第一可变电阻层130的厚度。因此，可以使用第一可变电阻层130更有效地控制作为存储层的第二可变电阻层140的氧空位的浓度。
在一实施方式中，第二可变电阻层140的厚度可以是1nm或更大，但是小于5nm。随着第二可变电阻层140的厚度减小，当施加外部电场时，第二可变电阻层140中的氧空位的浓度可以更快速地改变。此外，在一实施方式中，第二可变电阻层140中存储的信号信息可以是沿沟道层150的纵向方向(即，z方向)的电阻。电阻的量值可以由沿沟道层150的纵向方向(即，z方向)分布在第二可变电阻层140中的氧空位的浓度确定。因此，随着第二可变电阻层140的厚度减小，第二可变电阻层140内部的氧空位沿纵向方向(即，z方向)而非宽度方向(即，x方向或y方向)布置的概率可以增大。因此，可以根据第二可变电阻层140内部的氧空位的浓度更有效地调整电阻。
参照图1至图3，沟道层150可以在第一孔图案11和第二孔图案12内部设置在沟道下接触层110上以覆盖第二可变电阻层140。沟道层150可以包括半导体材料。半导体材料可以包括例如，硅(Si)、锗(Ge)、或砷化镓(GaAs)等。作为另一示例，半导体材料可以包括二维半导体材料。二维半导体材料可以包括过渡金属双硫分子配合物(TMDC)、或黑磷等。过渡金属双硫分子配合物(TMDC)可以包括例如，硒化钼(MoSe2)、硒化铪(HfSe2)、硒化铟(InSe)、以及硒化镓(GaSe)等。半导体材料可以包括例如金属氧化物，诸如铟-镓-锌氧化物(IGZO)。
同时，填充绝缘层160可以设置在其中设置有第一可变电阻层130和第二可变电阻层140以及沟道层150的第一孔图案11和第二孔图案12内部。填充绝缘层160可以包括例如，氧化物、氮化物、氧氮化物或者它们中的两种或更多种的组合。填充绝缘层160可被设置成在第一孔图案11和第二孔图案12内部覆盖沟道层150。
在第一孔图案11和第二孔图案12中的每个内部，沟道上接触层170可以设置在填充绝缘层160上。沟道上接触层170可以接触沟道层150的一部分。沟道上接触层170可以电连接到漏电极(未示出)。尽管图1至图3中未示出，但是漏电极可以以导电图案的形式设置在栅极结构120上。
在一些实施方式中，不同于图1至图3中所示，沟道上接触层170可以设置在第一孔图案11和第二孔图案12外部。作为一个示例，沟道上接触层170可以设置在沟道层150上以在上端处电连接到沟道层150。这里，漏电极可被设置成在沟道上接触层170的侧面或顶部接触沟道上接触层170。
沟道上接触层170可以包括导电材料。导电材料可以包括例如，经掺杂的半导体材料、金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或者导电金属氧化物。导电材料可以包括例如，掺杂有n型掺杂剂或p型掺杂剂的硅(Si)、钨(W)、钛(Ti)、铜(Cu)、铝(Al)、钌(Ru)、铂(Pt)、铱(Ir)、铱氧化物、钨氮化物、钛氮化物、钽氮化物、钨碳化物、钛碳化物、钨硅化物、钛硅化物、钽硅化物、钌氧化物或者它们中的两种或更多种的组合。
如上文所述，根据本公开内容的该实施方式的半导体器件1可以包括在沟道下接触层110上穿过栅极结构120的第一孔图案11和第二孔图案12。第一可变电阻层130和第二可变电阻层140以及沟道层150可以设置在第一孔图案11和第二孔图案12中的每个内部。此外，沟道上接触层170可被设置成在第一孔图案11和第二孔图案12中的每个的上部中接触沟道层150的一部分。因此，沟道层150可以电连接到沟道下接触层110和沟道上接触层170。
此外，栅极结构120可以包括第一栅电极层至第四栅电极层122a、122b、122c和122d以及第一层间绝缘层至第五层间绝缘层123a、123b、123c、123d和123e。第一栅电极层至第四栅电极层122a、122b、122c和122d和第一层间绝缘层至第五层间绝缘层123a、123b、123c、123d和123e可以交替堆叠在沟道下接触层110上并且设置成围绕第一孔图案11和第二孔图案12中的每个中的第一可变电阻层130和第二可变电阻层140以及沟道层150。
在一些实施方式中，穿过栅极结构120的孔图案的数目不一定限于两个。孔图案可以形成为多种不同的数目，并且在每个孔图案内部可以分别设置第一可变电阻层和第二可变电阻层、沟道层、填充绝缘层和沟道上接触层。
回来参照图1和图2，半导体器件1可以包括第一存储器元件模块U11和第二存储器元件模块U12，分别针对第一孔图案11和第二孔图案12中的每个执行独立操作。第一存储器元件模块U11和第二存储器元件模块U12可以共享沟道下接触层110。此外，第一存储器元件模块U11和第二存储器元件模块U12中的每个可以包括沟道上接触层170。
图4是根据本公开内容的一实施方式的半导体器件的电路图。图4的电路图可以对应于上文参照图1至图3描述的半导体器件1的第一存储器元件模块U11和第二存储器元件模块U12中的一个。也就是说，第一存储器元件模块U11和第二存储器元件模块U12的电路图可以基本上相同。在下文中，作为一个示例，将使用第一存储器元件模块U11的电路图描述第一存储器元件模块U11的电路配置。具体地，图4的电路图可以由图1至图3的半导体器件1中的第一可变电阻层130和第二可变电阻层140、沟道层150以及第一栅电极层至第四栅电极层122a、122b、122c和122d的表示组成。参照图4的电路图，第一存储器元件模块U11可以包括第一存储单元至第四存储单元MC1、MC2、MC3和MC4，每个存储单元具有晶体管的形式。
参照图4，第一存储单元至第四存储单元MC1、MC2、MC3和MC4可以在源电极SL和漏电极DL之间彼此串联连接成串的形式。第一存储单元至第四存储单元MC1、MC2、MC3和MC4中的每个可以包括晶体管类型的非易失性存储器元件。第一存储单元至第四存储单元MC1、MC2、MC3和MC4可以分别包括设置在晶体管的栅绝缘层和导电沟道之间的第一可变电阻至第四可变电阻VR1、VR2、VR3和VR4。
回来参照图1至图3，沟道下接触层110和沟道上接触层170可以分别设置在沟道层150的两端处以接触沟道层150。尽管没有示出，但是沟道下接触层110和沟道上接触层170可以分别电连接到源电极和漏电极。这里，源电极和漏电极可以分别对应于图4的源电极SL和漏电极DL。图1至图3的第一栅电极层至第四栅电极层122a、122b、122c和122d可以分别对应于图4的第一栅电极至第四栅电极GL1、GL2、GL3和GL4。在图1至图3中，第一可变电阻层130和第二可变电阻层140的由第一栅电极层至第四栅电极层122a、122b、122c和122d控制的区域可以分别对应于包括可变电阻VR1、VR2、VR3和VR4的第一存储单元至第四存储单元MC1、MC2、MC3和MC4。在下文中，将使用图5A至图5H详细描述图4中所示的第一存储器元件模块U11的操作。
图5A至图5H是示意性示出根据本公内容的实施方式的半导体器件的操作的视图。将参照图5A至图5H描述的半导体器件的操作方法指向上文参照图1至图3描述的半导体器件1。此外，为了便于说明，例如将使用半导体器件1的对应于图4的电路图中示出的具有第三可变电阻VR3的第三存储单元MC3的配置来描述半导体器件的操作。包括第三可变电阻VR3的第三存储单元MC3可以对应于第一可变电阻层130和第二可变电阻层140的由图5A至图5C、图5E至图5F和图5H的第三栅电极层122c控制的部分。
具体地，图5A是图3中所示的半导体器件1的截面视图。图5B是示出针对图5A的区域A中的第三存储单元MC3的第一写入操作的示例的视图。图5C是示出针对图5A的区域A中的第三存储单元MC3的第一写入操作的另一示例的视图。图5D是示意性示出第一写入操作的栅极电压的形状的视图。图5E是示出针对图5A的区域A中的第三存储单元MC3的第二写入操作的示例的视图。图5F是示出针对图5A的区域A中的第三存储单元MC3的第二写入操作的另一示例的视图。图5G是示意性示出第二写入操作的栅极电压的形状的视图。图5H是示出针对图5A的区域A中的第三存储单元MC3的读取操作的示例的视图。
在一实施方式中，第一可变电阻层130和第二可变电阻层140中的每个可以包括氧空位。第一可变电阻层130和第二可变电阻层140的氧空位的浓度可以根据在施加外部电场时在第一可变电阻层130和第二可变电阻层140之间交换的氧量而变化。这里，更接近沟道层150的第二可变电阻层140可以用作存储与氧空位的浓度对应的电阻作为信号信息的存储层。
作为一个示例，将参照图5A至图5D描述在第二可变电阻层140中写入低电阻状态的第一写入操作。第一写入操作可以称为编程操作。作为另一示例，将参照图5A和图5E至5G描述在第二可变电阻层140中写入高电阻状态的第二写入操作。第二写入操作可以称为擦除操作。作为又一示例，将参照图5A和图5H描述读出在第三存储单元MC3的第二可变电阻层140中写入的电阻状态的读取操作。
参照图5A和图5B，对于针对第三存储单元MC3的第一写入操作，可以将包括正极性的偏置的预定的第一栅极电压施加到第三栅电极层122c。此时，沟道层150可以接地。参照图5B，第一栅极电压形成的第一电场E1可以作用在第三存储单元MC3的第一可变电阻层130和第二可变电阻层140中的每个的部分上。具体地，第一电场E1可以作用在第一可变电阻层130和第二可变电阻层140的存储功能部分130m和140m上。
由于第一电场E1，第二可变电阻层140的氧可以以离子的形式移动到第一可变电阻层130。在图5B中，氧离子Io的移动被表示为F1。由于氧离子Io的流出，第二可变电阻层140中的氧的浓度可以减小，并且氧空位Vo的浓度可以增大。氧空位Vo可以用作具有正电荷的导电载流子。随着氧空位Vo的浓度增大，第二可变电阻层140内部的电阻可以减小。第二可变电阻层140内部的电阻可以由氧空位Vo的增大的浓度确定。在一些实施方式中，通过改变第一栅极电压的量值，第二可变电阻层140可以基于氧空位的相应浓度具有多个电阻数。同时，从第二可变电阻层140移动到第一可变电阻层130的氧离子Io可以与第一可变电阻层130的氧化物中的硅或金属结合。因此，第一可变电阻层130中的氧空位的浓度可以减小。因此，第一可变电阻层130的电阻可以增大。
随后，可以从第三栅电极层122c移除第一栅极电压。在第一栅极电压被移除之后，第一可变电阻层130和第二可变电阻层140的与第三存储单元MC3对应的存储功能部分130m和140m中的变化的或改变的氧空位的浓度可以维持。因此，第三存储单元MC3的第二可变电阻层140的存储功能部分140m可以以非易失方式存储响应于增大的氧空位的浓度而减小的电阻。相似地，第三存储单元MC3的第一可变电阻层130的存储功能部分130m可以以非易失方式存储响应于减小的氧空位的浓度而增大的电阻。
如上文所述，结合作为编程操作的第一写入操作，当作为编程电压的第一栅极电压被施加到属于第三存储单元MC3的第三栅电极层122c时，第一可变电阻层130可以用作氧接收层，而第二可变电阻层140可以用作氧供给层。
同时，图5A和图5C示出了第三存储单元MC3的第一写入操作的另一示例。在该示例中，第一可变电阻层130和第二可变电阻层140中的每个可以包括含有氧空位的金属氧化物。在该情况下，构成第一可变电阻层130的金属氧化物的第一金属和构成第二可变电阻层140的金属氧化物的第二金属可以具有不同的原子量。不同于上文参照图5B描述的随着氧离子Io的移动的氧空位的生成，氧空位由于第一金属和第二金属的金属移动而生成。在第一可变电阻层130和第二可变电阻层140之间，氧空位的生成可以更显著地出现在第二可变电阻层140中。
具体地，当在第三栅电极层122c和沟道层150之间形成外部电场时，第一金属和第二金属中的至少一些可被转换成离子状态。此时，当施加外部电场时，在第一金属和第二金属之间具有较小的原子量的金属可以以相对较大的电迁移率以金属离子的形式移动。也就是说，当施加外部电场时，具有较小的原子量的金属的离子可以显著地在第一可变电阻层130和第二可变电阻层140之间交换。
作为一个示例，第一可变电阻层130可以包括基于锂的氧化物，诸如LiPON、LiCoO2、LiFePO4、LiMn2O4，并且第二可变电阻层140可以包括过渡金属氧化物，诸如WO3、MoO3、SrTiO3等。包括正极性的偏置的预定的第一栅极电压可被施加到第三栅电极层122c，同时沟道层150接地。此时，第一可变电阻层130内部的锂(Li)可以以正锂离子的形式移动到第二可变电阻层140。在图5C中，当施加第一栅极电压时的锂(Li)离子的移动被示出为F2。移动到第二可变电阻层140的锂离子Im可以与第二可变电阻层140中的过渡金属氧化物结合并且生成氧空位Vo。作为一个示例，当第二可变电阻层140包括WO3时，锂(Li)可以与WO3结合以形成LixWO3-x材料，并且因此在LixWO3-x材料内部可以形成氧空位Vo。
同时，如上文结合图5B所述，当施加第一栅极电压时，还可以出现从第二可变电阻层140到第一可变电阻层130的氧离子Io的移动F1。随着氧离子Io流出，第二可变电阻层140中的氧空位Vo的浓度可以增大。
然而，在该实施方式中，当施加第一栅极电压时，从第一可变电阻层130移动到第二可变电阻层140的锂(Li)离子Im的电迁移率可以大于从第二可变电阻层140移动到第一可变电阻层130的氧离子Io的迁移率。因此，锂(Li)离子Im的浓度的增加可以相对大于第二可变电阻层140中的氧离子Io的浓度的减小。结果，出现其中第二可变电阻层140中的氧空位的浓度由于第一栅极电压而增大的现象，使得锂离子的移动压倒氧离子的移动。
随后，可以从第三栅电极层122c移除第一栅极电压。在第一栅极电压被移除之后，第三存储单元MC3的第二可变电阻层140的存储功能部分140m可以以非易失方式存储响应于增大的氧空位的浓度而减小的电阻。相似地，第三存储单元MC3的第一可变电阻层130的存储功能部分130m可以以非易失方式存储响应于减小的氧空位的浓度而增大的电阻。第二可变电阻层140内部的电阻可以由增大的氧空位Vo的浓度确定。在一些实施方式中，通过改变第一栅极电压的量值，第二可变电阻层140可以基于氧空位的相应浓度具有多个电阻数。
如上文所述，图5C中所示的第一可变电阻层130和第二可变电阻层140可以包括能够以离子形式交换的金属。结合作为编程操作的第一写入操作，当作为编程电压的第一栅极电压被施加到第三栅电极层122c时，第一可变电阻层130可以用作金属离子供给层，而第二可变电阻层140可以用作金属离子接收层。
在一实施方式中，作为图5B或图5C的第一栅极电压，可以施加图5D中所示的脉冲电压P1。针对单位时间间隔Δt1，脉冲电压P1可以具有正单位幅值V1。第一栅极电压的总量值可以根据施加脉冲电压P1的次数来确定。也就是说，通过施加一次脉冲电压P1得到出现在第二可变电阻层140中的预定的电阻减小，并且随后可以考虑电阻的减量根据施加脉冲电压P1的次数来调整第一栅极电压的量值。结果，通过使用脉冲电压P1控制施加到存储单元的第一栅极电压的量值可以将不同的电阻记录在存储单元的第二可变电阻层140中。在第一栅极电压被移除之后，可以以非易失方式将所记录的不同的电阻值存储在第二可变电阻层140中作为不同的信号信息。换言之，第二可变电阻层140可以基于根据第一栅极电压的量值变化的氧空位的浓度而具有多个不同的电阻。
同时，将参照图5A和5E描述针对第三存储单元MC3的第二写入操作的示例。例如，第二写入操作可以是针对还被执行了图5A和图5B中所示的编程操作的第一可变电阻层130和第二可变电阻层140的擦除操作。
首先，可以将包括负极性的偏置的预定的第二栅极电压施加到第三栅电极层122c。此时，沟道层150可以接地。参照图5E，第二栅极电压形成的第二电场E2可以作用在第一可变电阻层130和第二可变电阻层140的部分上。具体地，第二电场E2可以作用在第一可变电阻层130和第二可变电阻层140的对应于第三存储单元MC3的存储功能部分130m和140m上。
通过第二电场E2，第一可变电阻层130的氧可以以离子的形式移动到第二可变电阻层140。在图5E中，氧离子Io的移动被表示为F3。根据氧离子Io的引入，第二可变电阻层140中的氧的浓度可以增大，并且氧空位Vo的浓度可以减小。随着氧空位Vo的浓度减小，第二可变电阻层140内部的电阻可以增大。同时，在第一可变电阻130中，作为氧离子Io流出的结果，第一可变电阻层130内部的氧的浓度可以减小并且氧空位的浓度可以增大。因此，第一可变电阻层130的电阻可以减小。
随后，可以从第三栅电极层122c移除第二栅极电压。在第二栅极电压被移除之后，第一可变电阻层130和第二可变电阻层140的与第三存储单元MC3对应的存储功能部分130m和140m中的改变的氧空位的浓度可以维持。因此，第二可变电阻层140的存储功能部分140m可以以非易失方式存储响应于减小的氧空位的浓度而增大的电阻。相似地，第三存储单元MC3的第一可变电阻层130的存储功能部分130m可以以非易失方式存储响应于增大的氧空位的浓度而减小的电阻。
如上文所述，结合作为擦除操作的第二写入操作，当作为擦除电压的第二栅极电压被施加到对应于第三存储单元MC3的第三栅电极层122c时，第一可变电阻层130可以用作氧供给层，而第二可变电阻层140可以用作氧接收层。
同时，参照图5A和图5F，将描述针对第三存储单元MC3的第二写入操作的另一示例。第二写入操作的该示例可以是还被执行了图5A和图5C中所示的编程操作的第一可变电阻层130和第二可变电阻层140的擦除操作。在该实施方式中，如上文参照图5C描述的第一写入操作中那样，在第二可变电阻层140的电阻改变中，由于第一金属和第二金属之间的较轻金属的移动引起的氧空位的浓度的变化较之根据第一可变电阻层130和第二可变电阻层140之间的氧离子Io的移动的氧空位的浓度的变化，可以具有更大的影响。
第二写入操作的详细说明如下。首先，包括负极性的偏置的预定的第二栅极电压可被施加到第三栅电极层122c。此时，第二可变电阻层140内部的锂(Li)可以以正离子的形式移动到第一可变电阻层130。在图5F中，施加第二栅极电压时的锂(Li)离子的移动被示出为F4。由于锂(Li)离子Im向第一可变电阻层130流出，因此第二可变电阻层140内部的LixWO3-x可被转换成WO3，并且第二可变电阻层140内部的氧空位可以减少。
此外，当施加第二栅极电压时，氧离子Io可以从第一可变电阻层130移动到第二可变电阻层140。随着氧离子Io流入，第二可变电阻层140的氧空位Vo的浓度可以减小。
然而，在该实施方式中，从第二可变电阻层140移动到第一可变电阻层130的锂(Li)离子Im的电迁移率可以大于从第一可变电阻层130移动到第二可变电阻层140的氧离子Io的电迁移率。因此，锂(Li)离子Im的浓度的减小可以相对大于第二可变电阻层140中的氧离子Io的浓度的增加。结果，出现其中第二可变电阻层140中的氧空位的浓度由于第二栅极电压而减小的现象，导致相对于氧离子，锂离子的移动更大。
随后，可以从第三栅电极层122c移除第二栅极电压。在第二栅极电压被移除之后，第三存储单元MC3的第二可变电阻层140的存储功能部分140m可以以非易失方式存储响应于减小的氧空位的浓度而增大的电阻。相似地，第三存储单元MC3的第一可变电阻层130的存储功能部分130m可以以非易失方式存储响应于增大的氧空位的浓度而减小的电阻。
如上文所述，结合图5F中所示的第二写入操作，当作为擦除电压的第二栅极电压被施加到对应于第三存储单元MC3的第三栅电极层122c时，第一可变电阻层130可以用作金属接收层，而第二可变电阻层140可以用作金属供给层。
在一实施方式中，作为图5E或图5F的第二栅极电压，可以施加图5G中所示的脉冲电压P2。针对单位时间间隔Δt2，脉冲电压P2可以具有负单位幅值V2。第二栅极电压的总量值可以根据施加脉冲电压P2的次数来确定。也就是说，通过施加一次脉冲电压P2得到出现在第二可变电阻层140中的预定的电阻增大，并且随后可以考虑电阻的增大根据施加脉冲电压P2的次数来调整第二栅极电压的量值。结果，可以使用脉冲电压P2控制施加到存储单元的第二栅极电压的量值，从而有效地控制作为存储层的第二可变电阻层140内部的电阻的量值。在第二栅极电压被移除之后，所控制的电阻可以以非易失方式存储在第二可变电阻层140中。
同时，参照图5A和图5H，将描述针对第三存储单元MC3的读取操作。首先，等于或大于预定的阈值电压的读取电压可以被施加到第一栅电极层122a、第二栅电极层122b和第四栅电极层122d。然而，该电压不可以被施加到第三栅电极层122c。读取电压的绝对值可以小于作为第一写入电压和第二写入电压的第一栅极电压和第二栅极电压的绝对值，使得第一可变电阻层130和第二可变电阻层140中存储的电阻状态不会因施加读取电压而改变。随着读取电压被施加，可以在沟道层150的由第一栅电极层122a、第二栅电极层122b和第四栅电极层122d控制的部分中形成导电沟道1000c。也就是说，导电沟道1000c可以通过读取电压而形成在沟道层150的除了由第三栅电极层122c电控制的沟道层150的部分之外的部分中。由于读取电压未被施加到第三栅电极层122c，因此在沟道层150的由第三栅电极层122c电控制的部分中，导电沟道1000c可以断开。结果，除了由第三栅电极层122c电控制的导电沟道1000c的断开部分之外，导电沟道1000c可以连续地形成在沟道下接触层110和沟道上接触层170之间。在图5H中，断开的导电沟道1000c的末端被示出为第一断开部分150E1和第二断开部分150E2。
随后，源极-漏极电压可以施加在沟道下接触层110和沟道上接触层170之间。因此，源极-漏极电流可以沿导电沟道1000c流动。然而，在导电沟道1000c的第一断开部分150E1和第二断开部分150E2之间，源极-漏极电流可以流过第二可变电阻层140，而不流过沟道层150。也就是说，第二可变电阻层140的内阻可被配置成小于第一断开部分150E1和第二断开部分150E2之间的沟道层150的电阻。作为一个示例，第二可变电阻层140的内阻的最大值可以小于第一断开部分150E1和第二断开部分150E2之间的电阻。
结果，由于读取电压被施加到第一栅电极层122a、第二栅电极层122b和第四栅电极层122d，而不施加到第三栅电极层122c，因此通过使用源极-漏极电压测量在沟道下接触层110和沟道上接触层170之间流动的电流，可以读取第二可变电阻层140的与第三存储单元MC3对应的存储功能部分140m中存储的电阻信息。图5H将电流流动表示为Fe，并且示出了电流经由第二可变电阻层140中的氧空位Vo而流动。
图6是示意性示出根据本公内容的另一实施方式的半导体器件1A的透视图。图7是图6的半导体器件的平面视图。图8是沿图6的半导体器件的线II-II’截取的截面视图。参照图6至图8，较之上文参照图1至图3描述的半导体器件1，半导体器件1A还可以包括栅绝缘层180。除了栅绝缘层180，半导体器件1A的其他配置可以与图1至图3的半导体器件1的配置基本上相同。
栅绝缘层180可被设置成在第一孔图案11和第二孔图案12内部覆盖栅极结构120的侧壁表面。第一可变电阻层130、第二可变电阻层140和沟道层150可以顺次设置在栅绝缘层180上。
栅绝缘层180可以用作防止第一栅电极层至第四栅电极层122a、122b、122c和122d与第一可变电阻层130之间的材料扩散的阻挡层。栅绝缘层180还可以用于使第一栅电极层至第四栅电极层122a、122b、122c和122d与第一可变电阻层130电绝缘。结果，可以抑制或最小化从沟道层150通过第一可变电阻层130和第二可变电阻层140流动到第一栅电极层至第四栅电极层122a、122b、122c和122d的漏电流。
栅绝缘层180可以包括绝缘材料。栅绝缘层180可以包括例如，硅氧化物、硅氮化物、硅氧氮化物、铝氧化物、或铪氧化物等。
图9是示意性示出根据本公内容的又一实施方式的半导体器件2的透视图。图10是图9的半导体器件的平面视图。图11是沿图9的半导体器件的线III-III’截取的截面视图。
参照图9至图11，半导体器件2与图6至图8的半导体器件1A的不同之处在于栅极结构220的配置。除了栅极结构220之外，半导体器件2的配置可以与上文描述的半导体器件1A的配置基本上相同。
栅极结构220可以设置在沟道下接触层110上。栅极结构220可以包括沿垂直于衬底101的第一方向(即，z方向)交替堆叠的第一栅电极层至第四栅电极层222a、222b、222c和222d与第一层间绝缘层至第五层间绝缘层223a、223b、223c、223d和223e。第一层间绝缘层223a可被设置成接触沟道下接触层110。第五层间绝缘层123e可被设置为栅极结构120的最上层。
栅极结构220可以包括孔图案21和22。栅绝缘层180、第一可变电阻层130和第二可变电阻层140可被设置成顺次覆盖孔图案21和22中的每个中的第一栅电极层至第四栅电极层222a、222b、222c和222d的侧壁表面。作为一个示例，栅绝缘层180、第一可变电阻层130和第二可变电阻层140可以在第一孔图案21和第二孔图案22内以同心层顺次设置。在径向方向上，第二可变电阻层140可以接触沟道层150，这在图11被示出为在x方向上接触。
参照图9至图11，本实施方式的第一层间绝缘层至第五层间绝缘层223a、223b、223c、223d和223e较之上文参照图6至图8描述的半导体器件1A的第一层间绝缘层至第五层间绝缘层123a、123b、123c、123d和123e可以朝向孔图案21和21中的每个的中心CT进一步延伸。具体地，第一层间绝缘层至第五层间绝缘层223a、223b、223c、223d和223e可被设置成接触沟道层150。孔图案21和21中的每个的中心CT可以指图10的平面视图中的圆形的孔图案21和21中的每个的中心点，并且如图11的截面视图中所见可以指孔图案21内部的中心轴线，其在与衬底101的上表面或下表面垂直的方向上延伸并且穿过半导体器件。
本实施方式的第一层间绝缘层至第五层间绝缘层223a、223b、223c、223d和223e可以将栅绝缘层180、第一可变电阻层130和第二可变电阻层140在z方向上分开。结果，由一栅电极层控制的栅绝缘层180的区域、第一可变电阻层130的区域和第二可变电阻层140的区域可以与由不同的栅电极层控制的区域分开。因此，第一栅电极层至第四栅电极层222a、222b、222c和222d和关于每个栅电极层的相应的栅绝缘层180、第一可变电阻层130和第二可变电阻层140的区域可以在z方向上彼此分开。换言之，可以防止栅绝缘层180、第一可变电阻层130和第二可变电阻层140的区域受到第一栅电极层至第四栅电极层222a、222b、222c和222d中的相邻的栅电极层的干扰或控制，从而防止冗余控制或重复控制。因此，通过第一层间绝缘层至第五层间绝缘层223a、223b、223c、223d和223e朝向中心CT延伸，在沿z方向的相邻的存储单元之间出现的电干扰可以被有效地排除。
图12是示意性示出根据本公内容的又一实施方式的半导体器件3的透视图。图13是图12的半导体器件的平面视图。图14是沿图12的半导体器件的线IV-IV’截取的截面视图。图15是沿图12的半导体器件的线V-V’截取的截面视图。
参照图12至图15，半导体器件3可以包括衬底101以及设置在衬底101上的第一栅极结构320和第二栅极结构420。半导体器件3可以包括设置在衬底101上的栅绝缘层380a、380b和380c，第一可变电阻层330a、330b和330c，第二可变电阻层340a、340b和340c，以及沟道层350a、350b和350c。栅绝缘层380a、380b和380c，第一可变电阻层330a、330b和330c以及第二可变电阻层340a、340b和340c顺次覆盖第一栅极结构320的侧壁表面S1。
此外，半导体器件3可以包括设置在衬底101上的栅绝缘层480a、480b和480c、第一可变电阻层430a、430b和430c，第二可变电阻层440a、440b和440c，以及沟道层450a、450b和450c。栅绝缘层480a、480b和480c，第一可变电阻层430a、430b和430c以及第二可变电阻层440a、440b和440c在衬底101上顺次覆盖第二栅极结构420的侧壁表面S2。
参照图12至图15，可以提供衬底101。基底绝缘层102和沟道下接触层110可以顺次设置在衬底101上。
第一栅极结构320可被设置在沟道下接触层110上。第一栅极结构320可以包括沿第一方向(即，z方向)交替堆叠的第一栅电极层至第四栅电极层322a、322b、322c和322d与第一层间绝缘层至第五层间绝缘层323a、323b、323c、323d和323e。第一栅极结构320可以在与第一方向(即，z方向)垂直的第二方向(即，y方向)上延伸。
第一栅电极层至第四栅电极层322a、322b、322c和322d中的每个可以包括导电材料。第一栅电极层至第四栅电极层322a、322b、322c和322d的导电材料可以与上文参照图1至图3描述的半导体器件1的第一栅电极层至第四栅电极层122a、122b、122c和122d的导电材料基本上相同。第一层间绝缘层至第五层间绝缘层323a、323b、323c、323d和323e中的每个可以包括绝缘材料。第一层间绝缘层至第五层间绝缘层323a、323b、323c、323d和323e的绝缘材料可以与上文参照图1至图3描述的半导体器件1的第一层间绝缘层至第五层间绝缘层123a、123b、123c、123d和123e的绝缘材料基本上相同。
在一些实施方式中，第一栅极结构320的栅电极层的数目不一定限于四个。栅电极层可以布置成各种数目，并且层间绝缘层可以沿第一方向(即，z方向)使各种数目的栅电极层彼此绝缘。
参照图12至图15，栅绝缘层380a、380b和380c可被设置在沟道下接触层110上以覆盖第一栅极结构320的侧壁表面S1。栅绝缘层380a、380b和380c可以通过第一单元绝缘结构390a和第二单元绝缘结构390b相关于第二方向(即，y方向)彼此隔离。也就是说，栅绝缘层380a、380b和380c可以相关于第二方向(即，y方向)彼此隔开。栅绝缘层380a、380b和380c中的每个可以包括绝缘材料。栅绝缘层380a、380b和380c中的每个的绝缘材料可以与上文参照图图6至图8描述的半导体器件1A的栅绝缘层180的绝缘材料基本上相同。
第一可变电阻层330a、330b和330c，第二可变电阻层340a、340b和340c，以及沟道层350a、350b和350c可被设置在沟道下接触层110上以顺次覆盖栅绝缘层380a、380b和380c。第一可变电阻层330a、330b和330c，第二可变电阻层340a、340b和340c，以及沟道层350a、350b和350c可以通过第一单元绝缘结构390a和第二单元绝缘结构390b相关于第二方向(即，y方向)彼此隔离。
第二可变电阻层340a、340b和340c可以包括能够与相应的第一可变电阻层330a、330b和330c交换的氧。构成第一可变电阻层330a、330b和330c以及第二可变电阻层340a、340b和340c的材料可以与构成上文参照图1至图3描述的半导体器件1的第一可变电阻层130和第二可变电阻层140的材料基本上相同。
沟道层350a、350b和350c中的每个可以包括半导体材料。沟道层350a、350b和350c的半导体材料可以与上文参照图1至图3描述的半导体器件1的沟道层150的半导体材料基本上相同。
同时，第二栅极结构420可以在沟道下接触层110上设置成在第三方向(即x方向)上与第一栅极结构320隔开。第二栅极结构420可以包括沿第一方向(即，z方向)交替堆叠的第一栅电极层至第四栅电极层422a、422b、422c和422d与第一层间绝缘层至第五层间绝缘层423a、423b、423c、423d和423e。第一栅极结构420可以在与第一方向(即，z方向)垂直的第二方向(即，y方向)上延伸。第一栅电极层至第四栅电极层422a、422b、422c和422d以及第一层间绝缘层至第五层间绝缘层423a、423b、423c、423d和423e的配置可以与第一栅极结构320的第一栅电极层至第四栅电极层322a、322b、322c和322d以及第一层间绝缘层至第五层间绝缘层323a、323b、323c、323d和323e基本上相同。
参照图12至图15，栅绝缘层480a、480b和480c可被设置在沟道下接触层110上以覆盖第二栅极结构420的侧壁表面S2。栅绝缘层480a、480b和480c可以通过第一单元绝缘结构390a和第二单元绝缘结构390b相关于第二方向(即，y方向)彼此隔离。也就是说，栅绝缘层480a、480b和480c可以相关于第二方向(即，y方向)彼此隔开。栅绝缘层480a、480b和480c中的每个可以包括绝缘材料。栅绝缘层480a、480b和480c中的每个的绝缘材料可以与上文参照图6至图8描述的半导体器件1A的栅绝缘层180的绝缘材料基本上相同。
第一可变电阻层430a、430b和430c，第二可变电阻层440a、440b和440c，以及沟道层450a、450b和450c可被设置在沟道下接触层110上以顺次覆盖相应的栅绝缘层480a、480b和480c。第一可变电阻层440a、440b和440c，第二可变电阻层440a、440b和440c，以及沟道层450a、450b和450c可以通过第一单元绝缘结构390a和第二单元绝缘结构390b相关于第二方向(即，y方向)彼此隔离。
第一可变电阻层430a、430b和430c可以包括能够与第二可变电阻层440a、440b和440c交换的氧。构成第一可变电阻层430a、430b和430c以及第二可变电阻层440a、440b和440c的材料可以与构成上文参照图1至图3描述的半导体器件1的第一可变电阻层130和第二可变电阻层140的材料基本上相同。
沟道层450a、450b和450c中的每个可以包括半导体材料。沟道层450a、450b和450c的半导体材料可以与上文参照图1至图3描述的半导体器件1的沟道层150的半导体材料基本上相同。
填充结构360a、360b和360c可以在沟道下接触层110上分别设置在第一栅极结构320的沟道层350a、350b和350c与第二栅极结构420的沟道层450a、450b和450c之间。填充结构360a、360b和360c中的每个可以包括绝缘材料。绝缘材料可以包括例如，氧化物、氮化物、氧氮化物或者它们中的两种或更多种的组合。
沟道上接触层370a、370b和370c可以设置在填充结构360a、360b和360c上。沟道上接触层370a、370b和370c可以通过单元绝缘结构390a和390b彼此分开。沟道上接触层370a、370b和370c可被分别设置成接触相应的第一栅极结构320的沟道层350a、350b和350c以及第二栅极结构420的沟道层450a、450b和450c。
单元绝缘结构390a和390b可以在沟道下接触层110上被设置成在第一方向(即，z方向)上延伸。单元绝缘结构390a和390b可被设置成在第三方向(即，x方向)上接触第一栅极结构320和第二栅极结构420。单元绝缘结构390a和390b可以在第二方向(即，y方向)上彼此隔开。单元绝缘结构390a和390b中的每个可以包括绝缘材料。绝缘材料可以包括例如，氧化物、氮化物、氧氮化物或者它们中的两种或更多种的组合。
再次参照图12和图13，半导体器件3可以包括彼此独立地执行操作的第一存储元件模块至第六存储元件模块U31、U32、U33、U34、U35和U36。第一存储元件模块U31可以包括第一栅极结构320、第一栅绝缘层380a、第一可变电阻层330a、第二可变电阻层340a、沟道层350a和沟道上接触层370a。同样地，如图12中所示，第二存储元件模块至第六存储元件模块U32、U33、U34、U35和U36中的每个可以包括栅极结构，以及相应的栅绝缘层、第一可变电阻层、第二可变电阻层、沟道层和沟道上接触层。第一存储元件模块至第六存储元件模块U31、U32、U33、U34、U35和U36可以共享沟道下接触层110。
第一存储元件模块至第六存储元件模块U31、U32、U33、U34、U35和U36中的任一个的电路图可以与图4的电路图基本上相同。第一存储元件模块至第六存储元件模块U31、U32、U33、U34、U35和U36的操作方法可以与上文结合图5A至图5H描述的半导体器件1的操作方法基本上相同。也就是说，第一存储元件模块至第六存储元件模块U31、U32、U33、U34、U35和U36中的任一个的写入操作和读取操作可以与上文结合图5A至图5H描述的半导体器件1的写入操作和读取操作基本上相同。
图16是示意性示出根据本公内容的又一实施方式的半导体器件4的透视图。图17是图16的半导体器件的平面视图。图18是沿图16的半导体器件的线VI-VI’截取的截面视图。图19是沿图16的半导体器件的线VII-VII’截取的截面视图。
参照图16至图19，半导体器件4与上文参照图12至图15描述的半导体器件3的不同之处在于第一栅极结构520和第二栅极结构620的配置。除了第一栅极结构520和第二栅极结构620之外，半导体器件4的剩余配置可以与半导体器件3的剩余配置基本上相同。
第一栅极结构520可以包括在沟道下接触层110上沿第一方向(即，z方向)交替堆叠的第一栅电极层至第四栅电极层522a、522b、522c和522d与第一层间绝缘层至第五层间绝缘层523a、523b、523c、523d和523e。第一层间绝缘层523a可被设置成接触沟道下接触层110。第五层间绝缘层523e可被设置为第一栅极结构520的最上层。相似地，第二栅极结构620可以包括在沟道下接触层110上沿第一方向(即，z方向)交替堆叠的第一栅电极层至第四栅电极层622a、622b、622c和622d与第一层间绝缘层至第五层间绝缘层623a、623b、623c、623d和623e。第一层间绝缘层623a可被设置成接触沟道下接触层110。第五层间绝缘层623e可被设置为第二栅极结构620的最上层。
参照图16至图19，较之上文参照图12至图15描述的第一栅极结构320的第一层间绝缘层至第五层间绝缘层323a、323b、323c、323d和323e，第一栅极结构520的第一层间绝缘层至第五层间绝缘层523a、523b、523c、523d和523e可以进一步朝向第三方向(即，x方向)延伸。具体地，第一层间绝缘层至第五层间绝缘层523a、523b、523c、523d和523e可被设置成接触沟道层350a、350b和350c。相似地，在本实施方式中，较之上文参照图12至图15描述的第二栅极结构420的第一层间绝缘层至第五层间绝缘层423a、423b、423c、423d和423e，第二栅极结构620的第一层间绝缘层至第五层间绝缘层623a、623b、623c、623d和623e可以进一步朝向第三方向(即，x方向)延伸。具体地，第一层间绝缘层至第五层间绝缘层623a、623b、623c、623d和623e可被设置成接触沟道层450a、450b和450c。
第一栅极结构520的第一层间绝缘层至第五层间绝缘层523a、523b、523c、523d和523e可以使栅绝缘层380a、380b和380c、第一可变电阻层330a、330b和330c以及第二可变电阻层340a、340b和340c在z方向上彼此分开。例如，较之上文参照图12至图15描述的半导体器件3，栅绝缘层、第一可变电阻层和第二可变电阻层被分成在z方向上隔开的区段或部分。结果，通过第一栅电极层至第四栅电极层522a、522b、522c和522d电控制的栅绝缘层380a、380b和380c的区域、第一可变电阻层330a、330b和330c的区域以及第二可变电阻层340a、340b和340c的区域可以通过层间绝缘层在z方向上彼此分开。换言之，可以防止栅绝缘层380a、380b和380c的区域、第一可变电阻层330a、330b和330c的区域以及第二可变电阻层340a、340b和340c的区域被第一栅电极层至第四栅电极层522a、522b、522c和522d中的相邻的栅电极层干扰或控制，从而防止冗余控制或重复控制。因此，通过使第一层间绝缘层至第五层间绝缘层523a、523b、523c、523d和523e延伸可以有效地减少或防止在沿z方向的相邻的存储单元之间出现的电干扰。
同样地，第二栅极结构620的第一层间绝缘层至第五层间绝缘层623a、623b、623c、623d和623e在x方向上延伸以接触沟道层350a、350b和350c。栅绝缘层480a、480b和480c、第一可变电阻层430a、430b和430c以及第二可变电阻层440a、440b和440c可以在z方向上分开或分隔。结果，通过第一栅电极层至第四栅电极层622a、622b、622c和622d分别电控制的栅绝缘层480a、480b和480c的区域、第一可变电阻层430a、430b和430c的区域以及第二可变电阻层440a、440b和440c的区域可以通过层间绝缘层在z方向上彼此分开。换言之，可以防止栅绝缘层480a、480b和480c的区域、第一可变电阻层430a、430b和430c的区域以及第二可变电阻层440a、440b和440c的区域被第一栅电极层至第四栅电极层622a、622b、622c和622d中的相邻的栅电极层干扰或控制，从而防止冗余控制或重复控制。因此，通过使第一层间绝缘层至第五层间绝缘层623a、623b、623c、623d和623e延伸可以有效地减少或防止在沿z方向相邻的存储单元之间出现的电干扰。
出于说明的目的已公开了本公开内容的实施方式。本领域技术人员将认识到，在不偏离本公开内容和所附权利要求的范围和精神的情况下，可以进行各种修改、增补和替换。

Claims (20)

1.一种半导体器件，包括：
衬底；
栅极结构，其设置在所述衬底上，所述栅极结构包括交替堆叠的至少一个栅电极层与至少一个层间绝缘层；
孔图案，其在所述衬底上穿过所述栅极结构；以及
第一可变电阻层、第二可变电阻层和沟道层，所述第一可变电阻层、所述第二可变电阻层和所述沟道层在所述孔图案中顺次设置在所述栅极结构的侧壁表面上，
其中，所述第一可变电阻层和所述第二可变电阻层包括彼此可交换的离子。
2.如权利要求1所述的半导体器件，其中，基于与所述第一可变电阻层的氧交换，所述第二可变电阻层具有可变氧空位浓度。
3.如权利要求2所述的半导体器件，其中，所述第二可变电阻层以非易失方式存储根据所述可变氧空位浓度的多个不同的电阻。
4.如权利要求2所述的半导体器件，其中，所述第二可变电阻层的所述可变氧空位浓度通过施加在所述至少一个栅电极层与所述沟道层之间的电场而变化。
5.如权利要求1所述的半导体器件，还包括：
沟道下接触层，其在所述衬底上接触所述沟道层的第一端；以及
沟道上接触层，其接触所述沟道层的与所述第一端相对的第二端，
其中，所述沟道下接触层和所述沟道上接触层分别电连接到源电极和漏电极。
6.如权利要求1所述的半导体器件，其中，所述第一可变电阻层和所述第二可变电阻层均包括氧缺位氧化物，以及
其中，所述氧缺位氧化物包括硅氧化物或金属氧化物。
7.如权利要求6所述的半导体器件，其中，所述第一可变电阻层的元素的氧亲和力大于所述第二可变电阻层的元素的氧亲和力。
8.如权利要求1所述的半导体器件，其中，当编程电压被施加到所述至少一个栅电极层时，所述第一可变电阻层用作氧接收层，以及所述第二可变电阻层用作氧供给层，以及
其中，当擦除电压被施加到所述至少一个栅电极层时，所述第一可变电阻层用作氧供给层，以及所述第二可变电阻层用作氧接收层。
9.如权利要求1所述的半导体器件，其中，所述第一可变电阻层和所述第二可变电阻层包括彼此可交换的金属，以及
其中，当编程电压被施加到所述至少一个栅电极层时，所述第一可变电阻层用作金属供给层，以及所述第二可变电阻层用作金属接收层，以及
其中，当擦除电压被施加到所述至少一个栅电极层时，所述第一可变电阻层用作金属接收层，以及所述第二可变电阻层用作金属供给层。
10.如权利要求9所述的半导体器件，其中，当所述编程电压被施加时，从所述第一可变电阻层向所述第二可变电阻层移动的金属相比于从所述第二可变电阻层移动到所述第一可变电阻层的氧而具有较大的迁移率。
11.如权利要求1所述的半导体器件，其中，所述第二可变电阻层的厚度小于所述第一可变电阻层的厚度。
12.如权利要求11所述的半导体器件，其中，所述第二可变电阻层的厚度是1nm或更大，但是小于5nm。
13.如权利要求1所述的半导体器件，还包括栅绝缘层，所述栅绝缘层设置在所述栅极结构的侧壁表面和所述第一可变电阻层之间。
14.一种半导体器件，包括：
衬底；
栅极结构，其设置在所述衬底上，所述栅极结构包括至少一个栅电极层与至少一个层间绝缘层，所述至少一个栅电极层与所述至少一个层间绝缘层沿与所述衬底的上表面垂直的第一方向交替堆叠，其中，所述栅极结构在与所述第一方向垂直的第二方向上延伸；以及
第一可变电阻层、第二可变电阻层和沟道层，所述第一可变电阻层、所述第二可变电阻层和所述沟道层在所述衬底上顺次设置在所述栅极结构的侧壁表面上，
其中，所述第一可变电阻层和所述第二可变电阻层包括彼此可交换的氧。
15.如权利要求14所述的半导体器件，其中，基于与所述第一可变电阻层的氧交换，所述第二可变电阻层具有可变氧空位浓度。
16.如权利要求15所述的半导体器件，其中，所述第二可变电阻层以非易失方式存储根据所述可变氧空位浓度的多个不同的电阻。
17.如权利要求14所述的半导体器件，还包括：
沟道下接触层，其设置在所述栅极结构和所述衬底之间，在所述衬底上接触所述沟道层的第一端；以及
沟道上接触层，其接触所述沟道层的与所述第一端相对的第二端，
其中，所述沟道下接触层和所述沟道上接触层分别电连接到源电极和漏电极。
18.如权利要求17所述的半导体器件，还包括多个单元绝缘结构，所述多个单元绝缘结构设置在所述衬底上并且在所述第二方向上彼此隔开，
其中，所述多个单元绝缘结构在所述衬底上在所述第一方向上延伸，以及在与所述第一方向和所述第二方向垂直的第三方向上延伸并且相关于所述第二方向将所述第一可变电阻层、所述第二可变电阻层和所述沟道层分开。
19.如权利要求14所述的半导体器件，其中，所述至少一个层间绝缘层在与所述第一方向和所述第二方向垂直的第三方向上延伸，并且设置成接触所述沟道层。
20.如权利要求14所述的半导体器件，还包括栅绝缘层，所述栅绝缘层在所述衬底上设置在所述栅极结构的侧壁表面和所述第一可变电阻层之间。
CN202110019330.5A 2020-04-14 2021-01-07 包括可变电阻层的半导体器件 Active CN113540150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200045589A KR20210127559A (ko) 2020-04-14 2020-04-14 가변 저항층을 포함하는 반도체 장치
KR10-2020-0045589 2020-04-14

Publications (2)

Publication Number Publication Date
CN113540150A true CN113540150A (zh) 2021-10-22
CN113540150B CN113540150B (zh) 2024-06-18

Family

ID=77558899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110019330.5A Active CN113540150B (zh) 2020-04-14 2021-01-07 包括可变电阻层的半导体器件

Country Status (3)

Country Link
US (1) US11114504B1 (zh)
KR (1) KR20210127559A (zh)
CN (1) CN113540150B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023087773A1 (en) * 2021-11-19 2023-05-25 International Business Machines Corporation Self-aligned crossbar-compatible electrochemical memory structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220144731A (ko) * 2021-04-20 2022-10-27 에스케이하이닉스 주식회사 탄소 나노 구조물을 포함하는 저항 변화층을 구비하는 반도체 장치
KR102624196B1 (ko) * 2021-10-06 2024-01-11 한양대학교 산학협력단 3차원 저항 변화 메모리

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026558A1 (en) * 2011-07-29 2013-01-31 Samsung Electronics Co., Ltd. Semiconductor devices including variable resistance material and methods of fabricating the same
CN107104121A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件以及制造存储器件的方法
CN109037226A (zh) * 2018-09-19 2018-12-18 长江存储科技有限责任公司 3d存储器件及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388396B (zh) * 2001-11-21 2012-07-04 夏普株式会社 半导体存储器件及其制造和操作方法及便携式电子装置
EP1560221B1 (en) * 2004-01-29 2008-09-03 Sharp Kabushiki Kaisha Semiconductor memory device
JP4153901B2 (ja) * 2004-06-15 2008-09-24 シャープ株式会社 半導体記憶装置
JP2006041628A (ja) * 2004-07-22 2006-02-09 Sumitomo Electric Ind Ltd 光受信回路
WO2010082243A1 (ja) * 2009-01-13 2010-07-22 パナソニック株式会社 不揮発性半導体メモリ及びメモリシステム
US20120280224A1 (en) * 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods
JP5138836B2 (ja) * 2011-04-13 2013-02-06 パナソニック株式会社 参照セル回路とそれを用いた抵抗変化型不揮発性記憶装置
US8773888B2 (en) * 2011-08-22 2014-07-08 Samsung Electronics Co., Ltd. Method of operating semiconductor device including variable resistance device
WO2013031126A1 (ja) * 2011-08-31 2013-03-07 パナソニック株式会社 読み出し回路およびこれを用いた不揮発性メモリ
KR102033974B1 (ko) * 2013-02-28 2019-10-18 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
JP6398090B2 (ja) * 2014-02-20 2018-10-03 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置
US9236124B2 (en) * 2014-03-07 2016-01-12 Kabushiki Kaisha Toshiba Nonvolatile memory device
US9330732B2 (en) * 2014-03-12 2016-05-03 Kabushiki Kaisha Toshiba Semiconductor memory device
KR102116879B1 (ko) * 2014-05-19 2020-06-01 에스케이하이닉스 주식회사 전자 장치
KR20160019781A (ko) * 2014-08-12 2016-02-22 삼성전자주식회사 다수의 레이어들을 포함하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160029593A (ko) * 2014-09-05 2016-03-15 삼성전자주식회사 오실레이터 및 상기 오실레이터를 포함하는 디스플레이 구동 회로
KR20160029540A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 전류 비교기 및 이를 포함하는 전자 장치
JP2016076533A (ja) 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
WO2016067241A1 (en) * 2014-10-31 2016-05-06 Consiglio Nazionale Delle Ricerche Low-noise current source
JP6798489B2 (ja) * 2015-06-11 2020-12-09 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
US9970979B2 (en) * 2015-07-06 2018-05-15 Dialog Semiconductor (Uk) Limited MOS transistor saturation region detector
TWI675278B (zh) * 2015-11-09 2019-10-21 力智電子股份有限公司 電源轉換裝置的參數設定電路以及電流產生方法
US10062843B2 (en) * 2015-12-11 2018-08-28 Samsung Electronics Co., Ltd. Variable resistive memory device and method of manufacturing the same
JP6608108B2 (ja) 2015-12-25 2019-11-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9947380B2 (en) * 2016-03-11 2018-04-17 Toshiba Memory Corporation Adjustable read reference voltage to reduce errors in memory devices
KR20180069463A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 가변 저항 메모리 소자
US10658581B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with multiple resistance variable layers
US10811603B2 (en) * 2019-02-19 2020-10-20 Winbond Electronics Corp. Resistive random access memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026558A1 (en) * 2011-07-29 2013-01-31 Samsung Electronics Co., Ltd. Semiconductor devices including variable resistance material and methods of fabricating the same
CN107104121A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件以及制造存储器件的方法
CN109037226A (zh) * 2018-09-19 2018-12-18 长江存储科技有限责任公司 3d存储器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023087773A1 (en) * 2021-11-19 2023-05-25 International Business Machines Corporation Self-aligned crossbar-compatible electrochemical memory structure

Also Published As

Publication number Publication date
US11114504B1 (en) 2021-09-07
CN113540150B (zh) 2024-06-18
KR20210127559A (ko) 2021-10-22

Similar Documents

Publication Publication Date Title
CN113540150B (zh) 包括可变电阻层的半导体器件
US8445881B2 (en) Nonvolatile variable resistive element and nonvolatile semiconductor memory device
US8227788B2 (en) Nonvolatile memory element, and nonvolatile memory device
US11508741B2 (en) Nonvolatile memory device having resistance change structure
US8013711B2 (en) Variable resistance element, semiconductor device, and method for manufacturing variable resistance element
US8198618B2 (en) Nonvolatile memory device and manufacturing method thereof
US8471235B2 (en) Nonvolatile memory element having a resistance variable layer and manufacturing method thereof
EP2219221A1 (en) Nonvolatile storage device and method for manufacturing the same
US11362143B2 (en) Nonvolatile memory device having three-dimensional structure
KR102485485B1 (ko) 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치
KR20100094979A (ko) 비휘발성 반도체 기억 장치 및 그 제조 방법
US20210257409A1 (en) Nonvolatile memory device having resistance change layer and method of operating the same
US11417707B2 (en) Nonvolatile memory device of three-dimensional structure including resistance change element
CN115224189A (zh) 包括具有碳纳米结构的阻变层的半导体器件
US11482667B2 (en) Nonvolatile memory device having a resistance change layer and a plurality of electrode pattern layers
US11309354B2 (en) Three-dimensional nonvolatile memory device having resistance change structure and method of operating the same
CN113488589B (zh) 忆阻器件、忆阻器件制作方法及显示面板
CN114447219A (zh) 包括阻变层的半导体器件及其制造方法
KR102681261B1 (ko) 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법
KR102557969B1 (ko) 반도체 소자
US20220140238A1 (en) Semiconductor device having three-dimensional cell structure and method of manufacturing the same
US20240172570A1 (en) Semiconductor device and method for fabricating the same
CN116782755A (zh) 包括选择器层的半导体器件
KR20230173357A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant