CN113473696A - 显示模组及显示装置 - Google Patents

显示模组及显示装置 Download PDF

Info

Publication number
CN113473696A
CN113473696A CN202110736645.1A CN202110736645A CN113473696A CN 113473696 A CN113473696 A CN 113473696A CN 202110736645 A CN202110736645 A CN 202110736645A CN 113473696 A CN113473696 A CN 113473696A
Authority
CN
China
Prior art keywords
layer
circuit board
wiring
display module
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110736645.1A
Other languages
English (en)
Other versions
CN113473696B (zh
Inventor
郑财
丁立薇
马一鸿
解红军
李锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan New Flat Panel Display Technology Center Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN202110736645.1A priority Critical patent/CN113473696B/zh
Publication of CN113473696A publication Critical patent/CN113473696A/zh
Application granted granted Critical
Publication of CN113473696B publication Critical patent/CN113473696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示模组及显示装置,显示模组包括:阵列基板,阵列基板具有第一区域和与第一区域相邻的第二区域,第二区域包括绑定区,绑定区包括电路板绑定区,电路板绑定区设置有在第一方向上并排排列的至少两行第一焊点;电路板,包括在自身厚度方向上层叠设置至少两层布线层,以及在相邻布线层之间设置的至少一层绝缘层;至少两层布线层的同一端沿相同方向延伸的长度不同以构成沿第一方向上错位排布的至少两行第一引脚,一行所述第一引脚与一行所述第一焊点对应绑定连接。本发明能够满足显示装置的高刷新、高分辨率需求且不影响使用性能。

Description

显示模组及显示装置
技术领域
本发明涉及显示技术领域,具体涉及一种显示模组及显示装置。
背景技术
随着用户对显示产品性能要求的提高,显示产品不断向高刷新、高分辨率方向发展,导致线路走线越来越多,这就要求显示产品设计时需要留有更多的绑定引脚。而传统的显示产品所采用的绑定引脚和布线排布方案并不能满足高刷新、高分辨率显示产品的需求。
发明内容
本发明实施例提供一种显示模组及显示装置,能够满足显示装置的高刷新、高分辨率需求且不影响使用性能。
第一方面,本发明实施例提供一种显示模组,显示模组包括:阵列基板,阵列基板具有第一区域和与第一区域相邻的第二区域,第二区域包括绑定区,绑定区包括电路板绑定区,电路板绑定区设置有在第一方向上并排排列的至少两行第一焊点;电路板,包括在自身厚度方向上层叠设置至少两层布线层,以及在相邻布线层之间设置的至少一层绝缘层;至少两层布线层的同一端沿相同方向延伸的长度不同以构成沿第一方向上错位排布的至少两行第一引脚,一行第一引脚与一行第一焊点对应绑定连接。
根据本发明第一方面的前述实施方式,电路板还包括第一保护层和第二保护层,布线层和绝缘层层叠设置于第一保护层和第二保护层之间;优选地,所述布线层和所述绝缘层总共有m层由第一保护层至第二保护层的方向上,第i层为布线层,第i-1层为绝缘层,第i层布线层在第一方向上延伸出第i-1层绝缘层形成第一引脚,其中,m为大于或等于3的整数,i为2至m之间的任意整数。第一保护层和第二保护层可有效保护电路板的性能免受外界的干扰。
根据本发明第一方面的前述任一实施方式,第i-2层为布线层,第i-1层绝缘层在第一方向上延伸出第i-2层布线层形成防短路凸起,其中,i为3至m之间的任意整数。能够有效防止绑定短路现象。
根据本发明第一方面的前述任一实施方式,防短路凸起在第一方向上的长度等于相邻两行第一焊点在第一方向上的间距。使得电路板更容易与阵列基板对位。
根据本发明第一方面的前述任一实施方式,各层布线层的同一端在第一方向上延伸的长度均不相同;优选地,各层布线层的同一端在第一方向上延伸的长度逐渐增大。
任意相邻两层布线层上的两行第一引脚在第一方向上的错位距离等于相邻两行第一焊点在第一方向上的错位距离。使得绑定的误差减小。
根据本发明第一方面的前述任一实施方式,还包括:电连接部,用于连接电路板和阵列基板,电连接部包括多行导电块,导电块与第一焊点一一对应设置,每个第一引脚通过一个导电块与对应的一个第一焊点连接。电连接部可以将电路板和阵列基板连接起来。
根据本发明第一方面的前述任一实施方式,显示模组还包括封胶部,封胶部环绕电路板和阵列基板的连接区域设置。设置封胶部能够保护显示模组的线路。
根据本发明第一方面的前述任一实施方式,显示模组还包括驱动芯片,绑定区还包括芯片绑定区,在第一方向上,芯片绑定区位于第一区域和电路板绑定区之间,驱动芯片绑定连接于芯片绑定区。提供了显示模组的另一种可实施方式。
第二方面,本发明实施例提供一种显示装置,包括如前任一实施例所述的显示模组。
本发明实施例提供的显示模组及显示装置,显示模组包括阵列基板和电路板,阵列基板的电路板绑定区设置至少两行第一焊点,电路板包括在自身厚度方向上层叠设置至少两层布线层,以及在相邻布线层之间设置的至少一层绝缘层;至少两层布线层的同一端沿相同方向延伸的长度不同以构成沿第一方向上错位排布的至少两行第一引脚,一行第一引脚与一行第一焊点对应绑定连接。,能够满足具有高刷新、高分辨率性能的显示装置的布线需求;另外,将电路板上的至少两行第一引脚分布于至少两层布线层的同一端,能够减少电路板上过孔的数量,进而能够降低寄生电感和电容,减少线路信号干扰,减小过孔对显示装置使用性能的影响。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显,其中,相同或相似的附图标记表示相同或相似的特征,附图并未按照实际的比例绘制。
图1为本发明一实施例提供的显示模组的结构示意图;
图2为本发明一实施例提供的显示模组的阵列基板的结构示意图;
图3为本发明一实施例提供的显示模组的电路板的结构示意图;
图4至图8为本发明另一实施例提供的显示模组的电路板的不同示例;
图9为本发明又一实施例提供的显示模组的电路板的结构示意图;
图10为本发明再一实施例提供的显示模组的电路板的结构示意图;
图11为本发明另一实施例提供的显示模组的结构示意图;
图12为本发明又一实施例提供的显示模组的结构示意图;
图13为本发明又一实施例提供的显示模组的结构示意图。
附图标记说明:
E-第一区域;F-第二区域;F1-绑定区域;F11-电路板绑定区;
100-阵列基板;110-第一焊点;
200-电路板;210-布线层;211-第一引脚;220-绝缘层;221-防短路凸起;230-第一保护层;240-第二保护层;
300-电连接部;310-导电块;
400-封胶部;
500-驱动芯片。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例,为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本发明进行进一步详细描述。应理解,此处所描述的具体实施例仅被配置为解释本发明,并不被配置为限定本发明。对于本领域技术人员来说,本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解,在描述部件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将部件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
随着用户对显示产品性能要求的提高,显示产品不断向高刷新、高分辨率方向发展,导致线路走线越来越多,这就要求显示产品设计时需要留有更多的绑定引脚。
发明人经过长期研究发现传统的显示产品所采用的单排引脚绑定方案,已不能满足高刷新、高分辨率显示产品的需求;而采用多排引脚绑定和布线排布的方案(即设置多层布线层并在某一布线层上设置多排绑定引脚)导致线路过孔更多,存在信号干扰、线路排布空间不足以及走线之间易出现短路的问题。
为解决上述问题,本发明实施例提供了一种显示模组及显示装置,下面结合附图1至12对显示模组及显示装置的各实施例进行说明。
图1为本发明一实施例提供的显示模组的结构示意图;图2为本发明一实施例提供的显示模组的阵列基板的结构示意图;图3为本发明一实施例提供的显示模组的电路板的结构示意图。
本发明实施例提供的显示模组,包括阵列基板100和电路板200。
阵列基板100具有第一区域E和与第一区域E相邻的第二区域F,第二区域F包括绑定区F1,绑定区F1包括电路板绑定区F11,电路板绑定区F11设置有在第一方向(图中X方向)上并排排列的至少两行第一焊点110。其中,电路板绑定区F11是阵列基板100上用于绑定电路板200的区域。
电路板200包括在自身厚度方向上层叠设置至少两层布线层210,以及在相邻布线层210之间设置的至少一层绝缘层220;至少两层布线层210的同一端沿相同方向延伸的长度不同以构成沿第一方向(图中X方向)上错位排布的至少两行第一引脚211,一行第一引脚211与一行第一焊点110对应绑定连接。
可以理解的是,每行第一焊点110包括在第二方向(图中Y方向)上并排设置的多个第一焊点110,每行第一引脚211包括在第二方向上并排设置的多个第一引脚211。第二方向与第一方向相交。
第一方向和第二方向可以以任意预设角度相交设置。可选的,第一方向和第二方向之间的夹角可以呈90度,即第二方向垂直于第一方向,能够减小第一焊点110和第一引脚211的占用空间。
可以理解的是,至少两层布线层210的同一端沿相同方向延伸的长度不同以构成沿第一方向(图中X方向)上错位排布的至少两行第一引脚211,具体的,可以是部分布线层210的同一端沿相同方向延伸的长度不同以构成沿第一方向(图中X方向)上错位排布的至少两行第一引脚211;也可以是全部的布线层210的同一端沿相同方向延伸的长度不同以构成沿第一方向(图中X方向)上错位排布的至少两行第一引脚211,其中,全部的布线层210的同一端沿相同方向延伸的长度均不相同,例如可以是按照依次增大或依次减小的规律性的排布方式,也可以是无规律性的排布方式,例如多层布线层210的同一端沿相同方向延伸的长度为长、短、长等,具体在此不作限定,只要满足多层布线层210的同一端沿相同方向延伸的长度均不相同即可。根据本发明实施例提供的显示模组,在阵列基板100的电路板绑定区F11设置至少两行第一焊点110,在电路板200上设置至少两行第一引脚211,通过至少两行第一引脚211和至少两行第一焊点110的绑定连接实现电路板200与阵列基板100的电连接,能够满足具有高刷新、高分辨率性能的显示装置的布线需求;而将电路板200上的至少两行第一引脚211分布于至少两层布线层210的同一端,能够减少电路板200上过孔的数量,进而能够降低寄生电感和电容,减少线路信号干扰,减小过孔对显示装置使用性能的影响。
可以理解的是,过孔是用于连通各层布线层210的印制导线的金属化孔;若将各行第一引脚211均分布于同一层布线层210,则其他布线层210上的走线均需要通过过孔连接至该布线层210,过孔数量会非常多,过孔太多会影响线路排布空间,当走线之间空间较小时,过孔处易出现短路现象,另外,过孔处还会产生寄生电感和电容,影响线路信号。
可以理解的是,由于一行第一引脚211与一行第一焊点110对应绑定连接,因此电路板200上用于阵列基板100绑定连接的第一引脚211的行数可以等于阵列基板100上电路板绑定区F11内第一焊点110的行数。
在一些可选地实施例中,电路板绑定区F11所设置的至少两行第一焊点110在第一方向上可以等间距设置,相应地,电路板200上的各行第一引脚211在第一方向上等间距设置。
本发明实施例提供的显示模组,阵列基板100包括衬底和设置在衬底上的像素电路。衬底的材料有多种,可选地,衬底的材料可以选用聚酰亚胺(Polyimide,PI)材料或者包含PI的材料,使得衬底为柔性衬底,阵列基板100可弯折。
在一些可选的实施例中,阵列基板100的衬底可以为柔性衬底,阵列基板100的绑定区F1可以弯折至第一区域E背离自身安装面的一侧,使得电路板200均位于第一区域E背离自身安装面的一侧,这样能够缩小显示装置的下边框。需要说明的是,阵列基板100的第一区域E包括用于设置发光器件层的安装面。
在另一些可选的实施例中,阵列基板100的衬底可以为硬性衬底,形成显示模组时,阵列基板100不弯折,也在本发明的保护范围之内。
在本发明实施例提供的显示模组中,电路板200包括至少两层布线层210和至少一层绝缘层220,可以理解的是,绝缘层220不仅可以设置在相邻两层布线层210之间,还可以设置在布线层210外侧,本申请对电路板200的布线层210和绝缘层220的层数不作具体限制,可以根据线路数量和排布空间进行调整。
可以理解的是,布线层210和绝缘层220的材料有多种,本申请对此不作具体限制。可选地,布线层210的材料可以选用铜箔或铝箔,导电性能和弯折性能较好;绝缘层220的材料可以选用聚酰亚胺(Polyimide,PI)材料或者包含PI的材料,还可以使用其他具有柔性的绝缘材料,使得电路板200可弯折。
图4至图8为本发明另一实施例提供的显示模组的电路板的不同示例。
在一些可选的实施例中,电路板200还可以包括第一保护层230和第二保护层240,布线层210和绝缘层220总共有m层,m层的布线层210和绝缘层220层叠设置于第一保护层230和第二保护层240之间。设置保护层能够使布线层210除第一引脚211外的其余部分不外露。
在一些可选的实施例中,制作电路板200时,可以直接在其中一层保护层上蒸镀铜箔形成布线层210,当然也可以将若干个单层线路板或多层线路板层叠粘合后再设置保护层,也在本发明的保护范围之内,本申请对电路板200的具体制备方法不作限定。
可选地,第一保护层230和第二保护层240的材料可以选用聚酰亚胺(Polyimide,PI)材料或者包含PI的材料,还可以选用其他具有柔性的材料,使得电路板200可弯折。
需要说明的是,电路板200包括m层的布线层210和绝缘层220,指的是布线层210和绝缘层220共计m层。
可以理解的是,布线层210至少有两层,绝缘层220至少有一层,因此m为大于或等于3的整数。
可以理解的是,由第一保护层230至第二保护层240的方向上,第i层可以为布线层210,第i-1层为绝缘层220,i为2至m之间的任意整数,第i层布线层210在第一方向上延伸出第i-1层绝缘层220形成第一引脚211,具体可为该布线层的第一引脚211。电路板200和阵列基板100绑定连接时,以第一保护层230朝向阵列基板100的方式进行绑定。
需要说明的是,每层第一引脚211可以仅包括一行第一引脚211,也可以包括多行第一引脚211,即第i层布线层210在第一方向上延伸出第i-1层绝缘层220可以形成一行第一引脚211,也可以形成多行第一引脚211。
需要说明的是,由第一保护层230至第二保护层240的方向上,当第1层为布线层210时,第1层布线层210由第一保护层230覆盖,此时第一保护层230相当于覆盖第1层布线层210的绝缘层220,在此情况下,若第1层布线层210上形成有一层第一引脚211,则第一层布线层210在第一方向上延伸出第一保护层230形成上述一层第一引脚211。
如图4所示,m例如可以等于3,电路板200包括两层布线层210以及设置于两层布线层210之间的一层绝缘层220,由第一保护层230至第二保护层240的方向上,第1层为布线层210,第2层为绝缘层220,第3层为布线层210;第3层布线层210在第一方向上延伸出第2层绝缘层220形成第3层布线层210的第一引脚211,第1层布线层210在第一方向上延伸出第一保护层230形成第1层布线层210的第一引脚211,第3层布线层210的第一引脚211和第1层布线层210的第一引脚211在第一保护层230上的正投影在第一方向上不重叠。
如图5所示,m例如可以等于4,电路板200包括两层布线层210以及两层绝缘层220,由第一保护层230至第二保护层240的方向上,第1层为绝缘层220,第2层为布线层210,第3层为绝缘层220,第4层为布线层210;第4层布线层210在第一方向上延伸出第3层绝缘层220形成第4层布线层210的第一引脚211,第2层布线层210在第一方向上延伸出第1层绝缘层220形成第2层布线层210的第一引脚211。
如图6至8所示,m例如可以等于5,电路板200包括三层布线层210以及两层绝缘层220,由第一保护层230至第二保护层240的方向上,第1层为布线层210,第2层为绝缘层220,第3层为布线层210,第4层为绝缘层220,第5层为布线层210。
可选地,如图6所示,第1层布线层210在第一方向上延伸出第一保护层230形成第1层布线层210的第一引脚211,第3层布线层210在第一方向上延伸出第2层绝缘层220形成第3层布线层210的第一引脚211。可以理解的是,本实施例中的第5层布线层210在第一方向上的长度与第3层布线层210在第一方向上的长度相同,即第5层布线层210不形成第一引脚211。第1层布线层210和第3层布线层210构成沿第一方向上错位排布的两行第一引脚211。
可选地,如图7所示,第1层布线层210在第一方向上延伸出第一保护层230形成第1层布线层210的第一引脚211,第5层布线层210在第一方向上延伸出第4层绝缘层220形成第5层布线层210的第一引脚211。可以理解的是,本实施例中的第3层布线层210在第一方向上的长度与第1层布线层210在第一方向上的长度相同,即第3层布线层210不形成第一引脚211。第1层布线层210和第5层布线层210构成沿第一方向上错位排布的两行第一引脚211。
可选地,如图8所示,第1层布线层210在第一方向上延伸出第一保护层230形成第1层布线层210的第一引脚211,第3层布线层210在第一方向上延伸出第2层绝缘层220形成第3层布线层210的第一引脚211,第5层布线层210在第一方向上延伸出第4层绝缘层220形成第5层布线层210的第一引脚211。各层布线层210的同一端在第一方向上延伸的长度均不相同;并且在由第一保护层230至第二保护层240第一向上延伸的长度逐渐增大。
图9为本发明又一实施例提供的显示模组的电路板的结构示意图。
在一些可选地实施例中,本发明实施例提供的显示模组,电路板200包括第一保护层230、第二保护层240以及m层的布线层210和绝缘层220;由第一保护层230至第二保护层240的方向上,第i层可以为布线层210,第i-1层为绝缘层220,第i-2层为布线层210,第i-1层绝缘层220在第一方向上延伸出第i-2层布线层210形成防短路凸起221。其中,m可以为大于或等于3的整数,i可以为3至m之间的任意整数。电路板200与阵列基板100绑定连接时,通过防短路凸起221既能够防止相邻两层布线层210之间短路,也能够有效防止布线层210与第一焊点110错位接触导致短路的现象。
如图9所示,m例如可以等于5,电路板200包括三层布线层210以及两层绝缘层220,由第一保护层230至第二保护层240的方向上,第1层为布线层210,第2层为绝缘层220,第3层为布线层210,第4层为绝缘层220,第5层为布线层210;第1层布线层210在第一方向上延伸出第一保护层230形成一行第一引脚211,第2层绝缘层220在第一方向上延伸出第1层布线层210形成一个防短路凸起221,第3层布线层210在第一方向上延伸出第2层绝缘层220形成另一行第一引脚211。
可选地,防短路凸起221在第一方向上的长度h1可以等于相邻两行第一焊点110在第一方向上的间距d1,使得电路板200与阵列基板100绑定连接时,不仅能够有效防止绑定短路现象,还能够方便第一引脚211与第一焊点110的准确对位。
图10为本发明再一实施例提供的显示模组的电路板的结构示意图。
可以理解的是,电路板200上用于阵列基板100绑定连接的第一引脚211的行数通常等于阵列基板100上电路板绑定区F11内第一焊点110的行数。为进一步减小过孔的数量,电路板200上形成第一引脚211的布线层210的层数可以等于阵列基板100上电路板绑定区F11内第一焊点110的行数,即,形成第一引脚211的各层布线层210中,每层布线层210均形成一行第一引脚211。
可选地,布线层210的层数与阵列基板100上电路板绑定区F11内第一焊点110的行数可以相同,即各层布线层210的同一端均分别形成一行第一引脚211,各行第一引脚211在第一保护层230上的正投影在第一方向上均不重叠。
在上述实施例所提供的显示模组中,电路板绑定区F11所设置的多行第一焊点110在第一方向上等间距设置时,任意相邻两层布线层210上的两行第一引脚211在第一方向上的错位距离h2等于相邻两行第一焊点110在第一方向上的错位距离d2。
可选地,各层布线层210的同一端均分别形成一行第一引脚211时,每层绝缘层220均延伸出与自身相邻且位于自身朝向阵列基板100的一侧的布线层210形成防短路凸起221。
如图10所示,电路板200可以包括三层布线层210以及两层绝缘层220,由第一保护层230至第二保护层240的方向上,第1层为布线层210,第2层为绝缘层220,第3层为布线层210,第4层为绝缘层220,第5层为布线层210;第1层布线层210在第一方向上延伸出第一保护层230形成一行第一引脚211,第2层绝缘层220在第一方向上延伸出第1层布线层210形成一个防短路凸起221,第3层布线层210在第一方向上延伸出第2层绝缘层220形成另一行第一引脚211,第4层绝缘层220在第一方向上延伸出第3层布线层210形成另一个防短路凸起221,第5层布线层210在第一方向上延伸出第4层绝缘层220形成又一行第一引脚211。
图11为本发明另一实施例提供的显示模组的结构示意图。
在一些可选地实施例中,本发明实施例提供的显示模组,还可以包括电连接部300,电连接部300包括多行导电块310,导电块310与第一焊点110一一对应设置,每个第一引脚211通过一个导电块310与对应的一个第一焊点110连接。
可以理解的是,位于不同布线层210的各行第一引脚211在电路板200的厚度方向上错位设置,电路板200与阵列基板100绑定连接时,位于不同布线层210的各行第一引脚211至阵列基板100的距离不同。通过设置导电块310连接第一引脚211和第一焊点110,能够方便电路板200和阵列基板100的绑定连接。
可选地,任意相邻两行导电块310的高度差h3等于对应两行第一引脚211在电路板200的厚度方向上的距离d3;使得电路板200与阵列基板100绑定连接时,电路板200无需弯折也能够实现第一引脚211与第一焊点110的对应连接。
可以理解的是,当全部的布线层210的同一端沿相同方向延伸的长度均不相同且是无规律性排布方式时,例如,电路板200包括三层布线层210和两层绝缘层220,绝缘层220设置在相邻布线层210之间,电路板200还可以包括第一保护层230和第二保护层240,由第一保护层230至第二保护层240的方向上,第1层为布线层210,第2层为绝缘层220,第3层为布线层210,第4层为绝缘层220,第5层为布线层210。第1层为布线层210、第3层为布线层210和第5层为布线层210的同一端沿相同方向延伸的长度均不相同且是无规律性排布方式,具体可参见图12,例如第5层为布线层210延伸的长度最长,第1层为布线层210延伸的长度次之,第3层为布线层210延伸的长度最短,此时,与第3层为布线层210对应的导电块310还包括沿第一方向延伸的部分,使得导电块310能够与第3层为布线层210连接,使得电路板200与阵列基板100绑定连接时,电路板200无需弯折也能够实现第一引脚211与第一焊点110的对应连接。可以理解的是,第3层布线层210的第一引脚211可根据实际情况设置在第3层布线层210的垂直于第一方向的侧面上,在此不作限定。
导电块310的材料有多种,本申请对此不作具体限制。可选地,导电块310的材料可以选用异方性导电胶;一方面能够在实现导电的同时实现第一引脚211和第一焊点110的固定连接,另一方面,异方性导电胶具有较低的固化温度,柔性较好,能够提高连接点的环境适应性,减少失效。
可以理解的是,各层布线层210的同一端均在第一方向上延伸出位于自身靠近阵列基板100一侧的绝缘层220预设距离并分别形成一行第一引脚211时,第i层布线层210上的一行第一引脚211与第i行导电块310对应连接。可选地,防短路凸起221在第一方向上的长度h1可以等于相邻两行第一焊点110在第一方向上的间距d1,使得电路板200与阵列基板100绑定连接时,将第i-1层绝缘层220的防短路凸起221与第i行导电块310相抵,即能够实现第一引脚211与第一焊点110的准确对位。
图12为本发明又一实施例提供的显示模组的结构示意图。
如图12所示,在一些可选地实施例中,本发明实施例提供的显示模组,还可以包括封胶部400,封胶部400环绕电路板200和阵列基板100的连接区域设置,并使第一焊点110、第一引脚211以及电连接部300与外界隔绝。设置封胶部400能够保护显示模组的线路。
生产显示模组时,在将电路板200通过电连接部300与阵列基板100绑定连接后,环绕电路板200和阵列基板100的连接区域挤压密封胶,密封胶固化后形成封胶部400。
请继续参考图12,在一些可选地实施例中,本发明实施例提供的显示模组,还可以包括驱动芯片500,阵列基板100的绑定区F1还可以包括芯片绑定区,在第一方向上芯片绑定区可以位于第一区域E和电路板绑定区F11之间,驱动芯片500绑定连接于芯片绑定区。
可选地,芯片绑定区设置有在第一方向上并排排列的多行第二焊点,驱动芯片500可以包括芯座和多行第二引脚。驱动芯片500绑定连接于芯片绑定区时,第二引脚与第二焊点一一对应绑定连接。
在一些可选的实施例中,阵列基板100的衬底为柔性衬底,且阵列基板100的绑定区F1可以弯折至第一区域E背离自身安装面的一侧,此时驱动芯片500和电路板200均位于第一区域E背离自身安装面的一侧,即显示装置下边框采用COP(chip on plastic)贴合方案,这样能够缩小显示装置的下边框。
另外,本发明实施例还提供了一种显示装置,包括如前所述的显示模组。
依照本发明如上文所述的实施例,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种显示模组,其特征在于,包括:
阵列基板,所述阵列基板具有第一区域和与所述第一区域相邻的第二区域,所述第二区域包括绑定区,所述绑定区包括电路板绑定区,所述电路板绑定区设置有在第一方向上并排排列的至少两行第一焊点;
电路板,包括在自身厚度方向上层叠设置至少两层布线层,以及在相邻所述布线层之间设置的至少一层绝缘层;至少两层所述布线层的同一端沿相同方向延伸的长度不同以构成沿第一方向上错位排布的至少两行第一引脚,一行所述第一引脚与一行所述第一焊点对应绑定连接。
2.根据权利要求1所述的显示模组,其特征在于,所述电路板还包括第一保护层和第二保护层,所述布线层和所述绝缘层层叠设置于所述第一保护层和所述第二保护层之间;
优选地,所述布线层和所述绝缘层总共有m层,由所述第一保护层至所述第二保护层的方向上,第i层为所述布线层,第i-1层为所述绝缘层,第i层所述布线层在所述第一方向上延伸出第i-1层所述绝缘层形成所述第一引脚,其中,m为大于或等于3的整数,i为2至m之间的任意整数。
3.根据权利要求2所述的显示模组,其特征在于,第i-2层为所述布线层,第i-1层所述绝缘层在所述第一方向上延伸出第i-2层所述布线层形成防短路凸起,其中,i为3至m之间的任意整数。
4.根据权利要求3所述的显示模组,其特征在于,所述防短路凸起在所述第一方向上的长度等于相邻两行所述第一焊点在所述第一方向上的间距。
5.根据权利要求1所述的显示模组,其特征在于,各层所述布线层的同一端在所述第一方向上延伸的长度均不相同;
优选地,各层所述布线层的同一端在所述第一方向上延伸的长度逐渐增大。
6.根据权利要求5所述的显示模组,其特征在于,任意相邻两层所述布线层上的两行所述第一引脚在第一方向上的错位距离等于相邻两行所述第一焊点在第一方向上的错位距离。
7.根据权利要求1所述的显示模组,其特征在于,还包括:
电连接部,用于连接所述电路板和所述阵列基板,所述电连接部包括多行导电块,所述导电块与所述第一焊点一一对应设置,每个所述第一引脚通过一个所述导电块与对应的一个所述第一焊点连接。
8.根据权利要求7所述的显示模组,其特征在于,所述显示模组还包括封胶部,所述封胶部环绕所述电路板和所述阵列基板的连接区域设置。
9.根据权利要求1所述的显示模组,其特征在于,所述显示模组还包括驱动芯片,所述绑定区还包括芯片绑定区,在所述第一方向上,所述芯片绑定区位于所述第一区域和所述电路板绑定区之间,所述驱动芯片绑定连接于所述芯片绑定区。
10.一种显示装置,其特征在于,包括权利要求1-9任一项所述的显示模组。
CN202110736645.1A 2021-06-30 2021-06-30 显示模组及显示装置 Active CN113473696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110736645.1A CN113473696B (zh) 2021-06-30 2021-06-30 显示模组及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110736645.1A CN113473696B (zh) 2021-06-30 2021-06-30 显示模组及显示装置

Publications (2)

Publication Number Publication Date
CN113473696A true CN113473696A (zh) 2021-10-01
CN113473696B CN113473696B (zh) 2023-04-07

Family

ID=77876542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110736645.1A Active CN113473696B (zh) 2021-06-30 2021-06-30 显示模组及显示装置

Country Status (1)

Country Link
CN (1) CN113473696B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114241905A (zh) * 2021-12-04 2022-03-25 昆山国显光电有限公司 显示模组及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107749239A (zh) * 2017-10-31 2018-03-02 武汉天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
CN110286535A (zh) * 2019-06-20 2019-09-27 上海天马微电子有限公司 显示模组、显示模组的制造方法及显示装置
CN112669707A (zh) * 2020-12-22 2021-04-16 上海天马有机发光显示技术有限公司 一种显示面板、柔性线路板、及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107749239A (zh) * 2017-10-31 2018-03-02 武汉天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
CN110286535A (zh) * 2019-06-20 2019-09-27 上海天马微电子有限公司 显示模组、显示模组的制造方法及显示装置
CN112669707A (zh) * 2020-12-22 2021-04-16 上海天马有机发光显示技术有限公司 一种显示面板、柔性线路板、及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114241905A (zh) * 2021-12-04 2022-03-25 昆山国显光电有限公司 显示模组及显示装置
CN114241905B (zh) * 2021-12-04 2024-01-23 昆山国显光电有限公司 显示模组及显示装置

Also Published As

Publication number Publication date
CN113473696B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US7372131B2 (en) Routing element for use in semiconductor device assemblies
KR100891330B1 (ko) 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
KR100497997B1 (ko) 반도체 모듈
KR950006439B1 (ko) 반도체장치 및 그 제조방법
US8022524B2 (en) Semiconductor device
US8729710B1 (en) Semiconductor package with patterning layer and method of making same
US20070114058A1 (en) Circuit board and its manufacturing method
CN1742372A (zh) 集成电路组合件
CN111511109B (zh) 柔性电路板及制作方法、电子装置模组及电子装置
CN113473696B (zh) 显示模组及显示装置
US7869222B2 (en) Embedded electronic component structure and fabrication method thereof
KR20050003892A (ko) 반도체 장치의 적층형 패키지
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
CN110913573B (zh) 一种柔性电路板
CN113838378B (zh) 显示模组及显示装置
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
CN214101895U (zh) 一种厚铜fpc覆盖保护膜填胶结构
US20220418101A1 (en) Multi-layer circuit board with embedded components and method for manufacturing same
KR101751390B1 (ko) 연성 회로 기판 및 그 제조 방법
CN103715164B (zh) 柔性电路板及芯片封装结构
CN101820721B (zh) 电路板用的基材、电路板以及电路板的制造方法
KR100947146B1 (ko) 반도체 패키지
CN218450711U (zh) 一种Mini LED背光基板
CN114333625B (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant