CN113471265A - 一种显示面板和显示装置 - Google Patents

一种显示面板和显示装置 Download PDF

Info

Publication number
CN113471265A
CN113471265A CN202110736811.8A CN202110736811A CN113471265A CN 113471265 A CN113471265 A CN 113471265A CN 202110736811 A CN202110736811 A CN 202110736811A CN 113471265 A CN113471265 A CN 113471265A
Authority
CN
China
Prior art keywords
pixel driving
node
pixel
driving semiconductor
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110736811.8A
Other languages
English (en)
Other versions
CN113471265B (zh
Inventor
周洪波
伍黄尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202310252219.XA priority Critical patent/CN116193913A/zh
Priority to CN202110736811.8A priority patent/CN113471265B/zh
Priority to US17/390,560 priority patent/US12028028B2/en
Publication of CN113471265A publication Critical patent/CN113471265A/zh
Priority to US17/829,652 priority patent/US11683957B2/en
Priority to US17/835,030 priority patent/US20220302238A1/en
Priority to DE102022115320.7A priority patent/DE102022115320A1/de
Priority to US18/135,373 priority patent/US11963400B2/en
Application granted granted Critical
Publication of CN113471265B publication Critical patent/CN113471265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种显示面板和显示装置，显示面板包括阵列基板，阵列基板包括像素电路，多个像素电路在行方向和列方向上呈阵列分布，各像素电路包括像素驱动半导体部，像素驱动半导体部包括两个固定电位节点，行方向和列方向相交；参考信号线，固定电位节点与参考信号线电连接；像素连接半导体部，在第一方向上相邻的两个固定电位节点通过像素连接半导体部电连接，第一方向平行于阵列基板所在平面。采用上述技术方案，通过设置像素驱动半导体部包括两个固定的电位阶段，同时设置在第一方向上相邻的两个固定电位节点通过像素连接半导体部电连接，有利于提升像素驱动半导体部的性能，进而提升显示面板的显示效果。

Description

一种显示面板和显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)是当今显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED显示屏具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域OLED阵列基板已经开始取代传统的LCD阵列基板。
在OLED阵列基板中设置有像素电路以驱动OLED发光元件，像素电路还存在需要改进的地方。
发明内容
本发明实施例提供一种显示面板和显示装置，显示面板包括像素电路，通过对像素电路进行改进，提升像素电路性能，进而提升显示性能。
第一方面，本发明实施例提供了一种显示面板，包括阵列基板，所述阵列基板包括：
像素电路，多个所述像素电路在行方向和列方向上呈阵列分布，各所述像素电路包括像素驱动半导体部，所述像素驱动半导体部包括两个固定电位节点，所述行方向和所述列方向相交；
参考信号线，所述固定电位节点与所述参考信号线电连接；
像素连接半导体部，在第一方向上相邻的两个所述固定电位节点通过所述像素连接半导体部电连接，所述第一方向平行于所述阵列基板所在平面。
第二方面，本发明实施例还提供了一种显示装置，包括第一方面所述的显示面板。
本发明提供的显示面板包括像素电路，像素电路包括像素驱动半导体部，设置像素驱动半导体部两个固定电位节点，且该两个固定电位节点均与参考信号线电连接，用于为像素电路中的部分节点以及发光元件进行复位，保证显示面板当前显示状态不会受到之前显示状态的影响，保证显示效果良好；进一步的，像素驱动半导体部包括两个固定电位节点，后续对像素驱动半导体部进行调整时的调整空间较大，便于从多个维度对像素驱动半导体部的性能进行改善，有利于从多个维度提升像素驱动半导体部的性能，进而提升整个像素电路以及显示面板的性能；同时，本发明实施例提供的显示面板还包括像素连接半导体部，设置在第一方向上相邻的两个所述固定电位节点通过像素连接半导体部电连接，便于信号在两个固定电位节点之间传输，有利于提升像素驱动半导体部中的信号均一性，有利于提升显示面板的显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本发明的一些具体的实施例，对于本领域的技术人员来说，可以根据本发明的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本发明的权利要求范围之内。
图1是本发明实施例提供的一种显示显示面板的结构示意图；
图2是本发明实施例提供的一种像素电路的结构版图示意图；
图3是本发明实施例提供的一种像素驱动半导体部的结构示意图；
图4是本发明实施例提供的一种像素电路的电路结构示意图；
图5是图4提供的像素电路中扫描信号和发光控制信号的时序示意图；
图6是本发明实施例提供的一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图7是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图8是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图9是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图10是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图11是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图12是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图13是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图14是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图15是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图16是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图；
图17是本发明实施例提供的另一种显示面板的结构示意图；
图18是图17中A区域的一种放大示例图；
图19是图17中A区域的另一种放大示例图；
图20是图17中A区域的另一种放大示例图；
图21是图17中A区域的另一种放大示例图；
图22为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例提供的一种显示面板的结构示意图，图2是本发明实施例提供的一种像素电路的结构版图示意图；图3是本发明实施例提供的一种像素驱动半导体部的结构示意图，结合图1、图2和图3所示，本发明实施例提供的显示面板包括阵列基板100，阵列基板100包括像素电路10，多个像素电路在行方向(如图中所示的X方向)和列方向(如图中所示的Y方向)上呈阵列分布，各像素电路10包括像素驱动半导体部11，像素驱动半导体部11包括两个固定电位节点N(如图中所示的N1和N2)，行方向和列方向相交；
参考信号线Vref，固定电位节点N与参考信号线Vref电连接；
像素连接半导体部，在第一方向上相邻的两个固定电位节点N通过像素连接半导体部电连接，第一方向平行于阵列基板所在平面。
首先，结合图1所示的显示面板的结构示意图对显示面板的基本结构进行说明。如图1所示，本申请实施例提供的阵列基板100包括多个像素电路10，多个像素电路10可以呈阵列分布。例如，多个像素电路10可以在相交的行方向X和列方向Y上呈阵列分布。
示例性的，阵列基板100还可以包括驱动芯片IC、第一栅极驱动电路VSR1、第二栅极驱动电路VSR2、电源信号线PVDD、数据信号线Vdata、参考信号线Vref、扫描信号线Scan1、Scan2以及发光控制信号线Emit。
第一栅极驱动电路VSR1可以包括多个级联的移位寄存器S-VSR，各移位寄存器S-VSR通过扫描信号线与像素电路10连接，第一栅极驱动电路VSR1用于向像素电路10提供扫描信号。驱动芯片IC为第一栅极驱动电路VSR1提供第一起始信号STV1。另外，如图1所示，多个级联的移位寄存器S-VSR中除第一级和最后一级移位寄存器S-VSR之外，其余移位寄存器S-VSR可以为相邻两行像素电路10提供扫描信号。此时，可以在阵列基板上设置两行dummy像素电路(图1中未示出)，分别与移位寄存器S-VSR中第一级和最后一级移位寄存器S-VSR的扫描线对应连接，但dummy像素电路并不用于显示。
第二栅极驱动电路VSR2可以包括多个级联的移位寄存器E-VSR，各移位寄存器E-VSR通过发光控制信号线Emit与像素电路10连接，第二栅极驱动电路VSR2用于向像素电路10提供发光控制信号。驱动芯片IC为第二栅极驱动电路VSR2提供第二起始信号STV2。
另外，第一栅极驱动电路VSR1与驱动芯片IC之间以及第二栅极驱动电路VSR2与驱动芯片IC之间可以连接有时钟信号线(图中未示出)、高电平信号线(VGH)(图中未示出)、低电平信号线(VGL)(图中未示出)，驱动芯片IC向第一栅极驱动电路VSR1以及第二栅极驱动电路VSR2提供时钟信号、高电平信号以及低电平信号，保证第一栅极驱动电路VSR1可以正常输出扫描信号，第二栅极驱动电路VSR2可以正常输出发光控制信号。
其中，第一栅极驱动电路VSR1以及第二栅极驱动电路VSR2可以包括多种不同的设置方式，例如如图1所示，阵列基板100可以包括一个第一栅极驱动电路VSR1以及一个第二栅极驱动电路VSR2，一个第一栅极驱动电路VSR1以及一个第二栅极驱动电路VSR2可以设置在阵列基板100在第二方向Y上的相对两侧，一个第一栅极驱动电路VSR1以及一个第二栅极驱动电路VSR2也可以设置在同一侧。又例如阵列基板100也可以包括两个第一栅极驱动电路VSR1以及两个第二栅极驱动电路VSR2，扫描信号线的两端各自分别电连接一个第一栅极驱动电路VSR1，发光控制信号线Emit的两端各自分别电连接一个第二栅极驱动电路VSR2，保证扫描信号线中扫描信号以及发光控制信号线中的发光控制信号均一性良好。又例如阵列基板100包括两个第一栅极驱动电路VSR1，其中一个第一栅极驱动电路VSR1通过扫描信号线与奇数行的像素电路电连接，另一个第一栅极驱动电路VSR1通过扫描信号线与偶数行的像素电路电连接，保证第一栅极驱动电路VSR1结构简单。又例如，阵列基板100包括两个第二栅极驱动电路VSR2，其中一个第二栅极驱动电路VSR2通过发光控制信号线与奇数行的像素电路电连接，另一个第二栅极驱动电路VSR2通过发光控制信号线与偶数行的像素电路电连接，保证第二栅极驱动电路VSR2结构简单。本发明实施例对第一栅极驱动电路VSR1以及第二栅极驱动电路VSR2的具体设置方式不进行说明，上述关于第一栅极驱动电路VSR1和第二栅极驱动电路VSR2的介绍仅仅是一些示例，并不用于限定本申请，只需保证可以正常提供扫描信号和发光控制信号即可，示例性的，也可以设置能够同时产生扫描信号和发光控制信号的栅极驱动电路。
进一步的，图4是本发明实施例提供的一种像素电路的电路结构示意图，图5是图4提供的像素电路中扫描信号和发光控制信号的时序示意图，结合图2、图4和图5所示，各像素电路10可以包括多个薄膜晶体管，其中，图2和图4示例性的以像素电路包括七个薄膜晶体管和一个存储电容，即7T1C电路为了进行说明。结合图2、图4和图5所示，下面对像素电路的工作过程进行简单说明。参考图2和图4，以任一行像素电路为例，第一扫描信号线Scan1控制该像素电路的第一复位晶体管T5的导通或关断，并在第一复位晶体管T5导通时对驱动晶体管T3的栅极电位进行重置。第二扫描信号线Scan2控制该像素电路的数据写入晶体管T2和阈值补偿晶体管T4的导通和关断，并在数据写入晶体管T2和阈值补偿晶体管T4的导通时，将数据信号线Vdata上的数据信号写到驱动晶体管T1的栅极，且对驱动晶体管T3的阈值电压进行补偿。在一些可选的像素电路设计中，扫描信号Scan n还可以复用为控制该像素电路的第二复位晶体管T7的导通或关断，并在第二复位晶体管T7导通时，对发光元件的阳极电位进行重置，此时，无需再单独为第二复位晶体管T7设置扫描信号线。
换句话说，第一扫描信号线可以理解为与像素电路10中的第一复位晶体管的控制端所连接的扫描信号线，第二扫描信号线可以理解为与像素电路10中的数据写入晶体管的控制端、补偿晶体管的控制端以及第二复位晶体管的控制端所连接的扫描信号线。一般而言，用于显示的每行像素电路10均至少对应连接有第一扫描信号线和第二扫描信号线。
电源信号线PVDD用于向驱动晶体管T3提供电源电压，电源信号线PVDD上的电压可以为正电压。公共电源信号端PVEE上的电压可以为负电压。参考信号线Vref用于提供重置电压信号，参考信号线Vref上的电压可以为负电压。
上述实施例以像素电路10中的各晶体管均为P型晶体管为例进行说明，在其它可选的实施例中，像素电路10中的各晶体管也可以均为N型晶体管，或者部分为P型晶体管，部分为N型晶体管。可以根据不同类型的晶体管提供不同的使能电平，使能电平为能够使晶体管导通的电平。例如，对于N型晶体管，使能电平为高电平，对于P型晶体管，使能电平为低电平。
如图5所示，像素电路10的驱动过程可以包括初始化阶段、数据写入阶段及发光阶段。在初始化阶段，第一扫描信号线Scan1提供低电平信号，第一复位晶体管T5导通，重置驱动晶体管T3的栅极电位。在数据写入阶段，第二扫描信号线Scan2提供低电平信号，数据写入晶体管T2及阈值补偿晶体管T4导通，数据信号线Vdata上的数据信号写到驱动晶体管T1的栅极，且对驱动晶体管T3的阈值电压进行补偿；且第二复位晶体管T7导通，重置发光元件的阳极电位。在发光阶段，发光控制信号线Emit提供低电平信号，发光控制晶体管T1和T6导通，驱动晶体管T3产生的驱动电流传输至发光元件，发光元件发光。
需要说明的是，图2、图4和图5仅仅是一种示例，并不用于限定本申请。
在上述实施例的基础上，继续参考图2和图3所示，像素驱动半导体层11可以为薄膜晶体管中的有源层，图3示例性的示出了2行*3列像素电路10中的像素驱动半导体部11。结合图2和图3所示，像素驱动半导体部11包括两个固定电位节点N，如图中所示的N1和N2，该两个固定的电位节点N1和N2可以连接不同薄膜晶体管的输入端，例如第一节点N1连接第一复位晶体管T5的输入端(源级或者漏极)，第二节点N2连接第二复位晶体管T7的输入端(源级或者漏极)。该两个固定的电位节点N1和N2均与参考信号线Vref电连接，用于接收参考信号线Vref提供的参考信号，用于对像素电路中驱动晶体管T3的栅极以及显示面板中的发光元件D进行复位，保证显示面板当前显示状态不会受到之前显示状态的影响，保证显示效果良好。进一步的，区别与现有技术中像素驱动半导体部仅有一个固定电位节点的情况，本发明实施例设置像素驱动半导体部11包括两个固定电位节点N1和N2，如此可以通过对两个固定电位节点N1和N2的调整保证对像素驱动半导体部进行调整时的调整空间较大，便于从多个维度对像素驱动半导体部的性能进行改善，有利于从多个维度提升像素驱动半导体部的性能，进而提升整个像素电路以及显示面板的性能。同时，本发明实施例提供的显示面板还包括像素连接半导体部(图中未示出)，设置在第一方向上相邻的两个固定电位节点通过像素连接半导体部电连接，便于信号在两个固定电位节点之间传输，有利于提升像素驱动半导体部中的信号均一性，有利于提升显示面板的显示效果。
需要说明的是，本发明实施例对第一方向具体指向不进行限定，第一方向可以为行方向，也可以为列方向，还可以为与行方向或者列方向之间的夹角为锐角的方向，后续会根据像素连接半导体部的具体设置方式对第一方向进行详细说明。
综上，本发明实施例提供的显示面板中，通过设置像素驱动半导体部两个固定电位节点，且该两个固定电位节点均与参考信号线电连接，用于为像素电路中的部分节点以及发光元件进行复位，保证显示面板当前显示状态不会受到之前显示状态的影响，保证显示效果良好；进一步的，像素驱动半导体部包括两个固定电位节点，后续对像素驱动半导体部进行调整时的调整空间较大，便于从多个维度对像素驱动半导体部的性能进行改善，有利于从多个维度提升像素驱动半导体部的性能，进而提升整个像素电路以及显示面板的性能；同时，本发明实施例提供的显示面板还包括像素连接半导体部，设置在第一方向上相邻的两个所述固定电位节点通过像素连接半导体部电连接，便于信号在两个固定电位节点之间传输，有利于提升像素驱动半导体部中的信号均一性，有利于提升显示面板的显示效果。
在上述实施例的基础上，继续参考图2和图4所示，像素电路10包括驱动晶体管T3、发光元件D、第一复位晶体管T5和第二复位晶体管T7，驱动晶体管T3用于控制发光元件D点亮，第一复位晶体管T5用于控制参考信号复位驱动晶体管T3的栅极电位，第二复位晶体管T7用于控制参考信号复位发光元件D的阳极电位。
阵列基板100还包括沿行方向延伸的第一扫描信号线Scan1，第一扫描信号线Scan1与像素驱动半导体部11在阵列基板100所在平面的垂直方向上存在两部分交叠区域，第一扫描信号线Scan1与像素驱动半导体部11通过该两部分交叠区域分别构成第一复位晶体管T5和第二复位晶体管T7。
两个固定电位节点N包括第一节点N1和第二节点N2；第一复位晶体管T5的一端电连接第一节点N1，另一端电连接驱动晶体管T3的栅极；第二复位晶体管T7的一端电连接第二节点N2，另一端电连接发光元件D的阳极。
示例性的，如图2所示，第一扫描信号线Scan1与像素驱动半导体部11在阵列基板100所在平面的垂直方向上交叠的区域即为第一复位晶体管T5和第二复位晶体管T7。需要说明的是该第一复位晶体管T5和第二复位晶体管T7为沿列方向上相邻两个像素电路中的第一复位晶体管T5和第二复位晶体管T7，即第一复位晶体管T5位本级像素电路中的第一复位晶体管T5，第二复位晶体管T7为上一级像素电路中的第二复位晶体管T7。当第一扫描信号线Scan1上传输扫描信号时，本级像素电路中的第一复位晶体管T5用于根据接收到的参考信号为本级像素电路中驱动晶体管T3的栅极复位，同时上一级像素电路中的第二复位晶体管T7用于根据接收到的参考信号为上一级像素电路对应的发光元件的阳极复位。
接下来，根据前述对像素电路以及像素驱动半导体层的说明，对参考信号线以及像素连接半导体部的具体设置方式进行详细说明。
作为一种可行的实施方式，图6是本发明实施例提供的一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，结合图2和图6所示，参考信号线Vref包括沿行方向延伸且相互平行的第一参考信号线Vref1和第二参考信号线Vref2，两个固定电位节点包括第一节点N1和第二节点N2；同一像素驱动半导体部11中，第一节点N1与第一参考信号线Vref1电连接，第二节点N2与第二参考信号线Vref2电连接；
像素驱动半导体部11包括像素连接半导体部12，同一像素驱动半导体部11中的第一节点N1和第二节点N2通过像素连接半导体部12电连接。
示例性的，由上述说明可以知道，第一节点N1接收的参考信号用于对驱动晶体管T3的栅极进行复位，第二节点N2接收到的参考信号用于对发光元件的阳极进行复位，因此由于需要复位的结构不同，第一节点N1和第二节点N2需要接收不同的参考信号。因此本发明实施例中设置参考信号线Vref包括沿行方向延伸且相互平行的第一参考信号线Vref1和第二参考信号线Vref2，两个固定电位节点包括第一节点N1和第二节点N2；同一像素驱动半导体部11中，第一节点N1与第一参考信号线Vref1电连接，第二节点N2与第二参考信号线Vref2电连接，第一参考信号线Vref1和第二参考信号线Vref2可以提供不同的参考信号，保证实现对驱动晶体管T3的栅极以及发光元件的阳极进行独立的复位，保证驱动晶体管T3的栅极以及发光元件的阳极复位效果好。
进一步的，继续参考图2和图6所示，像素驱动半导体部11可以包括像素连接半导体部12，即像素连接半导体部12为像素驱动半导体部11的一部分，具体为实现同一像素驱动半导体部11中连接第一节点N1和第二节点N2的部分，如此不必增设像素连接半导体部12的制备工艺，增设像素连接半导体部12设置方式简单，制备工艺简单。
作为另一种可行的实施方式，图7是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，图8是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，如图7和图8所示，两个固定电位节点N包括第一节点N1和第二节点N2；如图7所示，第二节点N2与参考信号线Vref电连接，第一节点N1通过像素连接半导体部12和第二节点N2与参考信号线Vref电连接；或者，如图8所示，第一节点N1与参考信号线Vref电连接，第二节点N2通过像素连接半导体部12和第一节点N1与参考信号线Vref电连接。
在列方向上依次排列的多个像素驱动半导体部11中，前一级的像素驱动半导体部11中的第二节点N2与下一级的像素驱动半导体部11中的第一节点N1通过像素连接半导体部12电连接。
由上所述可以知道，参考信号线Vref提供的参考信号可以为负电位信号，可以对第一节点N1和第二节点N2均实现复位。如图7和图8所示，通过设置参考信号线Vref仅包括一条参考信号线Vref，可以保证参考信号线Vref设置方式简单。
进一步的，可以是第一节点N1直接与参考信号线Vref电连接，此时第二节点N2可以通过像素连接半导体部12和第一节点N1与参考信号线Vref电连接，如图8所示；也可以是第二节点N2直接与参考信号线Vref电连接，此时第一节点N1可以通过像素连接半导体部12和第二节点N2与参考信号线Vref电连接，如图7所示。如此实现第一节点N1和第二节点N2均与参考信号线Vref电连接，保证可以实现对驱动晶体管的栅极以及发光元件的阳极进行复位，保证显示面板正常显示。
进一步的，继续参考图7和图8所示，在列方向上依次排列的多个像素驱动半导体部11中，前一级的像素驱动半导体部11中的第二节点N2与下一级的像素驱动半导体部11中的第一节点N1通过像素连接半导体部12电连接，如此多个像素驱动半导体11通过像素连接半导体部12在列方向上连接形成连续性的半导体走线，如此静电可以在该连续性的半导体走线上均匀分布，进而可以提高像素驱动半导体11在后续高温制程中性能的可靠性及均一性，使得像素电路的驱动能力基本一致，实现显示均一性，提升显示效果。
进一步的，像素连接半导体部12与像素驱动半导体部11可以同层设置，材料相同，在同一工艺中制备得到，保证显示面板结构简单，制备工艺简单。
作为另一种可行的实施方式，图9是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，图10是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，如图9和图10所示，参考信号线Vref包括沿行方向延伸且相互平行的第一参考信号线Vref1和第二参考信号线Vref2，两个固定电位节点N包括第一节点N1和第二节点N2；同一像素驱动半导体部11中，第一节点N1与第一参考信号线Vref1电连接，第二节点N2与第二参考信号线Vref2电连接；
在行方向上相邻的两个像素驱动半导体部11包括第一像素驱动半导体部11-1和第二像素驱动半导体部11-2，第一像素驱动半导体部11-1中的第一节点N1与第二像素驱动半导体部11-2中的第一节点N1通过像素连接半导体部12电连接，或者，第一像素驱动半导体部中11-1的第二节点N2与第二像素连接半导体部11-2中的第二节点N2通过像素连接半导体部电连接。
示例性的，由上述说明可以知道，第一节点N1接收的参考信号用于对驱动晶体管T3的栅极进行复位，第二节点N2接收到的参考信号用于对发光元件的阳极进行复位，因此由于需要复位的结构不同，第一节点N1和第二节点N2需要接收不同的参考信号。因此本发明实施例中设置参考信号线Vref包括沿行方向延伸且相互平行的第一参考信号线Vref1和第二参考信号线Vref2，两个固定电位节点包括第一节点N1和第二节点N2；同一像素驱动半导体部11中，第一节点N1与第一参考信号线Vref1电连接，第二节点N2与第二参考信号线Vref2电连接，第一参考信号线Vref1和第二参考信号线Vref2可以提供不同的参考信号，保证实现对驱动晶体管T3的栅极以及发光元件的阳极进行独立的复位，保证驱动晶体管T3的栅极以及发光元件的阳极复位效果好。
进一步的，如图9所示，在行方向上相邻设置的排列的两个像素驱动半导体部11中，第一像素驱动半导体部11-1中的第一节点N1与第二像素驱动半导体部11-2中的第一节点N1通过像素连接半导体部12电连接；如图10所示，在行方向上相邻设置的排列的两个像素驱动半导体部11中，第一像素驱动半导体部中11-1的第二节点N2与第二像素连接半导体部11-2中的第二节点N2通过像素连接半导体部电连接，如此多个像素驱动半导体11通过像素连接半导体部12在行方向上连接形成连续性的半导体走线，如此静电可以在该连续性的半导体走线上均匀分布，进而可以提高像素驱动半导体11在后续高温制程中性能的可靠性及均一性，使得像素电路的驱动能力基本一致，实现显示均一性，提升显示效果。
需要说明的是，图9和图10的区别仅在于第一像素驱动半导体部11-1与第二像素驱动半导体部11-2的确定方式不同，对应图9和图10可知，图9和图10的区别仅在于图9中的第一像素驱动半导体部11-1对应图10中的第二像素驱动半导体部11-2，图9中的第二像素驱动半导体部11-2对应图10中的第一像素驱动半导体部11-1。因此图9示出的结构以及图10示出的结构中，多个像素驱动半导体11通过像素连接半导体部12均可以在行方向上连接形成连续性的半导体走线，保证像素电路的驱动能力基本一致，实现显示均一性，提升显示效果。
进一步的，像素连接半导体部12与像素驱动半导体部11可以同层设置，材料相同，在同一工艺中制备得到，保证显示面板结构简单，制备工艺简单。
在上述实施例的基础上，多个像素驱动半导体11通过像素连接半导体部12均可以在行方向上连接形成连续性的半导体走线可以由多种不同的设置方式，下面以集中可行的设置方式为例进行说明。
作为一种可行的实施方式，继续参考图9和图10所示，像素驱动半导体部11中的第一节点N1和第二节点N2在第一方向上分别位于像素驱动半导体部11相对的两侧，第一方向与列方向平行或夹角呈锐角；两个像素电路中的像素驱动半导体部11的图案相同。
示例性的，本发明实施例对第一方向不进行限定，第一方向可以与列方向Y平行或者与列方向Y之间的夹角成锐角，图9和图10以第一方向与列方向Y近似平行，即第一方向与列方向Y之间的夹角成锐角为例进行说明。进一步的，如图9和图10所示，任意两个像素电路中的像素驱动半导体部11的图案相同，如此任意两个驱动电路的驱动能力相同，保证显示面板的显示均一性良好；同时任意两个像素电路中的像素驱动半导体部11的图案相同还可以保证像素驱动半导体部11的设置方式简单，在掩模工艺中掩膜版结构简单。因此本发明实施例中的方案中，在保证对驱动晶体管T3的栅极以及发光元件的阳极进行独立复位，保证驱动晶体管T3的栅极以及发光元件的阳极复位效果好，以及多个像素驱动半导体11通过像素连接半导体部12均可以在行方向上连接形成连续性的半导体走线，保证像素电路的驱动能力基本一致，实现显示均一性的基础上，进一步提升显示均一性，且保证像素驱动半导体部11的设置方式简单，在掩模工艺中掩膜版结构简单。
还需要说明的是，图9和图10中，相邻两级像素驱动半导体11中，第一节点N1和第二节点N2在列方向Y上错开，例如上一级像素驱动半导体11中的第二节点N2位于本级像素驱动半导体11中的第一节点N1靠上的位置，如此设置仅是为了在图9和图10中更简单示出像素连接半导体部12，而不是对实施例方案的限定，例如相邻两级像素驱动半导体11中，第一节点N1和第二节点N2在列方向Y上也可以错开，通过调节像素连接半导体部12的设置方式，保证第一像素驱动半导体部11-1中的第一节点N1与第二像素驱动半导体部11-2中的第一节点N1通过像素连接半导体部12电连接，或者，在行方向上相邻设置的排列的两个像素驱动半导体部11中，第一像素驱动半导体部中11-1的第二节点N2与第二像素连接半导体部11-2中的第二节点N2通过像素连接半导体部电连接。
作为另一种可行的实施方式，图11是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，图12是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，图13是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，图14是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，结合图11-图14所示，像素驱动半导体部11中的第一节点N1和第二节点N2在第二方向上分别位于像素驱动半导体部11相对的两侧，第二方向平行阵列基板所在平面，且与列方向平行或夹角呈锐角；沿行方向，依次排列的相邻两个像素电路中的像素驱动半导体部11的图案不同，间隔一个像素驱动半导体部11的两个像素驱动半导体部11的图案相同。
示例性的，本发明实施例对第二方向不进行限定，第二方向可以与行方向X平行或者与行方向X之间的夹角成锐角，图11-图14第二方向与行方向X之间的夹角成锐角为例进行说明。进一步的，如图11-图14所示，像素驱动半导体部11中的第一节点N1和第二节点N2在第二方向上分别位于像素驱动半导体部11相对的两侧，如此相邻两级像素驱动半导体部11中，本级像素驱动半导体部11中的第一节点N1与上一级像素驱动半导体部11中的第二节点N2不会重合，如此本级像素驱动半导体部11中的第一节点N1与上一级像素驱动半导体部11中的第二节点N2在行方向上可以并排设置，如此可以减小列方向相邻两级像素驱动半导体部11之间的距离，保证像素驱动半导体部11设置紧凑，有利于提升单位面积上像素驱动半导体部11的数量，即提升显示面板的分辨率，提升显示显示面板的显示效果。进一步的，沿行方向，依次排列的相邻两个像素电路中的像素驱动半导体部11的图案不同，间隔一个像素驱动半导体部11的两个像素驱动半导体部11的图案相同，如此可以行方向上相邻两个像素驱动半导体部11中的第一节点N1和/或第二节点N2可以彼此更加靠近，有利于减小像素连接半导体部12的延伸长度，相似信号在像素连接半导体部12中传输损耗的同时有利于缩小显示面板中多个像素驱动半导体部11的面积，有利于提升显示面板的分辨率，提升显示效果。因此本发明实施例中的方案中，在保证对驱动晶体管T3的栅极以及发光元件的阳极进行独立复位，保证驱动晶体管T3的栅极以及发光元件的阳极复位效果好，以及多个像素驱动半导体11通过像素连接半导体部12均可以在行方向上连接形成连续性的半导体走线，保证像素电路的驱动能力基本一致，实现显示均一性的基础上，进一步提升显示面板的分辨率，提升显示显示面板的显示效果。
进一步的，沿行方向，依次排列的相邻两个像素电路中的像素驱动半导体部11的图案不同，间隔一个像素驱动半导体部11的两个像素驱动半导体部11的图案相同，即任一行中，奇数列位置处的像素驱动半导体部11的结构相同，偶数列位置处的像素驱动半导体部11的结构相同，如图11-图14所示。进一步的，在上述实施例的基础上，还可以如图11和图12所示，任意两行中，奇数列位置处的像素驱动半导体部11的结构均相同，偶数列位置处的像素驱动半导体部11的结构均相同；也可以如图13和图14所示，相邻两行中，第一行中奇数列位置处的像素驱动半导体部11的结构与第二行中偶数列位置处的像素驱动半导体部11的结构相同，第一行中偶数列位置处的像素驱动半导体部11的结构与第二行中奇数列位置处的像素驱动半导体部11的结构相同。本发明实施例对像素驱动半导体部11的具体设置方式不进行限定，只需保证沿行方向，依次排列的相邻两个像素电路中的像素驱动半导体部11的图案不同，间隔一个像素驱动半导体部11的两个像素驱动半导体部11的图案相同，保证像素驱动半导体部11设置紧凑，有利于提升单位面积上像素驱动半导体部11的数量，即提升显示面板的分辨率。
下面以第一复位晶体管为单栅晶体管为例说明上述方案。
在上述实施例的基础上，继续参考图11-图14所示，在行方向X上依次排列的任意相邻两个像素驱动半导体部11包括第一像素驱动半导体部11-1和第二像素驱动半导体部111-2，在列方向Y上位于第一像素驱动半导体部11-1第一侧的像素驱动半导体部11为第三像素驱动半导体部11-3，在列方向Y上位于第二像素驱动半导体部11-2第一侧的像素驱动半导体部11为第四像素驱动半导体部11-4；
第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第一节点N1与第三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第二节点沿行方向X排列；第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第一节点N1，在行方向X上位于第三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第二节点之间；或者，第三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第二节点N2，在行方向X上位于第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第一节点N1之间。
示例性的，如图11-图14所示，设置像素驱动半导体部11中的第一节点N1和第二节点N2在第二方向上分别位于像素驱动半导体部11相对的两侧，且沿行方向，依次排列的相邻两个像素电路中的像素驱动半导体部11的图案不同，间隔一个像素驱动半导体部11的两个像素驱动半导体部11的图案相同，可以保证第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第一节点N1与第三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第二节点沿行方向X排列，即位于同一水平高度，如此像素驱动半导体部11设置紧凑，有利于提升单位面积上像素驱动半导体部11的数量，即提升显示面板的分辨率。具体的，图11和图13第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第一节点N1，在行方向X上位于第三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第二节点之间为例进行说明；图12和图14以第三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第二节点N2，在行方向X上位于第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第一节点N1之间为例进行说明。
上述实施例以第一复位晶体管为单栅晶体管详细说明了通过对像素驱动半导体部11进行合理设置，可以保证像素驱动半导体部设置紧凑，有利于提升单位面积上像素驱动半导体部的数量，即提升显示面板的分辨率，提升显示面板。
下面以第一复位晶体管为双栅晶体管为例进行说明。
图15是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，图16是本发明实施例提供的另一种像素驱动半导体部、像素连接半导体部以及参考信号线的结构示意图，结合图15和图16所示，像素驱动半导体部11包括U型部，U型部包括连接部U1以及分别与连接部U1两端连接的第一支部U2和第二支部U3，第一支部U2和第二支部U3沿行方向X排列且沿列方向延伸；第一支部U2远离连接部U1的一端为第一节点N1；
在行方向X上，第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第一支部U2位于第二支部U3背离第三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第二节点N2的一侧；或者，在行方向X上，第三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第一支部U2位于第二支部U3背离第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第二节点N2的一侧。
示例性的，如图15和图16所示，像素驱动半导体部11包括U型部，在垂直衬底基板所在平面的方向上，第一扫描线Scan1与U型部存在两个相叠区域，对应形成双栅型晶体管，即第一复位晶体管为双栅型晶体管，保证第一复位晶体管漏流小，保证驱动晶体管的栅极电位稳定。进一步的，U型部包括连接部U1以及分别与连接部U1两端连接的第一支部U2和第二支部U3，第一支部U2和第二支部U3沿行方向X排列且沿列方向延伸，第一支部U2远离连接部U1的一端为第一节点N1，且对应不同位置的像素驱动半导体11而言，第二支部U2和第二支部U3的设置方式不同。具体而言，如图15所示，在行方向X上，第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第一支部U2位于第二支部U3背离第三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第二节点N2的一侧，即第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第一支部U2相互靠拢，且通过像素连接半导体部12连接，保证像素连接半导体部12设置方式简单，且像素连接半导体部12在行方向X上的延伸长度较短，保证信号在像素连接半导体部12上的传输损耗小，进而保证显示面板的显示效果好。如图16所示，在行方向X上，第三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第一支部U2位于第二支部U3背离第一像素驱动半导体部11-1和第二像素驱动半导体部11-2中的第二节点N2的一侧，三像素驱动半导体部11-3和第四像素驱动半导体部11-4中的第一支部U2相互靠拢，且通过像素连接半导体部12连接，保证像素连接半导体部12设置方式简单，且像素连接半导体部12在行方向X上的延伸长度较短，保证信号在像素连接半导体部12上的传输损耗小，进而保证显示面板的显示效果好。
综上所述，上述实施例对像素连接半导体的多种设置方式进行了说明，通过设置像素连接半导体部为像素驱动半导体部的一部分，保证像素连接半导体部设置方式简单。或者，通过设置像素连接半导体部，在列方向上或者行方向上将多个像素驱动半导体部连接形成连续性的半导体走线，保证静电可以在该连续性的半导体走线上均匀分布，进而可以提高像素驱动半导体在后续高温制程中性能的可靠性及均一性，使得像素电路的驱动能力基本一致，实现显示均一性，提升显示效果。进一步的，当行方向上的多个像素驱动半导体部通过像素连接半导体部形成连续的半导体走线时，通过合理设置像素驱动半导体部中第一节点和第二节点的位置关系，保证像素连接半导体部的设置方式简单；或者保证多个像素驱动半导体部结构紧凑，有利于提升单位面积上像素驱动半导体部的数量，即提升显示面板的分辨率，提升显示显示面板的显示效果。
在上述实施例的基础上，图17是本发明实施例提供的另一种显示面板的结构示意图，图18是图17中A区域的一种放大示例图，如图17和图18所示，阵列基板100可以包括功能区FU，沿行方向(如图中所示的X方向)或列方向(如图中所示的Y方向)，功能区FU的两侧分布有像素电路10；
阵列基板100还包括：
区域连接半导体部13，绕功能区FU延伸；沿行方向或列方向位于功能区FU两侧的像素驱动半导体部11中的固定电位节点与区域连接半导体部13连接。
示例性的，阵列基板100具有功能区FU，对应功能区FU的位置可设置功能器件，如摄像头、听筒、光学指纹传感器等。功能区FU的形状可以是圆形、矩形、圆角矩形等，本申请对此不作限定。功能区FU的数量可以是一个，也可以是多个，本申请对此亦不作限定。功能区FU可以为非显示区或者显示区。功能区FU为显示区时，可以理解的是，功能区FU也有对应的像素电路，为了提高功能区FU透光率，可以将功能区FU对应的像素电路设置在功能区FU之外的其它区域，例如沿列方向Y功能区FU的两侧均分布有像素电路10。
进一步的，如图18所示，沿行方向或列方向位于功能区FU两侧的像素驱动半导体部11中的固定电位节点与区域连接半导体部13连接，通过区域连接半导体部13将功能区FU两侧的像素驱动半导体部11中的固定电位节点与区域连接半导体部13连接，使得在行方向上或者列方向上位于功能区FU两侧的像素驱动半导体部11不再是孤立的，在行方向上或者列方向上位于功能区FU两侧的像素驱动半导体部11与区域连接半导体部13可理解为也构成了连续性的半导体走线，使得静电在功能区FU对应的该连续性的半导体走线上均匀分布，进而可以提高在行方向上或者列方向上位于功能区FU两侧的像素驱动半导体部11在后续高温制程中性能的可靠性及均一性，使得像素电路的驱动能力基本一致，实现显示均一性，提升显示效果。
需要说明的是，图18仅以在行方向上位于功能区FU两侧的像素驱动半导体部11与区域连接半导体部13连接为例进行说明，在列方向上位于功能区FU两侧的像素驱动半导体部11与区域连接半导体部13连接方式与上述连接方式相同，这里不再赘述。并且，在后续实施例中也均以行方向上位于功能区FU两侧的像素驱动半导体部11连接为例进行说明，在列方向上连接的像素驱动半导体部与行方向上相同，后续均不再赘述。
还需要说明的是，图18仅以像素驱动半导体部11的一种结构为了进行了说明，像素驱动半导体部11的其余结构与区域连接半导体部13的连接关系与上述连接关系相同，这里也不再赘述。
在上述实施例的基础上，图19是图17中A区域的另一种放大示例图，如图19所示，参考信号线包括沿行方向延伸且相互平行的第一参考信号线和第二参考信号线，两个固定电位节点包括第一节点和第二节点；同一像素驱动半导体部中，第一节点与第一参考信号线电连接，第二节点与第二参考信号线电连接；区域连接半导体部13包括第一区域连接半导体部131和第二区域连接半导体部132，与功能区FU相邻的像素驱动半导体部11包括第五像素驱动半导体部11-5和第六像素驱动半导体部11-6；在行方向X或列方向Y上，位于第五像素驱动半导体部11-5背离功能区FU一侧的像素驱动半导体部11中的第二节点N2，与第五像素驱动半导体部11-5中的第二节点N2通过像素连接半导体部12连接；在行方向X或列方向Y上，位于第六像素驱动半导体部11-6背离功能区FU一侧的像素驱动半导体部11中的第一节点N1，与第六像素驱动半导体部11-6中的第一节点N1通过像素连接半导体部12连接；在行方向X或列方向Y上，位于功能区FU两侧的至少两个第五像素驱动半导体部11-5中的第一节点N1通过第一区域连接半导体部131连接；在行方向X或列方向Y上，位于功能区FU两侧的至少两个第六像素驱动半导体部11-6中的第二节点N2通过第二区域连接半导体部132连接。
示例性的，图19中未示出参考信号线，参考信号线包括第一参考信号线和第二参考信号线的方案，可以参考上述附图2、图6、图9-图16所示，这里不再赘述。通过设置两条参考信号线，实现对第一节点N1和第二节点N2提供独立的参考信号，保证可以对驱动晶体管的栅极以及发光元件的阳极进行独立复位，保证复位效果良好。
进一步的，在行方向X或列方向Y上，位于第五像素驱动半导体部11-5背离功能区FU一侧的像素驱动半导体部11中的第二节点N2，与第五像素驱动半导体部11-5中的第二节点N2通过像素连接半导体部12连接，位于第六像素驱动半导体部11-6背离功能区FU一侧的像素驱动半导体部11中的第一节点N1，与第六像素驱动半导体部11-6中的第一节点N1通过像素连接半导体部12连接，保证除了位于功能区FU两侧之前的第五像素驱动半导体部11-5和第六像素驱动半导体部11-6均可以相互连接形成联系的半导体走线，使得静电在功能区FU两侧对应的该连续性的半导体走线上均匀分布，进而可以提高在行方向上或者列方向上位于功能区FU两侧的像素驱动半导体部11在后续高温制程中性能的可靠性及均一性，使得像素电路的驱动能力基本一致，实现显示均一性，提升显示效果。
进一步的，位于功能区FU两侧的至少第五像素驱动半导体部11-5中得第一节点N1通过第一区域连接半导体部131连接，第一区域连接半导体部131可以传输第一参考信号Vref，保证可以对与第一区域连接半导体部131连接的第五像素驱动半导体部11-5中的第一节点N1提供复位信号，进而对第五像素驱动半导体部11-5中驱动晶体管的栅极进行复位。位于功能区FU两侧的至少第六像素驱动半导体部11-6中得第二节点N2通过第二区域连接半导体部132连接，第二区域连接半导体部132可以传输第二参考信号Vref，保证可以对与第二区域连接半导体部132连接的第六像素驱动半导体部11-6中的第二节点N2提供复位信号，进而对第六像素驱动半导体部11-6对应的发光元件的阳极驱进行复位。综上所述，通过设置区域连接半导体部13包括第一区域连接半导体部131和第二区域连接半导体部132，且第一区域连接半导体部131和第二区域连接半导体部132上可以传输不同的参考信号，保证位于功能区FU两侧的第一节点N1和第二节点N2分别接收不同的信号，保证位于功能区FU两侧的像素驱动半导体部11可以向其对应的驱动晶体管的栅极和发光元件的阳极提供不同的复位信号，保证复位效果良好。
在上述实施例的基础上，图20是图17中A区域的另一种放大示例图，如图20所示，区域连接半导体部13包括第三区域连接半导体部133，沿行方向或列方向排列且分别位于功能区FU两侧的像素驱动半导体部11中的两个第一节点N1通过第三区域连接半导体部133连接；和/或，区域连接半导体部13包括第四区域连接半导体部，沿行方向或列方向排列且分别位于功能区FU两侧的像素驱动半导体部11中的两个第二节点N2通过第四区域连接半导体部连接；和/或，区域连接半导体部13包括第五区域连接半导体部135，沿行方向或列方向排列且分别位于功能区FU两侧的两个像素驱动半导体部11中的第一节点N1和第二节点N2通过第五区域连接半导体部连接。
示例性的，图20中仅示例性的示出的第三区域连接半导体部133和第五区域连接半导体部135，图20中未示出第四区域连接半导体部，第四区域连接半导体部用于连接沿行方向或列方向排列且分别位于功能区FU两侧的像素驱动半导体部11中的两个第二节点N2，第四区域连接半导体部与第二节点N2的连接方式可以参考第三区域连接半导体部133与第一节点N1的连接方式，这里不再赘述。
具体的，第三区域连接半导体部133用于连接行方向上分别位于功能区FU两侧的像素驱动半导体部11中的两个第一节点N1，第四区域连接半导体部用于连接行方向上分别位于功能区FU两侧的像素驱动半导体部11中的两个第二节点N2，第五区域连接半导体部135用于连接行方向上分别位于功能区FU两侧的像素驱动半导体部11中的第一节点N1和第二节点N2，保证沿行方向位于功能区FU两侧的两个像素驱动半导体部11相互连接形成联系的半导体走线，使得静电在功能区FU两侧对应的该连续性的半导体走线上均匀分布，进而可以提高在行方向上位于功能区FU两侧的像素驱动半导体部11在后续高温制程中性能的可靠性及均一性，使得像素电路的驱动能力基本一致，实现显示均一性，提升显示效果。
进一步的，还可以在第三区域连接半导体部133上传输第一参考信号Vref，保证可以对与第三区域连接半导体部133连接的像素驱动半导体部11中的第一节点N1提供复位，进而对该像素驱动半导体部11中驱动晶体管的栅极进行复位；还可以在第四区域连接半导体部可以传输第二参考信号Vref，保证可以对与第四区域连接半导体部连接的像素驱动半导体部11中的第二节点N2提供复位信号，进而对该像素驱动半导体部11对应的发光元件的阳极驱进行复位，保证显示电路以及与像素电路连接的发光元件正常工作。
结合参考图18、图19和图20的附图可以知道，对于设置功能区且功能区阻断了像素驱动半导体部连接关系的情况下，可以设置区域连接半导体部实现沿行方向或者列方向位于功能区两侧的像素驱动半导体部。区域连接半导体部可以根据不同的联系情况进一步划分为第一区域连接半导体部、第二区域连接半导体部、第三区域连接半导体部、第四区域连接半导体部以及第五区域连接半导体部等多种不同的情况，详见上述说明。本发明实施例提供的区域连接半导体部可以与像素驱动半导体部位于相同的膜层，采用同一材料在同一工艺中制备得到，保证区域连接半导体部设置简单，显示面板制备工艺简单。
在上述实施例的基础上，继续参考图20所示，区域连接半导体部13包括第五区域连接半导体部135，阵列基板100还包括控制部14，控制部14与第五区域连接半导体部135在阵列基板所在平面的垂直方向上至少部分交叠，控制部14与第五区域连接半导体部135构成开关元件。
示例性的，由于第五区域连接半导体部135用于连接行方向上分别位于功能区FU两侧的像素驱动半导体部11中的第一节点N1和第二节点N2，但由于第一节点N1和第二节点N2需要的参考信号不同，因此可以设置控制部14，通过控制部14与第五区域连接半导体部135构成开关元件，进而通过控制开关元件关闭控制第一节点N1和第二节点N2之间短路，避免第一节点N1和第二节点N2通过第五区域连接半导体部135传输相同的参考信号，避免对驱动晶体管的栅极或者对发光元件的阳极复位精度不高的问题。
进一步的，开关元件的设置可以设置控制部14与第五区域连接半导体部135在阵列基板所在平面的垂直方向上至少部分交叠，如此控制部14与第五区域连接半导体部135形成薄膜晶体管，设置控制部14与第五区域连接半导体部135交叠的区域作为薄膜晶体管的导通沟通，通过控制部14控制导通沟道截止实现控制开关元件关闭，进而控制第一节点N1和第二节点N2之间断路。
在上述实施例的基础上，可以进一步设置控制部14与固定电压端电连接，如此控制部14上传输有固定电压信号，该固定电压信号可以作为控制开关元件关闭的控制信号，控制开关元件保持截止状态。
举例来说，当控制部14与第五区域连接半导体部135形成的薄膜晶体管为P型薄膜晶体管时，可以控制固定电压端传输高电平信号，高电平信号可以控制P型薄膜晶体管处于截止状态。又例如，当控制部14与第五区域连接半导体部135形成的薄膜晶体管为N型薄膜晶体管时，可以控制固定电压端传输低电平信号，低电平信号可以控制N型薄膜晶体管处于截止状态。本发明实施例以控制部14与第五区域连接半导体部135形成的薄膜晶体管为P型薄膜晶体管为例进行说明。
在上述实施例的基础上，继续参考图20所示，阵列基板还包括电源信号线PVDD，电源信号线沿PVDD列方向延伸，且与像素电路电连接，电源信号线PVDD包括第一分支部15，第一分支部15复用为控制部14。
示例性的，结合图2和图4对像素电路结构以及工作过程的说明可以知道，阵列基板还包括电源信号线PVDD，电源信号线PVDD用于为发光元件提供的PVDD电源信号，保证发光元件可以正常发光。一般情况下，PVDD为高电平信号，如图20所示，通过设置电源信号线PVDD包括第一分支部15，第一分支部15复用为控制部14，高电平的PVDD电源信号作为开关元件的控制信号，控制开关元件保持截止，保证位于功能区FU两个的两个像素驱动半导体部中的第一节点N1和第二节点N2之间断路。并且，通过阵列基板100中原有的电源信号线PVDD作为控制部14，保证控制部14的设置方式简单。
需要说明的是，图20仅以第一分支部15为电源信号线PVDD的一部分为例进行说明，可以理解的是，根据电源信号线PVDD的设置方式以及第五区域连接半导体部135的设置方式，第一分支部15还可以包括其他的设置方式，本发明实施例对此不进行限定。
还需要说明的是，图20中仅示出了两条电源信号线PVDD，可以理解的是，阵列基板中可以设置有多条电源信号线PVDD，例如对应每列像素驱动半导体部11均设置一条电源信号线PVDD，本发明实施例对电源信号线PVDD的具体设置方式不进行限定。而且图20中示出的电源信号线PVDD避开了功能区FU，不会影响功能区FU内元器件的设置。
可选的，图21是图17中A区域的另一种放大示例图，如图21所示，控制部14包括第一控制部141和第二控制部142，第一控制部141和第二控制部142与同一第五区域连接半导体部135在阵列基板所在平面的垂直方向上至少部分交叠，且第一控制部141和第二控制部142在阵列基板所在平面的垂直方向上不交叠；第一控制部141和第二控制部142分别与第五区域连接半导体部135构成第一子开关元件和第二子开关元件，第一控制部141和第二控制部142分别接收不同的电信号，且在任意时刻，第一子开关元件和第二子开关元件中的至少一个呈截止状态。
示例性的，如图21所示，控制部14可以进一步包括第一控制部141和第二控制部142，在垂直衬底基板的方向上，第一控制部141和第二控制部142均与第五区域连接半导体部135交叠，因此，第一控制部141与第五区域连接半导体部135的一个区域形成了第一子开关，第一控制部142与第五区域连接半导体部135的另一个区域形成了第二子开关，第一子开关元件和第二子开关元件中的至少一个呈截止状态，可以保证第五区域连接半导体部135中传输的信号在第一子开关元件位置处和/或第二子开关元件位置处无法正常传输，保证位于功能区FU两个的两个像素驱动半导体部中的第一节点N1和第二节点N2之间断路。
在上述实施例的基础上，继续参考图21所示，阵列基板还包括第一扫描信号线Scan1，沿行方向延伸，且与像素电路电连接，第一扫描信号线包括第二分支部16，第二分支部16复用为第一控制部141；第二扫描信号线Scan2，沿行方向延伸，且与像素电路电连接，第二扫描信号线Scan2包括第三分支部17，第三分支部17复用为第二控制部142。
示例性的，结合图2和图4对像素电路结构以及工作过程的说明可以知道，阵列基板还包括第一扫描信号线Scan1和第二扫描信号线Scan2，第一扫描信号线Scan1和第二扫描信号线Scan2用于为像素电路中的薄膜晶体管提供扫描信号，保证像素电路正常工作。一般情况下，结合图5所示的时序图可以知道，在任意时刻，第一扫描信号线Scan1和第二扫描信号线Scan2中的至少一个信号为高电平信号，因此，当第一扫描线Scan1中的第二分支部16复用为第一控制部141，第二扫描线Scan2中的第三分支部17复用为第二控制部142时，第二分支部16和第三分支部17中的至少一个信号为高电平信号，因此可以控制第一子开关元件和第二子开关元件中的至少一个呈截止状态，可以保证第五区域连接半导体部135中传输的信号在第一子开关元件位置处和/或第二子开关元件位置处无法正常传输，保证位于功能区FU两个的两个像素驱动半导体部中的第一节点N1和第二节点N2之间断路。并且，通过阵列基板100中原有的扫描信号线作为控制部14，保证控制部14的设置方式简单。
需要说明的是，图21仅在对应第五区域连接半导体部135的区域示出了第一扫描信号线Scan1和第二扫描信号线Scan2，根据前述说明，每行像素驱动半导体部11均对应两条扫描信号线，即第一扫描信号线Scan1和第二扫描信号线Scan2。图21中，对于位于功能区FU上部的第一扫描信号线Scan1和第二扫描信号线Scan2，图21以第三分支部17为第二扫描信号线Scan2的一部分为了进行说明；对于位于功能区FU下部的第一扫描信号线Scan1和第二扫描信号线Scan2，图21仅以以第二分支部16为第一描信号线Scan1的一部分为了进行说明。可以理解的是，根据第一扫描信号线Scan1和第二扫描信号线Scan2的设置方式以及第五区域连接半导体部135的设置方式，第二分支部16和第三分支部17还可以包括其他设置方式，本发明实施例对此不进行限定。
在上述实施例的基础上，继续参考图2所示，本发明实施例提供的像素电路还可以包括第一连接部18和第二连接部19，参考信号线Vref包括沿行方向延伸且相互平行的第一参考信号线Vref1和第二参考信号线Vref2，两个固定电位节点包括第一节点N1和第二节点N2；第一节点N1和第一参考信号线Vref1通过第一连接部18电连接；第二节点N2和第二参考信号线Vref2通过第二连接部19电连接。
示例性的，继续参考图2所示，第一节点N1通过第一连接部18与第一参考信号线Vref1电连接，用于实现第一参考信号的传输，保证可以对驱动晶体管的栅极进行复位；第二节点N2通过第二连接部19与第二参考信号线Vref2电连接，用于实现第二参考信号的传输，保证可以对发光元件的阳极进行复位，保证显示面板正常工作。
在上述实施例的基础上，继续参考图2所示，阵列基板包括衬底和设置于衬底上的驱动电路层，驱动电路层包括在远离衬底方向上层叠设置的半导体层、第一金属层、电容金属层、第二金属层及第三金属层；
像素驱动半导体部位于半导体层，参考信号线位于第一金属层或电容金属层，第一连接部和第二连接部位于第二金属层或第三金属层。
根据前述可以知道，像素电路可以包括多个薄膜晶体管和存储电容，薄膜晶体管包括有源层、栅极和源漏级；存储电容包括第一电容极板和第二电容极板；阵列基板还包括扫描信号线、数据信号线、参考信号线和电源信号线。其中，有源层即像素驱动半导体部，即位于驱动电路层中的半导体层，位于驱动电路层靠近衬底的一侧。进一步的，栅极、第一电容极板和扫描信号线可以位于驱动电路层中的第一金属层；第二电容极板可以位于驱动电路层中的电容金属层；源漏级和数据信号线可以位于第二金属层；电源信号线可以位于第二金属层和/或第三金属层。进一步的，参考信号线可以位于第一金属层或电容金属层，第一连接部和第二连接部可以位于第二金属层或第三金属层，第一连接部和第二连接部通过过孔分别与参考信号线电连接，用于实现参考信号的传输。如此，通过复用驱动电路层中的膜层实现第一连接部和第二连接部的设置，保证第一连接部和第二连接部设置方式简单，显示面板膜层结构简单。
基于同上的发明构思，本发明实施例还提供了一种显示装置。图22为本发明实施例提供的一种显示装置的结构示意图。如图22所示，显示装置包括上述实施例中的显示面板200。该显示装置包括本发明任一实施例的显示面板，因此，本发明实施例提供的显示装置具备本发明实施例提供的显示面板相应的有益效果，这里不再赘述。示例性的，该显示装置可以是手机、电脑、智能可穿戴设备(例如，智能手表)以及车载显示设备等电子设备，本发明实施例对此不作限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互组合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (20)

1.一种显示面板，其特征在于，包括阵列基板，所述阵列基板包括：
像素电路，多个所述像素电路在行方向和列方向上呈阵列分布，各所述像素电路包括像素驱动半导体部，所述像素驱动半导体部包括两个固定电位节点，所述行方向和所述列方向相交；
参考信号线，所述固定电位节点与所述参考信号线电连接；
像素连接半导体部，在第一方向上相邻的两个所述固定电位节点通过所述像素连接半导体部电连接，所述第一方向平行于所述阵列基板所在平面。
2.根据权利要求1所述的显示面板，其特征在于，所述参考信号线包括沿行方向延伸且相互平行的第一参考信号线和第二参考信号线，两个所述固定电位节点包括第一节点和第二节点；同一所述像素驱动半导体部中，所述第一节点与所述第一参考信号线电连接，所述第二节点与所述第二参考信号线电连接；
所述像素驱动半导体部包括所述像素连接半导体部，同一所述像素驱动半导体部中的所述第一节点和所述第二节点通过所述像素连接半导体部电连接。
3.根据权利要求1所述的显示面板，其特征在于，两个所述固定电位节点包括第一节点和第二节点；所述第二节点与所述参考信号线电连接，所述第一节点通过所述像素连接半导体部和所述第二节点与所述参考信号线电连接；或者，所述第一节点与所述参考信号线电连接，所述第二节点通过所述像素连接半导体部和所述第一节点与所述参考信号线电连接；
在所述列方向上依次排列的多个所述像素驱动半导体部中，前一级的所述像素驱动半导体部中的所述第二节点与下一级的所述像素驱动半导体部中的所述第一节点通过所述像素连接半导体部电连接。
4.根据权利要求1所述的显示面板，其特征在于，所述参考信号线包括沿所述行方向延伸且相互平行的第一参考信号线和第二参考信号线，两个所述固定电位节点包括第一节点和第二节点；同一所述像素驱动半导体部中，所述第一节点与所述第一参考信号线电连接，所述第二节点与所述第二参考信号线电连接；
在所述行方向上相邻的两个所述像素驱动半导体部包括第一像素驱动半导体部和第二像素驱动半导体部，所述第一像素驱动半导体部中的所述第一节点与所述第二像素驱动半导体部中的第一节点通过所述像素连接半导体部电连接，或者，所述第一像素驱动半导体部中的所述第二节点与所述第二像素连接半导体部中的第二节点通过所述像素连接半导体部电连接。
5.根据权利要求4所述的显示面板，其特征在于，所述像素驱动半导体部中的所述第一节点和所述第二节点在所述第一方向上分别位于所述像素驱动半导体部相对的两侧，所述第一方向与所述列方向平行或夹角呈锐角；
两个所述像素电路中的所述像素驱动半导体部的图案相同。
6.根据权利要求4所述的显示面板，其特征在于，所述像素驱动半导体部中的所述第一节点和所述第二节点在第二方向上分别位于所述像素驱动半导体部相对的两侧，所述第二方向平行所述阵列基板所在平面，且与所述列方向平行或夹角呈锐角；
沿所述行方向，依次排列的相邻两个所述像素电路中的所述像素驱动半导体部的图案不同，间隔一个所述像素驱动半导体部的两个所述像素驱动半导体部的图案相同。
7.根据权利要求6所述的显示面板，其特征在于，在所述行方向上依次排列的任意相邻两个所述像素驱动半导体部包括第一像素驱动半导体部和第二像素驱动半导体部，在所述列方向上位于所述第一像素驱动半导体部第一侧的像素驱动半导体部为第三像素驱动半导体部，在所述列方向上位于所述第二像素驱动半导体部第一侧的像素驱动半导体部为第四像素驱动半导体部；
所述第一像素驱动半导体部和所述第二像素驱动半导体部中的第一节点与所述第三像素驱动半导体部和所述第四像素驱动半导体部中的第二节点沿所述行方向排列；所述第一像素驱动半导体部和所述第二像素驱动半导体部中的第一节点，在所述行方向上位于所述第三像素驱动半导体部和所述第四像素驱动半导体部中的第二节点之间；或者，所述第三像素驱动半导体部和所述第四像素驱动半导体部中的第二节点，在所述行方向上位于所述第一像素驱动半导体部和所述第二像素驱动半导体部中的第一节点之间。
8.根据权利要求7所述的显示面板，其特征在于，所述像素驱动半导体部包括U型部，所述U型部包括连接部以及分别与所述连接部两端连接的第一支部和第二支部，所述第一支部和所述第二支部沿所述行方向排列且沿所述列方向延伸；所述第一支部远离所述连接部的一端为所述第一节点；
在所述行方向上，所述第一像素驱动半导体部和所述第二像素驱动半导体部中的所述第一支部位于所述第二支部背离所述第三像素驱动半导体部和所述第四像素驱动半导体部中的所述第二节点的一侧；或者，在所述行方向上，所述第三像素驱动半导体部和所述第四像素驱动半导体部中的所述第一支部位于所述第二支部背离所述第一像素驱动半导体部和所述第二像素驱动半导体部中的所述第二节点的一侧。
9.根据权利要求1所述的显示面板，其特征在于，所述阵列基板包括功能区，沿所述行方向或所述列方向，所述功能区的两侧分布有所述像素电路；
所述阵列基板还包括：
区域连接半导体部，绕所述功能区延伸；沿所述行方向或所述列方向位于所述功能区两侧的所述像素驱动半导体部中的所述固定电位节点与所述区域连接半导体部连接。
10.根据权利要求9所述的显示面板，其特征在于，所述参考信号线包括沿行方向延伸且相互平行的第一参考信号线和第二参考信号线，两个所述固定电位节点包括第一节点和第二节点；同一所述像素驱动半导体部中，所述第一节点与所述第一参考信号线电连接，所述第二节点与所述第二参考信号线电连接；
所述区域连接半导体部包括第一区域连接半导体部和第二区域连接半导体部，与所述功能区相邻的所述像素驱动半导体部包括第五像素驱动半导体部和第六像素驱动半导体部；
在所述行方向或所述列方向上，位于所述第五像素驱动半导体部背离所述功能区一侧的像素驱动半导体部中的第二节点，与所述第五像素驱动半导体部中的第二节点通过所述像素连接半导体部连接；在所述行方向或所述列方向上，位于所述第六像素驱动半导体部背离所述功能区一侧的像素驱动半导体部中的第一节点，与所述第六像素驱动半导体部中的第一节点通过所述像素连接半导体部连接；
在所述行方向或所述列方向上，位于所述功能区两侧的至少两个所述第五像素驱动半导体部中的第一节点通过所述第一区域连接半导体部连接；在所述行方向或所述列方向上，位于所述功能区两侧的至少两个所述第六像素驱动半导体部中的所述第二节点通过所述第二区域连接半导体部连接。
11.根据权利要求9所述的显示面板，其特征在于，所述区域连接半导体部包括第三区域连接半导体部，沿所述行方向或所述列方向排列且分别位于所述功能区两侧的所述像素驱动半导体部中的两个第一节点通过所述第三区域连接半导体部连接；
和/或，所述区域连接半导体部包括第四区域连接半导体部，沿所述行方向或所述列方向排列且分别位于所述功能区两侧的所述像素驱动半导体部中的两个第二节点通过所述第四区域连接半导体部连接；
和/或，所述区域连接半导体部包括第五区域连接半导体部，沿所述行方向或所述列方向排列且分别位于所述功能区两侧的两个所述像素驱动半导体部中的第一节点和第二节点通过所述第五区域连接半导体部连接。
12.根据权利要求11所述的显示面板，其特征在于，所述区域连接半导体部包括第五区域连接半导体部，所述阵列基板还包括控制部，所述控制部与所述第五区域连接半导体部在所述阵列基板所在平面的垂直方向上至少部分交叠，所述控制部与所述第五区域连接半导体部构成开关元件。
13.根据权利要求12所述的显示面板，其特征在于，所述控制部与固定电压端电连接，所述开关元件保持截止状态。
14.根据权利要求13所述的显示面板，其特征在于，所述阵列基板还包括电源信号线，所述电源信号线沿所述列方向延伸，且与所述像素电路电连接，所述电源信号线包括第一分支部，所述第一分支部复用为所述控制部。
15.根据权利要求12所述的显示面板，其特征在于，所述控制部包括第一控制部和第二控制部，所述第一控制部和所述第二控制部与同一所述第五区域连接半导体部在所述阵列基板所在平面的垂直方向上至少部分交叠，且所述第一控制部和所述第二控制部在所述阵列基板所在平面的垂直方向上不交叠；
所述第一控制部和所述第二控制部分别与所述第五区域连接半导体部构成第一子开关元件和第二子开关元件，所述第一控制部和所述第二控制部分别接收不同的电信号，且在任意时刻，所述第一子开关元件和所述第二子开关元件中的至少一个呈截止状态。
16.根据权利要求15所述的显示面板，其特征在于，所述阵列基板还包括：
第一扫描信号线，沿所述行方向延伸，且与所述像素电路电连接，所述第一扫描信号线包括第二分支部，所述第二分支部复用为所述第一控制部；
第二扫描信号线，沿所述行方向延伸，且与所述像素电路电连接，所述第二扫描信号线包括第三分支部，所述第三分支部复用为所述第二控制部。
17.根据权利要求1所述的显示面板，其特征在于，所述像素电路包括驱动晶体管、发光元件、第一复位晶体管和第二复位晶体管，所述驱动晶体管用于控制所述发光元件点亮，所述第一复位晶体管用于控制参考信号复位所述驱动晶体管的栅极电位，所述第二复位晶体管用于控制参考信号复位所述发光元件的阳极电位；
所述阵列基板还包括沿行方向延伸的第一扫描信号线，所述第一扫描信号线与所述像素驱动半导体部在所述阵列基板所在平面的垂直方向上存在两部分交叠区域，所述第一扫描信号线与所述像素驱动半导体部通过该两部分交叠区域分别构成所述第一复位晶体管和所述第二复位晶体管；
两个所述固定电位节点包括第一节点和第二节点；所述第一复位晶体管的一端电连接所述第一节点，另一端电连接所述驱动晶体管的栅极；所述第二复位晶体管的一端电连接所述第二节点，另一端电连接所述发光元件的阳极。
18.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括第一连接部和第二连接部，所述参考信号线包括沿所述行方向延伸且相互平行的第一参考信号线和第二参考信号线，两个所述固定电位节点包括第一节点和第二节点；所述第一节点和所述第一参考信号线通过所述第一连接部电连接；所述第二节点和所述第二参考信号线通过所述第二连接部电连接。
19.根据权利要求18所述的显示面板，其特征在于，所述阵列基板包括衬底和设置于所述衬底上的驱动电路层，所述驱动电路层包括在远离所述衬底方向上层叠设置的半导体层、第一金属层、电容金属层、第二金属层及第三金属层；
所述像素驱动半导体部位于所述半导体层，所述参考信号线位于所述第一金属层或所述电容金属层，所述第一连接部和所述第二连接部位于所述第二金属层或所述第三金属层。
20.一种显示装置，其特征在于，包括如权利要求1～19中任一项所述的显示面板。
CN202110736811.8A 2017-05-26 2021-06-30 一种显示面板和显示装置 Active CN113471265B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202310252219.XA CN116193913A (zh) 2021-06-30 2021-06-30 一种显示面板和显示装置
CN202110736811.8A CN113471265B (zh) 2021-06-30 2021-06-30 一种显示面板和显示装置
US17/390,560 US12028028B2 (en) 2017-05-26 2021-07-30 Isolation circuit systems and methods thereof
US17/829,652 US11683957B2 (en) 2021-06-30 2022-06-01 Display panel and display device
US17/835,030 US20220302238A1 (en) 2021-06-30 2022-06-08 Display panel and display device
DE102022115320.7A DE102022115320A1 (de) 2021-06-30 2022-06-20 Anzeigefeld und anzeigevorrichtung
US18/135,373 US11963400B2 (en) 2021-06-30 2023-04-17 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110736811.8A CN113471265B (zh) 2021-06-30 2021-06-30 一种显示面板和显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310252219.XA Division CN116193913A (zh) 2021-06-30 2021-06-30 一种显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN113471265A true CN113471265A (zh) 2021-10-01
CN113471265B CN113471265B (zh) 2023-04-18

Family

ID=77876490

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310252219.XA Pending CN116193913A (zh) 2021-06-30 2021-06-30 一种显示面板和显示装置
CN202110736811.8A Active CN113471265B (zh) 2017-05-26 2021-06-30 一种显示面板和显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310252219.XA Pending CN116193913A (zh) 2021-06-30 2021-06-30 一种显示面板和显示装置

Country Status (3)

Country Link
US (3) US11683957B2 (zh)
CN (2) CN116193913A (zh)
DE (1) DE102022115320A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038427A (zh) * 2021-11-08 2022-02-11 维信诺科技股份有限公司 像素电路和显示面板
CN114267283A (zh) * 2021-12-29 2022-04-01 武汉天马微电子有限公司 一种显示面板及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022056907A1 (zh) * 2020-09-21 2022-03-24 京东方科技集团股份有限公司 显示基板及显示装置
CN114882834A (zh) * 2022-05-27 2022-08-09 Tcl华星光电技术有限公司 像素驱动电路、像素驱动方法和显示面板
CN115909944A (zh) * 2022-12-27 2023-04-04 武汉天马微电子有限公司 显示面板及显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256690A (zh) * 2017-07-31 2017-10-17 上海天马有机发光显示技术有限公司 一种电致发光显示面板、其驱动方法及显示装置
CN108695371A (zh) * 2018-05-22 2018-10-23 上海天马有机发光显示技术有限公司 有机发光显示面板和有机发光显示装置
US20180357964A1 (en) * 2017-06-12 2018-12-13 Lg Display Co., Ltd. Electroluminescent display
CN109003573A (zh) * 2018-08-08 2018-12-14 上海天马有机发光显示技术有限公司 有机发光显示面板和显示装置
CN111403465A (zh) * 2020-03-30 2020-07-10 昆山国显光电有限公司 阵列基板、显示面板和显示装置
CN111540771A (zh) * 2020-04-30 2020-08-14 上海天马有机发光显示技术有限公司 Oled阵列基板、显示面板及显示装置
CN111564120A (zh) * 2020-05-28 2020-08-21 京东方科技集团股份有限公司 显示面板及显示装置
CN111951729A (zh) * 2020-08-17 2020-11-17 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板及显示装置
CN112038381A (zh) * 2020-09-10 2020-12-04 武汉天马微电子有限公司 显示面板及显示装置
CN113013218A (zh) * 2021-03-09 2021-06-22 上海天马有机发光显示技术有限公司 阵列基板、显示面板及显示装置
CN113078174A (zh) * 2021-04-13 2021-07-06 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084030B2 (en) * 2016-04-29 2018-09-25 Lg Display Co., Ltd. Backplane substrate and organic light emitting diode display using the same
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
KR102469793B1 (ko) * 2017-12-29 2022-11-22 삼성디스플레이 주식회사 표시 장치
CN111697040B (zh) 2020-06-15 2022-11-29 合肥维信诺科技有限公司 一种显示面板及显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180357964A1 (en) * 2017-06-12 2018-12-13 Lg Display Co., Ltd. Electroluminescent display
CN107256690A (zh) * 2017-07-31 2017-10-17 上海天马有机发光显示技术有限公司 一种电致发光显示面板、其驱动方法及显示装置
CN108695371A (zh) * 2018-05-22 2018-10-23 上海天马有机发光显示技术有限公司 有机发光显示面板和有机发光显示装置
CN109003573A (zh) * 2018-08-08 2018-12-14 上海天马有机发光显示技术有限公司 有机发光显示面板和显示装置
CN111403465A (zh) * 2020-03-30 2020-07-10 昆山国显光电有限公司 阵列基板、显示面板和显示装置
CN111540771A (zh) * 2020-04-30 2020-08-14 上海天马有机发光显示技术有限公司 Oled阵列基板、显示面板及显示装置
CN111564120A (zh) * 2020-05-28 2020-08-21 京东方科技集团股份有限公司 显示面板及显示装置
CN111951729A (zh) * 2020-08-17 2020-11-17 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板及显示装置
CN112038381A (zh) * 2020-09-10 2020-12-04 武汉天马微电子有限公司 显示面板及显示装置
CN113013218A (zh) * 2021-03-09 2021-06-22 上海天马有机发光显示技术有限公司 阵列基板、显示面板及显示装置
CN113078174A (zh) * 2021-04-13 2021-07-06 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038427A (zh) * 2021-11-08 2022-02-11 维信诺科技股份有限公司 像素电路和显示面板
CN114038427B (zh) * 2021-11-08 2024-03-29 维信诺科技股份有限公司 显示面板
CN114267283A (zh) * 2021-12-29 2022-04-01 武汉天马微电子有限公司 一种显示面板及显示装置
CN114267283B (zh) * 2021-12-29 2023-11-07 武汉天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US20230255061A1 (en) 2023-08-10
DE102022115320A1 (de) 2023-01-05
US20220293707A1 (en) 2022-09-15
US11683957B2 (en) 2023-06-20
US11963400B2 (en) 2024-04-16
CN116193913A (zh) 2023-05-30
US20220302238A1 (en) 2022-09-22
CN113471265B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
CN113471265B (zh) 一种显示面板和显示装置
CN113078174B (zh) 阵列基板、显示面板及显示装置
CN110111738B (zh) 像素电路、显示基板、显示装置及驱动方法
CN115713916A (zh) 显示面板和显示装置
CN114758624B (zh) 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN114120909A (zh) 像素电路及显示面板
CN111048024A (zh) 显示设备和显示面板
CN113994419B (zh) 显示面板及显示装置
CN113936604B (zh) 显示基板及显示装置
US20230237966A1 (en) Shift register unit, scanning drive circuit, display substrate and display device
CN112992246A (zh) 发光控制移位寄存器及方法、栅极驱动电路、显示装置
CN111477665B (zh) 显示面板及显示装置
KR20230002266A (ko) 표시 패널, 구동 방법 및 표시 장치
JP2024517197A (ja) 表示パネル及び表示装置
US20240021154A1 (en) Driving circuit and display panel
US20240046872A1 (en) Display substrate and display apparatus
CN112987421A (zh) 阵列基板及其驱动方法、显示模组、显示装置
CN112992087B (zh) 阵列基板及其驱动方法、显示模组、显示装置
CN117012125B (zh) 移位寄存器、栅极驱动电路、显示面板及电子设备
CN115376451A (zh) 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN117012126A (zh) 移位寄存器、栅极驱动电路、显示面板及电子设备
CN115398523A (zh) 像素驱动电路及其驱动方法、显示基板、显示装置
CN115050754A (zh) 一种显示面板、显示面板的制备方法和显示装置
CN118298755A (zh) 一种显示面板和显示装置
CN117012125A (zh) 移位寄存器、栅极驱动电路、显示面板及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant