CN1134110C

CN1134110C - 数字调制装置和数字调制方法

Info

Publication number: CN1134110C
Application number: CNB961989971A
Authority: CN
Inventors: 田中伸一; 幸; 岛田敏幸; 一; 小岛正; 明; 平山康一; 彦; 守山义明; 雄; 横川文彦; 文; 荒井孝雄; 竹内敏文
Original assignee: Toshiba Corp; Hitachi Ltd; Pioneer Electronic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Toshiba Corp; Hitachi Ltd; Panasonic Holdings Corp
Priority date: 1995-12-13
Filing date: 1996-12-12
Publication date: 2004-01-07
Anticipated expiration: 2016-12-12
Also published as: KR100400240B1; US5917857A; DE69629490T2; WO1997022182A1; CN1204424A; EP0867073B1; TW402718B; JP3339539B2; JPH09162744A; MX9804702A; EP0867073A1; KR19990071691A; MY120916A; HK1016366A1; DE69629490D1

Abstract

一种数字调制装置(DMA)，包括：存储多组具有与有限游程长度码字(C)相对应的数据字(D)的转换表(Tp(m)和Ts(m))的ROM表(201a、201b、201c和201d)；在提供被转换数据字(D(i))时确定两个连续码字之间是否满足有限游程长度约束条件的末尾游程长度存储器(203a和203b)和估算器(204a和204b)；在满足有限游程长度约束条件时把能够从两个转换表(Tp(1)和Ts(4))中选出的每个码字(C(i))存储到缓冲存储器(105a和105b)，并且在对码字(C(i))进行NRZI转换时选择抑制所获信号中低频分量效果最好的码字(C(i))的DSV控制器108。

Description

数字调制装置和数字调制方法

技术领域

本发明涉及光盘媒体用的数字调制装置，尤其涉及用于抑制不归零倒置(NRZI)信号中低频分量的调制技术。

背景技术

图8以方框图示出对光盘媒体进行记录和再现使用的数字调制和解调装置。该数字调制和解调装置DMC一般包括调制单元1000，将数据字调制成NRZI信号S_NRZI；激光头OH，对光盘OD进行信号S_NRZI的读出和写入；解调器2000，将读出的信号S_NRZI解调成原始的数据字。

具体地说，在调制期间，调制器1000首先通过码型转换器1001把数据字D(i)转换成适合于记录到光盘0D的码字C(i)，然后由NRZI转换器1002将已转换的码字C(i)转换成NRZI信号S_NRZI。注意：i是整数，代表相应数据字的输入序号，因此不会大于输入数据字的总数。然后由激光头OH把产生的NRZI信号S_NRZI写入光盘OD中。

解调器2000从光盘OD中读出NRZI信号S_NRZI，进行解调。在解调期间，NRZI信号S_NRZI被反变换成码字C(i)。再将这个反变换所得的码字C(i)反变换成数据字D(i)。因此，调制器1000进行的转换过程与上述过程相反，以便读出原始数据字D(i)。在这一过程中数据字D(i)、码字C(i)、与NRZI信号S_NRZI之间的关系如图9举例所示。

EFM转换

在码转换器中将数据字D(i)转换成码字C(i)的一种方法是8至14调制(EFM)转换。以(d，k；m，i)表示的这种EFM转换方法是一种(2，10；8，17)码序列约束转换方法，这里d是每个码字C(i)中允许的最小游程长度；k是每个码字C(i)中允许的最大游程长度；m是数据字D(i)的长度；i是码字C(i)的长度。

游程长度是对应于NRZI转换后无信号转移的不同值位(例如，在本例中为1)之间的NRZI转换后信号转移所对应同值位(例如，在本例中为零)的数目。d和k约束是对游程长度的极限，因此，通常把这种有限游程长度码称为(d，k)码。

更具体地说，在EFM转换中，首先把8位数据字转换成14位码字。在这个例子中，码字C(i)满足(2，10)码序列约束条件，产生的每个码字C(i)，在任何两个1之间至少有2个但不多于10个0。然后在一个14位码字与下一个14位码字之间插入一个3位归并码。所构成的每个码字，包含一个码字C(i)和这个过渡码的17位码序列也满足上述(2，10)码序列约束条件。

对这个过渡码的选择除了满足上述码序列约束条件外，还要降低数字和偏差(DSV)的绝对值，使得通道信号，即NRZI信号S_NRZI的低频分量减至最小。注意DSV是从“1”状态的位具有+1值而另一状态的位具有-1值的二进制位序列起点累加的。

众所周知，通过控制转换过程，使这个DSV绝对值减至最小，能够抑制位序列的低频分量。为了防止再现期间信号数字化时阈值起伏引起的读出误差，或者为了防止其记录和再现期间伺服误差信号的起伏，需要抑制NRZI信号S_NRZI的低频分量。

因此，EFM转换是一种抑制NRZI信号S_NRZI低频分量的有效转换方法，但是，在采用最新的高记录密度的光盘媒体时，它不是一种完全令人满意的转换方法。

EFM ⁺ 转换

EFM⁺是一种为提高高密度记录性能而设计的改进EFM转换方法(参考Kees A.Schouhamer Immink，“EFM⁺：高密度光盘的编码格式”，IEEE，1995)。这个EFM+转换方法就是一种(2，10；8，16)码序列约束转换方法，与上述的(2，10；8，17)码序列约束转换方法的EFM转换相比时，在记录密度上获得17/16改善。在EFM⁺转换方法中，8至14调制(EFM)转换被扩展到8至16调制(ESM)，这里，8位数据字D(i)被转换成16位码字C(i)。

与EFM仅采用一张状态转换表不同，EFM⁺转换根据一次提供一个数据字进行转换的特定规则从多张可供使用的转换表中选择一个转换表，利用所选的转换表将数据字转换成一个码字。注意：把被指定转换表的利用称为对应该转换表的“状态”。

图10是EFM⁺转换方法中可使用的转换表Tpc(m)和Tsc(m)的一个例子。总共有8张表，根据四种状态(状态1至状态4)，由与每种状态有关的主、副两种表而组成。主转换表用符号Tpc(m)表示，这里m对应于状态数。例如，m＝1意指状态1的主转换表Tpc(m＝1)。同样，m＝2，3和4分别意指状态2的主转换表Tpc(m＝2)、状态3的Tpc(m＝3)以及状态4的Tpc(m＝4)。用同样的方式也可以找到副转换表Tsc(m)，m为其相应状态。

主转换表Tpc(m)包含能以8位表示的所有类型的数据字(即256种数据字)以及对应这每个数据字的16位码字。每一副转换表Tsc(m)包含有限选择的数据字D，具体是指从00000000至01010111的88种数据字，以及相应的码字C。主转换表Tpc(m)和副转换表Tsc(m)二者都包含下一状态指示码NS，包括1至4四个值中的任何一个，每一个表示下一转换状态。

更具体地说，从前一转换获得的码字C(i-1)可指定下一转换状态，即要用于下一转换的主或副转换表Tpc(m)和Tsc(m)。根据自身游程长度(最后连续为0的数目)可预先确定每个码字指定的下一状态。这一步是保证即使在如图10和11所示的码字C(i-1)与C(i)之间互连也满足(2，10)约束条件。注意：第一转换表Tpc(m＝1)和Tsc(m＝2)用作对第一数据字D(i)进行转换，即数据字遵循第一同步码。

如图11所示，对这些转换表Tpc(m)和Tsc(m)中的每张表进行编辑，使包含在一张转换表中的码字都有共同特性。例如，包含在第二张转换表Tpc(m＝2)和Tsc(m＝2)的码字都具有至少1个0但不多于5个0的起始游程长度，而且第1位和第13位都为0。注意：在表(图11)中“X”表示位值可以是1或是0。

以下将描述从这8张转换表中选择一张转换表的方法，选择一次提供一个数据字。

(1)第一步是以上述的方式根据前一码字C(i-1)的指定，确定下一转换状态NS(i-1)。

(2)如被转换的下一数据字D(i)在00000000至01010111的范围内，即为数据字87或更小，选择将数据字D(i)转换成码字C(i)的主转换表Tpc(m)或副转换表Tsc(m)，获得对NRZI信号S_NRZI中低频分量的最大抑制。显然，如果被转换的数据字D(i)不在上述范围内，总是采用主转换表Tpc(m)。

因此，EFM⁺转换方法将一个数据字D(i)转换成一个码字C(i)。

然而，应当注意：包含在图10所示的每个转换表Tpc(m)和Tsc(m)中的每个码字C(i)存在一定数量重复。更具体地说，根据所选状态可以把相同码字C(i)分配给不同的数据字D(i)。图10所示的表中用矩形框所围的四个码字C(i)就是这种重复字。因此，在解调期间，即在将这些重复码字C(i)重新转换成相应数据字时，必须保证码字被单值地解码成原始数据字。

当数据字D(i)被转换成重复码字C(i)时，在EFM⁺转换中通过移动到下一状态，即状态2或状态3，能够实现这一点。转换被移动到状态2还是状态3取决于其中哪一种状态使要转换的数据字D(i)不同。结果，当对从光盘OD读出的码字C(i)进行解调时，因为已知符合码字C(i)的状态，即使该码字C(i)是重复码字也能够将它唯一地解码为原始数据字D(i)。

显然，在解调期间利用图11和图12中所示的规则能知道读出码字C(i)的状态NS(i)。更具体地说，如图1 2所示，根据码字C(i)刚解码前读出的码字C(i-1)末尾游程长度，能够确定该码字是在状态1、状态2或3，还是在状态4进行转换。如图11所示，根据码字中位1和13的值也能够确定是在状态2还是状态3对码字进行转换。

因此，通过EFM⁺转换能够把8位数据字单值地转换为16位码字C(i)，从而将码字C(i)单值地译码成原始数据字D(i)。

发明公开

因此，虽然在获得的记录密度上EFM⁺转换高于EFM转换方法，但是在抑制NRZI信号S_NRZI低频分量方面它的性能劣于EFM转换的性能。更具体地说，虽然与EFM转换相比，EFM⁺转换将记录密度提高到17/16，但是对低频分量的抑制退化约3dB。

这一问题正是本发明的所要解决的技术问题。因此，本发明的目的是提供一种解决上述问题的数字调制装置。

本发明提供一种将数据字转换为有限游程长度码字的数字调制装置，包括：

存储装置，存储多组使所述码字与所述数据字相互关联的转换表；

选择器，根据前一次转换所获得的码字从所述多组转换表中选择一组要用的转换表，所述选择器包括：

第一存储器；

第二存储器，所述第一存储器和所述第二存储器各具有存储多个连续的码字的容量；

评价器，确定不同组的两种转换表是否包含在通过所述前一次转换所获得的所述码字与通过所述接着进行转换所获得的所述码字之间的所述互连中满足所述游程长度约束条件的所述码字；

存储装置，当所述评价器确定存在两种有用的转换表时，向所述第一存储器存储包含在第一转换表中的码字和在此之后的码字，向第二存储器存储包含在第二转换表中的码字和在此之后的码字；

比较器；当所述评价器确定存在两种有用的转换表，产生接在存储到所述第一存储器的所述码字序列和存储到所述第二存储器的所述码字序列之一的所述码字时，将根据所获的所述码字算出并存储在所述第一存储器中的第一先行数字和偏差(DSV)的绝对值幅度与根据所获的所述码字算出并存储在所述第二存储器中的第二先行数字和偏差(DSV)的绝对值幅度进行比较；以及

先行选择装置，当所述比较器确定所述第一先行DSV的所述绝对值比所述第二先行DSV的所述绝对值小时，选择第一码字序列作为较佳的码字序列，当所述比较器确定所述第一先行DSV的所述绝对值不比所述第二先行DSV的所述绝对值小时，选择第二码字序列作为较佳的码字序列；

读出器，从所述选择器所选的所述转换表读出并输出与要转换的数据字相对应的码字；

其中，所述选择器选择一组将数据字转换为码字的转换表，使得通过所述前一次转换所获得的前一码字与通过接着进行转换所获得的码字之间的互连满足游程长度约束条件，

当所述选择器选择多组满足游程长度约束条件的转换表，每组转换表把可解码的码字分配给所述数据字时，所述选择器进一步选择分配一码字的转换表，该码字导致在从所述码字汇编的不归零倒置(NRZI)转换信号中产生最有利数字和偏差，

所述多组转换表中每一组转换表仅使起始游程长度在为每种转换表限定的范围内的码字与相应的数据字相关，并且使多个码字与每个特定数据字相关，以及

当所述数据字是一特定数据字时，所述选择器仅根据前一次转换的码字选择转换表，并选择在所述转换码字的NRZI转换后的信号中产生最有利数字和偏差的所述码字。

为了从根本上解决上述缺点已经提出本发明，本发明的基本目的是提供一种改进的数字调制装置。

为了实现上述目的，将数据字转换成有限游程长度码字的数字调制装置包括：存储多组使所述码字与所述数据字相互关联的转换表的存储装置；根据前一次转换所获得的所述码字从所述多组转换表中选择下一组转换表的选择装置；以及从所述的选择装置所选的转换表读出并输出对应于被转换数据字的码字的读出装置，

由此，所述的选择装置选择一组将数据字转换成码字的转换表，使得前一次转换所获得的码字与接着进行转换所获得的码字之间的互连也满足游程长度约束条件，当存在多组转换表，每组转换表把能够被解码的码字分配给原始数据字(D(i))时，所选的转换表是分配在对码字进行不归零反变换转换后的信号中产生最有利数字和偏差的码字的转换表。

与传统的8到16转换方法相比时，本发明用于下一转换的转换表是智能地确定的，从而抑制所得NRZI信号中的低频分量。因此，也能够抑制再现期间出现的伺服误差信号偏差概率，同时处理操作更加简化。

因此，本发明能够应用于以高密度和低误差率进行高质量记录和再现的数字调制和解调装置中。目前能够提供的诸如DVD、DVC、DAT等各种先进的数字化记录和再现系统以及将来的需要高质量记录媒体的任何数字化记录和再现装置从本发明中将能够获得很大的好处。

附图简述

从以下参考附图的描述中本发明的这些以及其它的目的和特征将变得清楚，在附图中类似的部件以相同标号表示，其中：

图1是表明本发明数字调制装置的方框图。

图2是表明图1中所述前级转换器101具体结构的方框图。

图3是表明本发明EFM⁺转换方法可采用全部转换表的一个例图。

图4是说明本发明数字调制概念的流程图。

图5是表明图1所示数字调制装置工作情况的流程图。

图6是表明图5流程图中所示的DC控制子程序步骤的流程图。

图7是表明本发明数字解调装置的方框图。

图8是表明传统数字调制和解调装置的方框图。

图9是表明图8所示的传统数字调制和解调装置中数据字、码字和产生的NRZI信号之间的关系表。

图10是表明8至16转换方法中所用的全部传统转换表的一个例图。

图11是表明包含在图10所示每个传统转换表中的码字的共同特性的表。

图12是表明相对图10中所示传统转换表，码字与下一转换状态之间关系的表。

实现本发明的最佳方式

数字调制装置的结构

参考图1，图1示出本发明的数字调制装置。这个数字调制装置DM包括前置转换器101；并-串转换器102a、102b和102c；DSV计数器103a和103b；串-并转换器104a和104b；缓冲存储器105a和105b；输入/输出(I/O)选择器106a和106b；选择器107a和107b；DSV控制器108；写地址计数器109；读地址计数器110。

前置转换器101与接收8位数据字D(i)的外部数据字源(未示出)连接。注意：i是一个表示相应数据字输入序号的整数，用作输入字节计数。那么，前级转换器101产生数据字的两个16位候选码字C1(i)和C2(i)和两个DCC标记Fd1和Fd2。这些DCC标记Fd1和Fd2表明用这些数据字D(i)的每一个是否可能DSV控制，这里，“DSV可控制”意味着一个数据字D(i)的转换能够选择两个码字C(i)，这个选择能够使所选码字C(i)在NRZI转换后DSV绝对值减至最小。注意：DSV控制也称为DCC(DC控制)。后面将参考图2对前置转换器101的结构进行详细描述。

第一并-串转换器102a与前置转换器101连接，从中接收第一候选码字C1(i)。第一并-串转换器102进一步与外部字时钟源(未示出)连接，从中接收每个码发送的字时钟信号Swc，以及与外部码字位时钟源(未示出)连接，从中接收码字位单元发送的码字位时钟信号Sbc。

第一并-串转换器102a将16位并行候选码字C1(i)转换成串行码字并输出串行码字序列。注意：转换和输出是与字时钟信号Swc和码字位时钟信号Sbc同步的。16位并行码字和串行码字分别称为“并行码字”和“串行码字”。

第一DSV计数器103a与第一并-串转换器102a连接，接收其转换所得串行码字和串行码字序列。第一DSV计数器103a进一步与外部码字位时钟源连接，从其接收时钟信号Sbc。根据这些数据，DSV计数器103a对每个串行码字的DSV进行计数并将其累加。更具体地说，DSV计数器103包括对零计数的递增/递减计数器，当检测到串行码中的“1”时在递增计数模式与递减计数模式之间进行互相切换。

第一串-并转换器104a与第一并-串转换器102a连接，接收其串行码字和串行码字序列。第一串-并转换器104a进一步与外部码字位时钟源和字时钟源连接，分别接收时钟信号Sbc和Swc。根据这些数据，第一串-并转换器104a将串行码字转换成16位并行码字C(i)。

DSV控制器108与前级转换器101连接，从中接收标记Fd1和Fd2，并进一步与第一DSV计数器103a连接，接收其第一DSV计数值DSV1并向其发送第一DSV计数器更新信号。DSV控制器108还与第二DSV计数器103b连接，接收其第二DSV计数值DSV2并向其发送第二DSV计数器更新信号。具体地说，控制器108对第一和第二DSV计数器103a和103b中，根据一个DSV计数器103的计数值，其计数值不利的DSV计数器进行计数值更新。

DSV控制器108包括CPU、ROM和RAM，形成的控制器利用所谓的先行方法控制DSV累加。DSV控制器108尤其是根据前置转换器101提供的DCC标记Fd1和Fd2以及DSV计数器103a和103b的信息控制上述各组成部分。

这种先行方法是在对于一个特定数据字可选择两个码字时，即在DSV控制有可能时使用的方法。在这种DSV可控制状态中，应当采用两个码字中哪一个的决定被推迟到DSV控制状态再次发生时，这时决定选择第一DSV控制状态的码字，使碰到第二DSV控制状态为止的这段时间所累加的DSV绝对值最小。

更具体地说，DSV控制器108最终确定前置转换器101输出的两个码字中哪一个将使最终NRZI信号的低频分量抑制最大，并选择那个码字。以下将参考流程图详细描述这一操作。

基于这些信号DSV1、DSV2、Fd1和Fd2，DSV控制器108产生I/O选择器控制信号，控制I/O选择器106a和106b。DSV控制器108进一步产生选择器控制信号，控制选择器107a和107b。

第二选择器107b连接DSV控制器108，接收其选择器控制信号，以选择读/写地址。

第一I/O选择器106a与第一串行转换器104a连接，接收其16位并行码字C(i)，并进一步与DSV控制器108连接，从中接收16位数据C(i)，以对其写入数据和读出数据并发送读出数据。

第一缓冲存储器105a与第一I/O选择器106a连接，根据DSV控制器108的控制信号有选择地交换16位并行码字C(i)。第一缓冲存储器105a进一步与第二选择器107b连接，从中接收读/写地址。

第一缓冲存储器105a对并行码字进行累加和存储。注意：按照DSV控制器108的控制，通过选择器107b从写地址计数器109和读地址计数器110给缓冲存储器105a提供写地址和读地址。

第一选择器107a与第一I/O选择器106a连接，从中接收第一码字C1(i)。

DSV控制器108控制第一I/O选择器106a，把第一串-并转换器104a的并行码字C(i)存储到第一缓冲存储器105a中，或者，把存储在缓冲存储器105a中并行码字C(i)读出和输出到第一选择器107a。

因此，第一并-串转换器102a、DSV计数器103a、串-并转换器104a、缓冲存储器105a，以及I/O选择器106a构成第一先行单元111a，它暂时存储第一候选码字C1(0)直至就第二候选码字C2(i)对第一候选码字C1(i)做出评估，从而把所存储的第一候选码字C1(0)至C1(i-1)输出到第一选择器107a。

同样，第二并-串转换器102b、DSV计数器103b、串-并转换器104b、缓冲存储器105b、以及I/O选择器106b构成第二先行单元111b，它暂时存储第二候选码字C2(0)至C2(i)，并把所存储的第二候选码字C2(0)至C2(i-1)输出到第一选择器107a。

具体地说，DSV控制器108控制第一和第二先行单元111a和111b存储第一和第二候选码字C1(0)至C1(i-1)和C2(0)至C2(i-1)直至确定哪个候选码字，C1(0)还是C2(0)，是好的。然后，从中输出确定为好的候选码字。

参考图2，图2示出前置转换器101的具体结构。前置转换器101进一步包括ROM表201a、201b、201c和201d；选择器202a、202b、202c和202d；末尾游程长度存储器单元203a和203b；估算器204a和204b；下一状态存储器205a和205b；同步码发生器206a和206b；控制器207；1/93分频器208。根据本发明的状态，ROM表201a、201b、201c和201d存储全部的8至16转换表。

参考图3，图中示出依照本发明的8至16转换方法中使用的转换表Tp(m)和Ts(m)。与图8中所示的转换表Tpc(m)和Tsc(m)相似，总共有8张表，根据四种状态(状态1至状态4)按两张表分组，一张为主表，一张为副表，与每种状态有关。主转换表用符号Tp(m)表示，这里m对应于状态号。副转换表Ts(m)，也由m识别其相应状态。从这个意义上把m称作“状态指数”

主转换表Tp(m)包含能够用8位表示的所有类型的数据字D(即256种数据字)、16位码字C和2位下一状态指示码NS。16位码字C和下一状态指示码NS(i)二者都与这些数据字D中的每一个相对应。

副转换表Ts(m)包含有限选择的数据字D，具体而言是从00000000到01010111的88个数据字、相应的码字C和相应的下一状态指示码NS。

主和副转换表Tp(m)和Ts(m)二者进一步包含4位起始游程长度指示码IR和4位末尾游程长度指示码ER。两种游程长度指示码IR和ER也都与前置码字C相对应。

具体地说，状态1ROM表201a存储图3中所述第一状态STATE1的第一主转换表Tp(m＝1)和副转换表Ts(m＝1)。其它的ROM表201b、201c和201d同样分别存储第二状态STATE2、第三状态STATE3和第四状态STATE4的相应主转换表Tp(m＝2，3和4)和副转换表Ts(m＝2，3和4)。除了码字C本身以外，每张ROM表还存储鉴别每个码字C属性的信息，包括上述的下一状态NS(i)、起始游程长度IR和末尾游程长度ER。

当第i个8位数据字D(i)输入到状态1的ROM表201a和状态4的ROM表201d时，每一ROM表201a和201 d输出一个与输入的数据字D(i)相对应的26位数据块。这个26位数据块被分成一个22位的块和一个4位的块。

22位的块包含16位的码字C(i)、表明该码字C(i)末尾游程长度的4位末尾游程长度指示码ER(i)和表明下一状态的2位下一状态指示码NS(i)。4位的块是起始游程长度指示码IR(i)，表明该码字C(i)的起始游程长度。

然而，当把8位数据字D(i)提供给其它的ROM表201b和201c时，仅选择并输出包含16位码字C(i)、4位末尾游程长度指示码ER(i)和2位下一状态指示码NS(i)的22位块。

回过来参考图2，控制器207与外部数据字源(未示出)连接，接收数据字D(i)，进一步直接和通过1/93分频器208与外部字时钟源(未示出)连接，分别接收字时钟信号Swc和1/93分频字时钟。

第三选择器202a与ROM表201a、201b、201c和201d中每一主表Tp(m)连接，从中接收22位的块。同样，第四选择器202b与ROM表201a、201b、201c和201d中每一主表Tp(m)连接，并进一步与每一副表Ts(m)连接，从中分别接收22位的块。注意：从每一ROM表201a、201b、201c和201d并行地将一个22位数据输出到第三选择器202a，然而，从一个ROM表201a、201b、201c和201d并行地将两个22位数据输出到第四选择器202b，为了与先行方法兼容，象数据字D(i)为87或更小时可能出现的那样，当对应一个数据字D(i)存在两个码字C1(i)和C2(i)时，这里把这两个码字C1(i)和C2(i)暂时存储起来。第三和第四选择器202a和202b都与控制器207连接，以接收其选择器控制信号。

控制器207控制选择器202a和202b选择四张ROM表201a、201b、201c和201d中的一张，以及从四张ROM表的四个22位数据块(C(i)、ER(i)、NS(i))中仅选择一个22位数据块输出。换句话说，控制器207根据估算器204a和204b返回的估算结果和下一状态存储器205a和205b中的存储值NS(i)，选择四张ROM表201a、201b、201c和201d中的一张。

第一末尾游程长度存储器203a与第一选择器202a连接，以接收其选择输出的4位末尾游程长度指示码ER1(i)。同样，第二末尾游程长度存储器203b与第二选择器202b连接，以接收其选择输出的4位末尾游程长度指示码ER2(i)。

第一估算器204a与状态1的ROM表201a(STATE1)连接，从中接收两个4位起始游程长度指示码IR(i)；与状态4的ROM表201d(STATE4)连接，接收两个4位起始游程长度指示码IR(i)。第一评价器204a进一步与第一末尾游程长度存储器203a连接，从中接收4位末尾游程长度指示码ER1(i)。

第一评价器204a将第一末尾游程长度存储器203a存储的末尾游程长度指示码ER1(i-1)与下一码字C1(i)的起始游程长度指示码IR(i)相加。这个下一码字C1(i)是分别从ROM表201a和201d输出的，用于确定获得的总游程长度是否满足STATE1和STATE4二者约束的(2，10)游程长度。

同样，第二估算器204b与状态1的ROM表201a(STATE1)连接，从中接收4位起始游程长度指示码IR(i)；与状态4的ROM表201d(STATE4)连接，接收4位起始游程长度指示码IR(i)。第二估算器204b进一步与第二末尾游程长度存储器203b连接，从中接收4位末尾游程长度指示码ER2(i-1)。

第二评价器204b将第二末尾游程长度存储器203b存储的末尾游程长度指示码ER(i)与下一码字C2(i)的起始游程长度指示码IR(i)相加。这个下一码字C2(i)是分别从ROM表201a和201d输出的，用于确定获得的总游程长度是否满足STATE1和STATE4二者的(2，10)游程长度约束。第一和第二估算器204a和204b都与控制器207连接，向控制器传递信号，表示评估结果。

下面将说明评价器204a和204b作出评价的重要性。

如上所述，四张ROM表201a、201b、201c和201d存储图3中所示的转换表，因为状态变化遵循图12所示的规则，在两个相继码字之间的互连中将满足(2，10)序列约束条件。结果，似乎不需要评价器204a和204b。

然而，当下一状态是状态1(STATE1)或状态4(STATE4)时，不会按照前置码字C(i-1)静态指定那样自动确定本发明数字调制装置中的状态转移。注意：状态转移动态地确定选择STATE1和STATE4中的任一个，无论哪一个状态导致DSV控制最佳同时在两种情况下都满足(2，10)约束条件。

因此，当第一评价器204a确定可以选择码字C1(i)或者数据字D(i)是87或者更小，控制器207设定DCC标记fd1。同样，当第二评价器204b确定可以选择码字C2(i)或者数据字D(i)是87或者更小，控制器207设定DCC标记fd2。

第一下一状态存储器205a与第一选择器202a连接，从中接收2位的下一状态指示码NS1(i)。第二下一状态存储器205b与第二选择器202b连接，从中接收2位的下一状态指示码NS2(i)。第一和第二下一状态选择器205a和205b都与控制器207连接，传递其中存储的两个2位下一状态指示码NS1(i)和NS2(i)。

第一和第二同步码发生器206a和206b都与控制器207相连接，从中接收码时钟信号Swc和分频时钟。然后，分频时钟被用作从同步码发生器206a和206b输出同步时钟的定时。注意：由于这个同步码是在再现期间使用的同步码，对应每91个码字插入一个两个码字长的同步码。更具体地说，同步码按93个码字时钟周期插入。注意：为了本发明数字调制装置中的DSV控制，用与DSV可控制码字相同的方式处理这个同步码。

第五选择器202c与第三选择器202a相连接，从中接收有选择地输出的16位的码字C1(i)；与第一同步码发生器206a相连接，从中接收同步码；与控制器207相连接，从中接收控制信号。同样，第六选择器202d与第四选择器202b、第二同步码发生器206b和控制器207相连接，分别接收16位的码字C2(i)、同步码和控制信号。

因此，如上所述，第三选择器202a、第一末尾游程长度存储器203a、第一评价器204a、第一下一状态存储器205a、第一同步码发生器206a以及第五选择器202c构成暂时存储输入码数据C1(i)的第一预转换单元101a。第四选择器202b、第二末尾游程长度存储器203b、第二评价器204b、第二下一状态存储器205b、第二同步码发生器206b以及第六选择器202d构成暂时存储输入码数据C2(i)的第二预转换单元101b。

选择器202c和202d从选择器202a和202b中选择并输出其中一个码字，或者从同步码发生器206a和206b中选择并输出同步码。

控制器207是由CPU、ROM和RAM组成的，控制下一状态的确定以及每个组成部分的工作定时。下面将详细描述控制器207的工作情况。

数字调制装置的工作

以下将介绍如上构成的数字调制装置的工作情况。首先，参考图4说明概念性操作，然后参考图5说明DC控制流程。

参考图4，图中示出本发明概念性操作的流程图。

当在步骤#1开始操作时，将i设定为0，m设定为1。因此，在开始操作时，清除字节计数器(i)，通过设定状态指数m指示STATE1。

在步骤#3，以第(n+1)个输入数据字D(i)。

在步骤#5，判定数据字D(i)的值是否小于88。当判定为“是”时，表明数据字D(i)在转换表范围内，过程前进到步骤#13。

在步骤#13，用当前状态指数m指示的转换表Tp(m)和Ts(m)把数据字D(i)暂时转换成第一和第二候选码字C1(i)和C2(i)。然后，过程前进到步骤#19。

在步骤#19，选择步骤#13中产生的两个码字C1(i)和C2(i)中的任何一个，以利于降低DC分量。然后在步骤#10中字节计数器(i)递增，过程前进到步骤#11。

在步骤#11，判定是否已经对所用数据字D进行转换。另一方面，在步骤#5判定为“否”，过程前进到步骤#7。

在步骤#7，判定状态数指数是否为1和4中的任何一个。当判定为“是”，表明当前采用STATE1或STATE4的转换表，过程前进到步骤#15。

在步骤#15，判定是否能够用其它指数4或1分别替代当前采用的状态数指数1或4。例如，当目前选择转换表Tp(m＝1)时，判定是否能够采用转换表Tp(m＝4)代替当前所选的转换表Tp(m＝1)，不违反游程长度限制，即在连接部分(2，10)约束。当判定为“是”时，过程前进到步骤#17。

在步骤#17，用转换表Tp(m＝1)把数据字D(i)暂时转换成第一候选码字C1(i)，用转换表Tp(m＝4)把数据字D(i)暂时转换成第二候选码字C2(i)。然后，过程前进到步骤#10。

然而，当步骤#7进行判定时，它表明当前所选的转换表Tp(m＝1或4)不能被其它可能的转换表Tp(m＝4或1)所替代。过程前进到步骤#9。

在步骤#9，用当前状态数指数m表示的转换表Tp(m)把数据字D(i)转换成码字C(i)。然后，过程前进到步骤#11。

在步骤#11，当判定为“是”时，表明已经对所用数据字D进行转换。然后，控制终止。

参考图5，图5示出图1所示数字调制装置的工作情况。注意：为了便于说明，即使在时间上并行执行的步骤也按照时间上串行执行画出并讲述。

第一步S401是对控制变量进行初始化，即i＝0，m1＝1和m2＝1，这里，i与输入到数字调制装置DMA的数据字D同步递增，当进行DC控制时进行清除。m1是用于确定第一个先行通道(对存储到一个缓冲存储器105a的码字C1进行处理的数据总线)码字C1(i)的下一状态，m2是用于确定先行通道(对存储到另一个缓冲存储器105b的码字C2进行处理的数据总线)码字C2的下一状态。

然后，当把一个数据字D(i)输入到前置转换器101(步骤S403)时，DSV控制器108确定输入数据字D(i)是否小于88的数据字(步骤S407)。

如果输入数据字D(i)小于88的数据字，设定DCC标记fd1和fd2，然后在步骤S411中执行DC控制程序。注意：DC控制程序是在选择DSV可控制码字时执行的典型先行过程，如图6中的流程图所示。

更具体地说，当DSV控制器108检测到设定DCC标记fd1和DCC标记fd2时，读出存储在DSV计数器103a和103b中的DSV值DSV1和DSV2，并将其绝对值进行比较(步骤S503)。然后，选择存储与两个值中较小一个相对应的码字序列的缓冲存储器105a或105b，通过选择器107a和并-串转换器102c从数字调制装置输出存储在所选缓冲存储器中的码字序列(步骤S505和S511)，并对DSV计数器103a和103b和控制变量(m1或m2，i)进行更新(步骤S507、S513和S509)。

回过来参考图5，当完成DC控制程序时，根据m1所表明状态的主转换表将输入数据字D(i)转换成相应的码字C1(i)，并通过并-串转换器102a存储到缓冲存储器105a。然后，计算第一数字和偏差DSV1(步骤S413)。根据m2所表明状态的副转换表将同一输入数据字D(i)转换成相应的码字C2(i)，并通过并-串转换器102b存储到缓冲存储器105b。也计算第二数字和偏差DSV2(步骤S415)。

存储有关码字C1(i)和C2(i)获得的下一状态的信息，以控制变量m1和m2(步骤S417和S419)。

如果已经输入全部必要数据字(步骤S405)，输出此时累积的码字(步骤S425)，数字调制装置的操作终止。然而，如果未输入全部数据字(步骤S405)，变量i递增(步骤S421)，装置等待下一数据字的输入。

在步骤S407中如果确定数据字D(i)大于87，那么确定第一先行通道上的当前m1状态是状态1还是状态4，而且如果在状态1与状态4之间转换状态，是否将违反游程长度约束(步骤S429)。如果状态1和4的码字都可以采用，将m1变量设定为5，即STATE5(步骤S431)，并执行DC控制程序(步骤S433)。注意：m1设定为状态5等效于设定图2中的DCC标记fd1。

然而，如果确定第一先行通道上的当前m1状态既不是状态1也不是状态4，对应先行通道2重复进行这一评估(步骤S443)。因此，如果确定要转换的数据字D(i)能够在通道2上转换成状态1或状态4，并能获得DSV可控制的码字，就将m2设定为5(步骤S447)，并执行DC控制程序(步骤S431)。注意：m2设定为状态5等效于设定图2中的DCC标记fd2。

完成DC控制程序(步骤S433)后，对第一先行通道m1的状态值进行估算(步骤S435)。如果m1是5，将m1更新为1，m2更新为4(步骤S437)；否则留下m1不改变。

如果在步骤S435中确定m1不是5，或者如果在步骤S437中完成过程，那么，根据与m1所表明状态有关的主转换表将输入数据字D(i)转换成码字C1(i)，并存储到缓冲存储器105a(步骤S439)，同时根据与m2所表明状态有关的副转换表将其转换成码字C2(i)，并存储到缓冲存储器105b(步骤S441)。注意：在步骤S439和S441中分别计算DSV值DSV1和DSV2。

通过执行步骤S427至S431的过程，本发明改善了通常实施EFM+转换技术期间切换到状态1(STATE1)或状态4(STATE4)的动态控制方法。更具体地说，如果在本发明的数字调制装置中存在至状态1(STATE1)或状态4(STATE4)的转变，状态转变不是自动指定的，但是，可以智能化地选择，抑制输出通道信号中的DC分量。换句话说，确定候选码字是否能够进行DSV控制，如果是，那么可以动态选择DSV可控制的码字。

如果输入数据字D(i)与DSV可控制的码字不相关，那么将数据字转换成单值定义的码字并存储在缓冲存储器105a和105b中(步骤S449和S441)。然而，由于缓冲存储器105a和105b的存储容量，所以，最大先行计数设定为整数Bc，例如15，也监测缓冲存储器的剩余存储空间(步骤S449)。注意：由于每91个码字插入一个DSV可控制的同步码，通过将先行计数增大到91个字，可以取消步骤S449。

数字解调装置的工作情况

一旦用上述的数字调制装置把数据字写入记录媒体，就必须从记录媒体上读出所记录的码字并将读出码字解调为原始数据字。下面将参考图7描述这个过程。图7为进行此项工作的数字解调装置的方框图。

参考图7，这个数字解调装置DM′包括按图所示相互连接的13位移位寄存器501、1位锁存器502a和502b、16位移位寄存器503、16位锁存器504、2个输入端的或门(OR门)505a、2个输入端的或非门(NOR门)505b、4个输入端的或门506、与电路(AND电路)507、主解码器508、副解码器509以及选择器510。注意：这个数字解调装置DM’对应于图8中所示的数字调制/解调装置中的反演码型转换器2003。

主解码器508存储没有双重关系的所有码字与数据字，即每个数据字仅与一个码字相关，还存储其下一状态是状态2的双重相关关系。如果被解码的码字是属于这两组相关关系中任何一组的码字，能够将其唯一地解码为相应的原始数据字。

副解码器509仅存储下一状态是状态3的双重相关关系，因此，能够将属于这组相关关系的码字唯一地解码为相应的原始数据字。

下面将描述如此构成的数字解调装置的工作情况。

当输入下一码字时，把从记录媒体读出的码字作为位序列输入到13位移位寄存器501并传送到16位移位寄存器503。下面将考虑此时被传送到16位移位寄存器503的码字。注意：将码字输入到16位移位寄存器503能够使AND电路507检测何时满足以下条件。

由AND电路507测试的条件是确定：(1)接在本码字之后的下一个码字中第1位Q0和/或第13位Q12是否为1；(2)本码字中的第16位Q15和第15位Q14是否都是0；(3)本码字中从第11位Q10到第14位Q13的任何一位是否为1。

如果以上的条件(2)和(3)是真，本码字的末尾游程长度在2至5的范围，结果，确定下一码字是如图12所示的状态2或状态3。由图11已知，条件(1)表明下一码字不是状态2。因此，如果所有三个条件(1)、(2)和(3)都是真，能够确定下一状态是状态3。

当AND电路507检测到上述条件是真时，它通过控制选择器510从副解码器509选择并输出一个数据字。当上述条件不为真时，AND电路507从主解码器508选择并输出一个数据字。

这步操作的结果是，不管调制采用什么状态，不管是否采用双码字，借助于主解码器508或副解码器509，可以把从记录媒体读出的码字唯一地解码为原始数据字。

应当注意：虽然较佳实施例的数字调制装置是按照实现(2，10；8，16)序列约束转换进行描述的，但是，本发明并不限于这些约束值。显然，对于本领域的专业人员来说，也能够把本发明应用于将固定长度的数据字转换成约束游程长度恒度的码字的固定长度码字转换。

还利用先行DSV控制方法对较佳实施例的数字调制装置进行描述，但是本发明并不局限于此，可以采用其它DSV控制技术。本发明并不具体涉及控制DSV的方法，但是，特征在于使传统(EFM⁺)转换方法中没有考虑DSV控制的转换能够采用DSV控制。

此外，本发明实施例的数字调制装置采用ROM表作为转换表，但是，另一方面能够采用随机逻辑组合电路作为存储装置。

此外，本发明实施例的数字调制装置在DSV控制期间作为抑制NRZI信号中低频分量的手段，在DSV控制期间选择在最终DSV中绝对值最小的码字，但是，在先行控制期间通过选择绝对DSV值中峰值最小的码字，或者在先行控制期间的每个时间点选择DSV平方和最小，即DSV分布最低的码字，也能够获得相同的效果。

还应当注意：虽然状态1(STATE1)至状态4(STATE4)的ROM201a至201d给每个码字分配26位，表明状态2(STATE2)和状态3(STATE3)的ROM表201b和201c的起始游程长度的4位不影响工作，可以省略。此外，下一状态是状态2(STATE2)或状态3(STATE3)时表明末尾游程长度的4位同样也可以省略。

根据本发明的数字调制装置DMA和将数据字转换成有限游程长度码字的数字调制方法包括：存储装置，存储与所有可能数据字相对应码字的多种转换表；分别为选择装置或步骤，根据前一次转换获得的码字从多组转换表中选择被使用的下一组转换表；读出装置或步骤，从选择装置所选的转换表读出并输出与要转换的数据字相对应的码字。

选择装置或步骤选择将数据字转换为码字的转换表，从而使前一次转换所获得的码字与接着进行转换所获得的码字之间的互连也满足游程长度约束条件，当存在多组转换表时分配在对码字进行不归零倒置换转换后在信号中产生最有利的数字和偏差的码字，因而能够将下一码字分配成两个所述码字都能被解码为原始数据字。

当把要转换的数据字提供给这种数字调制装置或方法时，在多组预定的转换表中选择一组。所选的转换表是把数据字转换成码字在产生的NRZI信号中能够获得对低频分量最大抑制的表，因为前一次转换所获得的码字与接着进行转换所获得的码字之间的互连满足游程长度约束。结果，根据前一次转换所获码字的指定不会自动确定下一次转换采用的转换表，但是，智能化地确定获得使NRZI信号中对低频分量抑制最大的码字。

在根据本发明的数字调制装置和数字调制方法中，每一转换表的特征在于，所有的数据字仅与起始游程长度在每种转换表限定的特定范围内的码字相关，而且多个码字与一个特定数据字相关；选择装置(方法)的特征在于，当数据字是先前指定的数据字中的一个时，仅根据前一次转换的码字选择转换表，而且选择码字使得通过对被转换码字的NRZI转换所获得的信号中数字和偏差(DSV)处于最佳状态。

采用这种数字调制装置和方法，这样编辑转换表，有多个码字与一个特定数据字相关，当提供一个这种特定数据字时，选择在最终NRZI信号中获得最好DSV状态的码字。结果，本发明的装置和方法更有效地抑制NRZI信号的低频分量。

在根据本发明的数字调制装置和数字调制方法中，选择装置(方法)包括第一存储器和第二存储器，能够存储多个连续的码字；评价装置(方法)，确定是否存在两种(第一和第二)包含前一次转换所获得的码字与接着进行转换所获得的码字之间互连满足序列约束条件的码字的转换表；存储装置(方法)，当评价装置确定存在两种有用的转换表时，向第一存储器存储包含在第一转换表中的码字和在此之后的码字，向第二存储器存储包含在第二转换表中的码字和在此之后的码字；比较装置(方法)；当评价装置确定存在两种有用的转换表，产生至少接在存储到第一存储器的码字序列或者存储到第二存储器的码字序列之后的码字时，将根据所获码字算出并存储在第一存储器中的第一先行DSV的绝对值幅度与根据所获码字算出并存储在第二存储器中的第二先行DSV的绝对值幅度进行比较；先行选择装置(方法)，当比较装置确定第一先行DSV的绝对值较小时，选择第一码字序列作为较佳的码字转换表，当比较装置确定第一先行DSV的绝对值不是较小时，选择第二码字序列作为较佳的转换表。

当对一个要转换的特定数据字可能选择两种不同转换表时，这个实施例的装置和方法不是根据当时输出码字的DSV规定要采用的转换表，而是考虑再次出现能够选择的两种转换表状态时可以获得的码字的DSV后规定要采用的转换表。这种先行方法通过考虑接下来转换可能产生的码字控制低频分量的抑制，因此，与仅考虑已选码字的方法相比具有更好的抑制NRZI信号低频分量的效果。

根据本发明的记录媒体和数字调制方法，特征在于被记录的数据字。

采用这种记录媒体，被记录到记录媒体上的数据字排列成满足游程长度约束恒定，能够获得恒定的低频分量抑制。因此，记录数据字的记录媒体显示以下效果。具体地说，再现这种记录媒体的装置能够读出有效抑制其中低频分量的NRZI信号。因此，能够有效地把由于这一信号数字化时出现的阈值起伏而引起的读出误差的可能性抑制在一定水平以下，也能够有效地抑制再现期间出现伺服误差信号偏差概率。

由此可知，当把要转换的数据字分别提供给本发明的装置或方法时，在多组预定的转换表中选择一组转换表，这里所选的转换表是从中能够选择满足游程长度约束并对最终NRZI信号低频分量产生最大抑制的码字的转换表。然后，用所选的转换表将数据字转换成码字。

因此，能够获得对最终NRZI信号低频分量抑制最大的码字，而不降低用传统的诸如EFM⁺的转换方法出现的记录密度，其中，从多组转换表中选择下一组转换表是通过前一码字自动地指定的。

分别采用本发明的数字调制装置或方法，有多个码字与规定范围内的每个数据字相关，根据统一规定码字以抑制低频分量的转换表把数据字转换成码字。即使简化处理操作的复杂性，这一操作的作用是比每个数据字仅有一个码字与之相关的方法更有效地抑制低频分量。

在分别根据本发明的数字调制装置或方法中，低频分量的抑制控制是利用先行方法实现的。因此，比仅考虑当前所获码字的抑制技术更好地抑制低频分量。

根据本发明的记录媒体记录用本发明的数字调制方法获得的NRZI信号，即比用传统调制方法更好地抑制低频分量的信号。因此，在用于再现这一记录媒体的装置中，可抑制对再现信号数字化时的阈值起伏以及伺服误差信号产生的偏差。

因此，通过上述的本发明，能够获得在读写操作中都具有高记录密度和低误差率特征的高质量的记录媒体，并能够获得再现所述记录媒体的数字调制装置。

尽管本发明的描述完全与参考附图的较佳实施例联系在一起的，但是注意，本领域的专业人员可以作各种变化和改进。这种变化和改进应当理解为包含在所附权利要求书限定的本发明的范围内，除非它们偏离这些范围。

Claims

1.一种将数据字转换为有限游程长度码字的数字调制装置，其特征在于，它包括：

第一存储器；

2.一种将数据字转换成有限游程长度码字的数字调制方法，其特征在于，所述方法包括下列步骤：

汇编多组使所述码字与所述数据字相互关联的转换表；

根据从前一次转换所获得的码字，从所述多组转换表中选择下一组要使用的转换表，该选择步骤确定是否存在包含通过前一次转换所获得的码字与通过接着进行转换所获得的码字之间的互连中满足游程长度约束条件的码字的第一和第二转换表，以及进一步包括下列步骤：

当确定存在两个有用的转换表时，向所述第一存储器存储包含在第一转换表中的码字和在此之后的码字，向第二存储器存储包含在第二转换表中的码字和在此之后的码字；

当确定存在两个有用的转换表，产生接在存储到所述第一存储器的码字序列和存储到所述第二存储器的码字序列之一后的码字时，将根据所获的码字算出并存储在所述第一存储器中的第一先行DSV的绝对值幅度与根据所获码字算出并存储在所述第二存储器中的第二先行DSV的绝对值幅度进行比较；

当确定所述第一先行DSV的绝对值比所述第二先行DSV的绝对值小时，选择第一码字序列作为较佳的码字序列，当确定所述第一先行数字和偏差(DSV)的绝对值不比所述第二先行数字和偏差(DSV)的绝对值小时，选择第二码字序列作为较佳的码字序列；

从所选的转换表读出并输出对应于要转换的数据字的码字；

其中，选择一组将数据字转换为码字的转换表，使得通过前一次转换所获得的前一码字与接着进行转换所获得的码字之间的互连满足游程长度约束条件，以及

当存在多个满足游程长度约束条件的转换表，每个转换表把能够被解码的码字分配给原始数据字时，每个所选的转换表是分配在从所述码字汇编的不归零倒置(NRZI)转换信号中产生最有利数字和偏差的码字的转换表，

所述多种转换表中每一种转换表仅使起始游程长度在为每种转换表限定的范围内的这些码字与相应的数据字相关，并且使多个码字与每个特定数据字相关，

所述所选这组转换表仅根据把所述数据字选作特定数据字之前直接转换的一个码字，以及其中所述选择步骤选择在转换码字的NRZI转换后的信号中产生最有利数字和偏差的码字。