KR100724354B1 - 디지털 데이터 변조 방법 및 그 장치 - Google Patents

디지털 데이터 변조 방법 및 그 장치 Download PDF

Info

Publication number
KR100724354B1
KR100724354B1 KR1020010015445A KR20010015445A KR100724354B1 KR 100724354 B1 KR100724354 B1 KR 100724354B1 KR 1020010015445 A KR1020010015445 A KR 1020010015445A KR 20010015445 A KR20010015445 A KR 20010015445A KR 100724354 B1 KR100724354 B1 KR 100724354B1
Authority
KR
South Korea
Prior art keywords
digital data
data stream
dsv
penalty
weight
Prior art date
Application number
KR1020010015445A
Other languages
English (en)
Other versions
KR20020075500A (ko
Inventor
안성근
서상운
슈하머이밍크키즈에이
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010015445A priority Critical patent/KR100724354B1/ko
Priority to JP2001282817A priority patent/JP3699380B2/ja
Priority to US09/955,103 priority patent/US6603411B2/en
Priority to EP01122737A priority patent/EP1244220B1/en
Priority to DE60119689T priority patent/DE60119689T2/de
Priority to CNB011422688A priority patent/CN1180536C/zh
Publication of KR20020075500A publication Critical patent/KR20020075500A/ko
Application granted granted Critical
Publication of KR100724354B1 publication Critical patent/KR100724354B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Abstract

본 발명은 한계 길이 조절 코드(Run Length Limited, RLL)에 의하여 코딩된 디지털 데이터 스트림들 중에서 디지털합값(Digital Sum Value, DSV)가 작은 디지털 데이터 스트림을 빠르고 정확하게 결정하는 디지털 데이터 변조 방법 및 그 장치에 관한 것으로서, 이를 위하여, 본발명에 따른 디지털 데이터 변조방법은, 사전에 설정된 임계값에 대하여 소정의 디지털 데이터 스트림의 DSV를 비교하는 단계와, 상기 디지털 데이터 스트림의 DSV가 상기 임계값 이상의 회수와 상기 임계값에 해당하는, 사전에 설정된 가중치를 곱하여 상기 디지털 데이터 스트림의 페널티(Penalty, P)를 구하는 단계와, 상기 디지털 데이터 스트림의 페널티와 다른 디지털 데이터 스트림의 페널티를 비교하여 페널티가 작은 디지털 데이터 스트림을 결정하는 단계를 포함하여 실시함으로써, 디지털 데이터 스트림들 중에서 변조될 디지털 데이터 스트림을 정확하게 빠르게 선택할 수 있을 뿐만 아니라 하드웨어의 복잡도를 줄일 수 있다.
디지털합값(Digital Sum Value, DSV), 변조방법, 변조장치

Description

디지털 데이터 변조 방법 및 그 장치{METHOD FOR MODULATING DIGITAL DATA AND APPARATUS THEREFOR}
도 1a와 도 1b는, 종래 기술에 따른 디지털 데이터 스트림을 결정하는 방법을 설명하기 위한 제 1 및 제 1디지털 데이터 스트림을 나타낸 표이다.
도 2a와 도 2b는 종래 기술에 따라, 도 1a와 1b의 디지털합값(Digital Sum Value, DSV)의 크기를 각각 나타낸 그래프이다.
도 3은 본발명에 따른 디지털 데이터 스트림 변조장치를 나타낸 구성도이다.
도 4는 본발명에 따른 디지털 데이터 스트림 변조방법을 나타낸 흐름도이다.
도 5a와 도 5b는, 본발명에 따른, 디지털 데이터 스트림을 결정하는 방법을 설명하기 위한 제 1 및 제 1디지털 데이터 스트림을 나타낸 표이다.
도 6a와 도 6b는, 본발명에 따라, 한 쌍의 임계값에 대하여, 도 5a와 5b의 DSV의 크기를 각각 나타낸 그래프이다.
도 7a와 도 7b는, 본발명에 따라, 복수개의 임계값에 대하여, 도5a와 도 5b의 DSV의 크기를 각각 나타낸 그래프이다.
도 8a는, 본발명에 따라, 0의 DSV를 중심으로 상하 복수개의 임계값들에 할당되는 가중치들이 각 쌍별로 같은 경우를 나타낸 표이다.
도 8b는, 본발명에 따라, 0의 DSV를 중심으로 위쪽 임계값에 할당되는 가중치들과 아래쪽 임계값에 할당되는 가중치들이 서로 다른 경우를 나타낸 표이다.
*** 도면의 주요 부분에 대한 부호 설명 ***
1: DSV 계산부
2-1, 2-2, ..., 2-n: 레벨 검출기
3: 가중치 스위칭부
4: 가중치 합산부
5: 페널티 생성부
본발명은 디지털 데이터 변조 방법 및 그 장치에 관한 것으로서, 특히 기록매체에 데이터를 기록하기 위하여, 한계 길이 조절 코드(Run Length Limited, RLL)에 의하여 코딩된 디지털 데이터 스트림을 빠르고 정확하게 결정하는 디지털 데이터 변조 방법 및 그 장치에 관한 것이다.
일반적으로, 데이터를 변조하여 기록매체에 기록하는 방법들 중에서 엔알지(Non-Return-to-Zero-Inverse, NRZI) 코드는, 이진수 '0' 이면, 기록 매체의 자속에 아무런 변화가 없음을 나타내고, 이진수 '1'이면, 기록매체에 기록된 자속의 방향이 반대로 천이됨을 나타냄으로써, 기록매체에 데이터를 기록한다.
최근들어, 상기 NRZ코드의 개념이 확장된 한계 길이 조절 코드(Run Length Limited, RLL)는, 8비트(1 바이트)의 데이터를 16비트의 특별한 코드 (코드워드)로 변환시켜 기록매체에 기록한다. 이때, 상기 특별한 코드는 다음 2가지의 구속조건을 만족해야 한다.
제 1구속조건은, 연속되는 '1'의 값을 갖는 비트들 사이에 적어도 한 개의 '0' 비트의 값을 갖는 비트가 있어야 한다. 그러면, 하나의 데이터 비트는 특별한 조건을 두지 않고 저장하는 데이터 기록 밀도보다 세배가 커진다. 따라서, 상기 제 1조건은, 비록 기록매체에 기록밀도가 높게 기록한다고 해도, 데이터 비트가 기록되는 자속의 극성이, 데이터 비트들을 구분할 수 있는 거리 (또는 하나의 비트가 다른 비트가 가깝게 있을 때 허용될 수 있는 거리)에 있게 한다. 곧, 제 1구속조건은, 기록매체에 일련의 '0'비트의 값을 갖는 비트들이 연속적으로 기록되고, 그 기록된 데이터가 재생될 때 심볼사이에 간섭이 일어나지 않게 한다.
제 2구속조건은, 연속되는 '1'비트의 값을 갖는 비트들 사이에 '0'비트의 값을 갖는 비트들의 수가 너무 많지 않게 한다. 만약에 '0'의 값을 갖는 비트들이 퍼져있지 않고 연속적인 스트링으로서 너무 길면, 위상잠금회로를 생성하는 클럭은 동기되지 않는다. 따라서, 제 2 구속조건은 재생된 데이터들의 천이가 있는 위치에 위상잠금 회로를 로킹시킴으로써, 재생된 데이터들로부터 클럭신호들 복구할 수 있게 한다.
그러나, 상기와 같은 구속조건을 만족하면서 변조된 데이터 스트림은, 일반적으로 DC성분을 포함한다. 상기 DC 성분이 제거되지 않은 데이터 스트림이 기록매체에 기록되면, 상기 데이터 스트림이 재생될 때, 기록매체의 트래킹 에러들과 같은 에러신호들이 발생되어 정상적으로 재생 데이터를 출력할 수 없다. 곧, 상기 DC 성분 신호들은, 기록된 디지털 신호들이 저주파 성분들에 대하여 정상적으로 대응하지 않게 하기 때문에, 저주파 성분들을 없애 줌으로써, 상기 기록된 신호에 의하여 방해되지 않는 연속적인 트래킹 제어가 가능하고, 그에 따라 데이터 신호가 광기록 캐리어로부터 읽혀질 때 정상적으로 재생된다. 따라서, 저주파 성분들을 아주 잘 억제하면, 저주파 성분에 영향을 받지 않도록 기록매체를 트래킹 제어할 수 있다.
따라서, 변조된 데이터에 DC성분들이 포함되지 않게 하기 위하여, 변조된 데이터의 스트림의 DSV 제어 기술이 발생하였다. 상기 DSV는, 예를 들어, 엔알지아이(Non Return to Zero Inverse, NRZI) 변조방법을 이용하여, 예를 들어, m개의 소스 워드를 n 개의 채널 워드로 변조한 다음, 상기 채널 워드의 비트 값들을 합한 값이다. 이때, 상기 NRZI 변조방법은, 상기 채널 워드의 비트들의 이진수 '0'비트는 '-1'의 값으로 할당하고, 이진수 '1'비트는 '+1'값으로 각각 할당한다.
DSV가 작은 디지털 데이터 스트림은, DC 성분이 작게 포함된 디지털 데이터 스트림이 된다. 따라서, 디지털 데이터 스트림의 DSV를 제어하는 방법을 도면과 함께 설명하면 다음과 같다.
도 1a와 도 1b는, 종래 기술에 따른 디지털 데이터 스트림을 결정하는 방법을 설명하기 위한 제 1 및 제 1디지털 데이터 스트림을 나타낸 표로서, 제 1 및 제 2디지털 데이터 스트림의 각각의 비트들을 이극성(bipolar code) 코딩한 스트림과, 상기 이극성(bipolar code) 코딩한 스트림들의 DSV을 구하고, 상기 DVS의 절대값 및 상기 DVS의 제곱값들을 포함하고 있다.
(1) DSV값을 이용하는 방법
예를 들어, 4바이트에 대하여, 각각의 제 1 및 제 2디지털 데이터 스트림의 DSV의 값을 비교해보면, 도 1a에 도시된 바와 같이, 제 1디지털 데이터 스트림의 DSV는 4이고, 도 1b에 도시된 바와 같이, 제 2디지털 데이터 스트림의 DSV는 0이된다. 따라서, DSV가 작은 제 2디지털 데이터 스트림이 선택된다.
(2) DSV 절대치를 이용하는 방법
4바이트에 대하여, 각각의 제 1 및 제 2디지털 데이터 스트림의 DSV의 절대값을 비교해 보면, 도 1a에 도시된 바와 같이, 제 1디지털 데이터 스트림의 DSV의 절대값 은 50(1+0+1+0+, ...+2+3+4)이고, 도 1b에 도시된 바와 같이, 제 2디지털 데이터 스트림의 DSV의 절대값은 39(1+0+1+0+,..., +0+1+0)된다. 따라서, DSV의 절대값이 작은 제 2디지털 데이터 스트림이 선택된다.
(3) DSV 제곱값을 이용하는 방법
4바이트에 대하여, 각각의 제 1 및 제 2디지털 데이터 스트림의 DSV의 제곱값을 비교해 보면, 도 1a에 도시된 바와 같이, 제 1디지털 데이터 스트림의 DSV의 제곱값은 118(1+0+1+0+, ...+4+9+16)이고, 도 1b에 도시된 바와 같이, 제 2디지털 데이터 스트림의 DSV의 제곱값은 92(1+0+1+0+,..., +0+1+0)된다. 따라서, DSV의 제곱값이 작은 제 2디지털 데이터 스트림이 선택된다.
(4) DSV 임계값을 이용하는 방법 (소정의 임계값 레벨을 넘는 DVS의 회수에 따라, 그 회수가 작은 디지털 데이터 스트림을 선택하는 방법)
도 2a와 도 2b는 종래 기술에 따라, 도 1a와 1b의 디지털합값(Digital Sum Value, DSV)의 크기를 각각 나타낸 그래프로서, DSV가, 예를 들어 M = |-M| = 2에 대하여, 상기 레벨들을 넘는 DSV의 회수를 세어보면, 도 2a에 도시된 바와 같이, 제 1디지털 데이터 스트림은 15번이고, 도 2b에 도시된 바와 같이, 제 2디지털 데이터 스트림은 12번이다. 따라서, 소정의 임계값 레벨을 넘는 DSV의 회수가 작은 제 2디지털 데이터 스트림이 선택된다.
상기 종래 기술에 따른 디지털 데이터 스트림 변조방법들은, 비트 단위로 계산된 DSV, DSV의 절대값, DSV의 제곱값을 이용하여 디지털 데이터를 결정한다고 설명하였지만, 실질적으로는 바이트 단위 또는 워드 단위로 계산한 값들을 이용하여, 디 지털 데이터 스트림을 결정한다.
그러나, 지금까지 설명한 종래 기술에 따른, 디지털 데이터의 변조 방법들은, 상기 제 2 디지털 데이터 스트림을 선택하기 위하여, 실제적으로 하드웨어로 구현될 때 많은 곱셈기들을 이용하여야 하기 때문에, 회로가 크고 그에 따라 하드웨어 복잡도가 크며 회로의 크기에 비하여 성능이 좋지 않다.
한편, 상기 DC 성분과 같은 잡음의 영향을 최소화하기 위하여, 머징비트(merging bit)를 소스 데이터 스트림에 추가하여 DSV를 일정하게 유지하는 변조방법이 있지만, 상기 방법은, 소스 데이터 스트림의 변환효율을 떨어뜨리고, 기록밀도가 나빠지는 문제점을 가지고 있다.
본발명의 주목적은, 디지털합값(Digiatal Sum Value, DSV)가 최소가 되는 디지털 데이터 스트림을 빠르고 정확하게 결정하는 디지털 데이터 변조 방법 및 그 장치를 제공하는 데에 있다.
본발명의 다른 목적은, DSV와 사전에 설정된 임계값들에 해당하는 가중치를 이용하여 DSV가 최소가 되는 디지털 데이터 스트림을 빠르고 정확하게 결정하는 디지털 데이터 변조 방법 및 그 장치를 제공하는 데에 있다.
이를 위하여, 본발명에 따른 디지털 데이터 변조방법은, 사전에 설정된 임계값에 대하여 소정의 디지털 데이터 스트림의 DSV를 비교하는 단계와, 상기 디지털 데이터 스트림의 DSV가 상기 임계값 이상의 회수와 상기 임계값에 해당하는, 사전에 설정된 가중치를 곱하여 상기 디지털 데이터 스트림의 페널티(Penalty, P)를 구하는 단계와, 상기 디지털 데이터 스트림의 페널티와 다른 디지털 데이터 스트림의 페널티를 비교하여 페널티가 작은 디지털 데이터 스트림을 결정하는 단계를 포함하여 실시함으로써 달성될 수 있다.
본발명에 따른 디지털 데이터 변조장치는, 입력되는 디지털 데이터의 DSV를 계산하는 DSV 계산부와, 상기 DSV와 사전에 설정된 임계값와 비교하여 상기 임계값에 해당하는 가중치를 출력하는 DSV 레벨 검출부와, 상기 DSV 레벨 검출부가 검출한 DSV와 가중치를 이용하여 상기 디지털 데이터 스트림의 페널티를 생성하는 페널티 생성부를 포함하여 실시함으로써 달성될 수 있다.
도 3은 본발명에 따른 디지털 데이터 스트림 변조장치를 나타낸 구성도로서, 디지털 데이터 스트림을 입력받아 디지털합값(Digital Sum Value, DSV)를 계산하는 DSV 계산부(1)와, 사전에 설정된 임계값들에 따라, 상기 계산된 DSV의 가중치를 검출하는 레벨 검출기(2-1, 2-2, ..., 2-n)와, 상기 레벨 검출기가 검출한 임계값에 해당하는 가중치만 출력하는 가중치 스위칭부(3)와, 상기 현재 출력되는 가중치와 이전에 출력된 가중치를 더하는 가중치 가산부(4)와, 데이터 블록 플래그를 입력받고 상기 합산된 가중치를 입력받아 페널티를 생성하는 패널티 생성부(5)를 포함한다.
상기와 구성된 본발명에 따른 디지털 데이터 스트림 변조장치의 동작을 도 4와 함께 설명하면 다음과 같다.
도 4는 본발명에 따른 디지털 데이터 스트림 변조방법을 나타낸 흐름도이다.
먼저, 디지털 데이터 스트림을 입력받아(ST1), 예를 들어 엔알지아이(Non-Return- to-Zero-Inverse, NRZI) 코딩을 한 다음에 코딩된 디지털 데이터 스트림의 DSV를 계산한다(ST1). 상기 계산된 DSV에 대하여 사전에 설정된 여러 단계의 임계값들 중에서 해당하는 가중치가 결정되면(ST3), 상기 가중치와 레벨들을 곱하여 페널티가 계산된다(ST4). 따라서, 상기 디지털 데이터 스트림의 페널티와 다른 디지털 데이터 스트림들의 페널티들을 비교하여 작은 페널티를 갖는 디지털 데이터 스트림을 선택한 다음에 출력한다(ST5, ST6). 상기 디지털 데이터 스트림을 선택하는 방법을 좀 더 상세하게 설명하면 다음과 같다.
(1) 한 쌍의 임계값 레벨과 그에 해당하는 가중치를 이용한 디지털 데이터 스트림 선택방법
도 5a와 도 5b는, 본발명에 따른, 디지털 데이터 스트림을 결정하는 방법을 설명하기 위한 제 1 및 제 1디지털 데이터 스트림을 나타낸 표로서, 제 1 및 제 2디지털 데이터 스트림의 각각의 비트들을 이극성(bipolar code) 코딩한 스트림들과 이극성(bipolar code) 코딩한 스트림들의 DSV을 포함하고 있다.
도 6a와 도 6b는, 본발명에 따라, 한 쌍의 임계값에 대하여, 도 5a와 5b의 DSV의 크기를 각각 나타낸 그래프로서, 0의 DSV를 중심으로 설정한 상하 한 쌍의 임계값 레벨(M1, M2)에 대하여 디지털 데이터 스트림의 DSV가 표시된다. 이때, 상기 임계값 레벨의 절대값 (예를 들어, 2) 보다 작은 DSV는, 예를 들어 0의 가중치가 할당되고, 그 이상이면 2의 가중치가 할당된다. 따라서, 여러 개의 디지털 데이터 스트림들 중에서 DSV가 작은 디지털 데이터 스트림은, 상기 임계값 레벨을 벗어나는 비트들에 대하여 페널티를 줌으로써 정확하고 빠르게 결정된다. 곧, 하나의 디지털 데이터 스트림의 페널티(penalty, P)는, 다음 식 (1)과 같이, 상기 임계값 레벨을 벗어난 비트의 가중치들을 더해줌으로써 빠르고 정확하게 구해진다.
Figure 112001006640685-pat00001
여기서, Vi는 임계값 이상의 회수를 나타내고, Wi는 가중치를 나타낸다.
상기 제 1 디지털 데이터 스트림의 페널티는, 임계값을 넘는 회수(Vi)가 14이기 때문에, 28이 된다. 또한, 상기 제 2 디지털 데이터 스트림의 페널티는, 임계값을 넘는 회수(Vi)가 11이기 때문에, 22가 된다. 따라서, DSV가 작은 제 1디지털 데이터 스트림이 선택된다.
(2) 다중 임계값 레벨들과 그에 해당하는 가중치들를 이용한 디지털 데이터 스트림 선택방법
도 7a와 도 7b는, 본발명에 따라, 복수개의 임계값에 대하여, 도5a와 도 5b의 DSV의 크기를 각각 나타낸 그래프로서, 0의 DSV를 중심으로 설정한 상하 다중 임계값 레벨(M1, M2, ...; -M1, -M2, ...)에 대하여 디지털 데이터 스트림의 DSV가 표시된다. 이때, 상기 임계값 레벨들에 대하여 가중치들(W1, W2, ...)은, 예를 들어, 0, 1, 2,... 와 같이 할당할 수 있다. 따라서, 0의 DSV에서 벗어난 값을 갖는 디지털 데이터 스트림의 페널티(P)는 다음 식 (2)와 같이 구해진다.
Figure 112001006640685-pat00002
여기서, Vth-i는 Vth의 임계값 레벨을 넘은 회수이고, Wth-i은 상기 Vth 의 임계값 레벨에 할당된 가중치를 나타낸다.
제 1디지털 데이터 스트림의 페널티(P)는 17(=17
Figure 112001006640685-pat00003
0+ 13
Figure 112001006640685-pat00004
1 + 2
Figure 112001006640685-pat00005
2)이 된다. 곧, 0과 M1 사이의 비트수는 17개이고 가중치가 0이고, M1이상 M2 미만의 비트수는 13개이고 가중치는 1이며, M2이상의 비트수는 2개이고 가중치는 2이다.
제 2지지털 데이터 스트림의 페널티(P)는 13(=20
Figure 112001006640685-pat00006
0+ 11
Figure 112001006640685-pat00007
1 + 1
Figure 112001006640685-pat00008
2)이 된다. 곧, 0과 M1 사이의 비트수는 20 개이고 가중치가 0이고, M1이상 M2 미만의 비트수는 11개이고 가중치는 1이며, M2이상의 비트수는 1개이고 가중치는 2이다.
따라서, 디지털 데이터 스트림의 페널티(P)는, 상기 디지털 데이터 스트림의 DSV를 분명하고 정확하게 구분하게 하고, 페널티가 작은 제 2디지털 데이터 스트림이 선택되게 한다.
한편, 상기 임계값은 0의 DSV를 기준으로 상하 대칭이되는 되도록 설정하고, 도 8a에 도시된 바와 같이, 그에 해당하는 가중치가 각각 같도록 할당하였지만, 임계값을 대칭되게 하지 않고 그에 따라 가중치도 다르게 설정하여 디지털 데이터 스트림의 페널티를 구할 수도 있다(도 8b). 곧, 도 8a는, 본발명에 따라, 0의 DSV를 중심으로 상하 복수개의 임계값들에 할당되는 가중치들이 각 쌍별로 같은 경우를 나타낸 표이고, 도 8b는, 본발명에 따라, 0의 DSV를 중심으로 위쪽 임계값에 할당되는 가중치들과 아래쪽 임계값에 할당되는 가중치들이 서로 다른 경우를 나타낸 표이다.
본발명에 따른 상기 디지털 데이터 스트림 변조 방법과 그 장치는, 비트 단위로 계산된 DVS를 이용하여 디지털 데이터 스트림을 결정한다고 설명하였지만, 실질적으로는 바이트 단위 또는 워드 단위로 계산한 DSV들을 이용하여, 디지털 데이터 스트림을 결정한다.
또한, 상기 레벨들에 해당하는 가중치들은 2의 승수를 할당할 수 있도록 하였지만, 다른 승수를 이용하여 할당할 수도 있다.
또한, 상기 DSV 계산부는, DSV의 레벨이 상하로 대칭일 경우에는 절대값을 이용하기 때문에 절대값 처리부를 더 포함한다.
또한, 본발명에 따른 디지털 데이터 변조방법은 이에프엠 플러스(EFM plus) 와 가이드된 스크램블링 방법(Guided scrambling) 에 적용될 수 있다.
지금까지 설명한 본발명에 따른 디지털 데이터 변조 방법 및 그 장치는, 입력된 디지털 데이터 스트림에 DSV와 그에 해당하는 가중치를 이용하여 페널티를 구하고, 상기 페널티가 작은 디지털 데이터 스트림을 선택함으로써, 많은 디지털 데이터 스트림들 중에서 변조될 디지털 데이터 스트림을 정확하고 빠르게 선택할 수 있으며, 하드웨어의 복잡도를 줄일 수 있다.

Claims (11)

  1. 사전에 설정된 임계값에 대하여 소정의 디지털 데이터 스트림의 DSV를 비교하는 단계와,
    상기 디지털 데이터 스트림의 DSV가 상기 임계값 이상의 회수와 상기 임계값에 해당하는, 사전에 설정된 가중치를 곱하여 상기 디지털 데이터 스트림의 페널티를 구하는 단계와,
    상기 디지털 데이터의 페널티와 다른 디지털 데이터 스트림의 페널티를 비교하여 페널티가 작은 디지털 데이터 스트림을 결정하는 단계를 포함하는 것을 특징으로 하는 디지털 데이터 변조방법.
  2. 제 1항에 있어서,
    상기 사전에 설정된 임계값은 복수개인 것을 특징으로 하는 디지털 데이터 변조방법.
  3. 제 2항에 있어서,
    상기 복수개의 임계값들은 서로 다른 가중치들이 할당되는 것을 특징으로 하는 디지털 데이터 변조 방법.
  4. 제 2항에 있어서,
    상기 가중치들은 상기 임계값들이 증가함에 따라 비례하여 증가하는 것을 특징으로 하는 디지털 데이터 변조방법.
  5. 제 2항에 있어서,
    상기 가중치들은 상기 임계값들에 대응하여 2의 승수로 증가하는 것을 특징으로 하는 디지털 데이터 변조방법.
  6. 제 1항에 있어서,
    상기 사전에 설정된 임계값은 상기 0의 DSV를 기준으로 절대값이 같게 상하 쌍으로 설정되거나 절대값이 다르게 설정되는 것을 특징으로 하는 디지털 데이터 변조방법.
  7. 제 1항에 있어서,
    상기 DSV를 비교하는 단계는 상기 디지털 데이터 스트림에 포함된 비트 단위 또는 바이트 또는 워드 단위로 수행하는 것을 특징으로 하는 디지털 데이터 변조방법.
  8. 입력되는 디지털 데이터의 DSV를 계산하는 DSV 계산부와,
    상기 DSV와 사전에 설정된 임계값을 비교하여 상기 임계값에 해당하는 가중치를 출력하는 DSV 레벨 검출부와,
    상기 DSV 레벨 검출부가 검출한 DSV와 가중치를 이용하여 상기 디지털 데이터 스트 림의 페널티를 생성하는 페널티 생성부를 포함하는 것을 특징으로 하는 디지털 데이터 변조장치.
  9. 제 8항에 있어서,
    상기 레벨 검출부는 상기 DSV에 해당하는 가중치를 출력하는 복수개의 레벨 검출기들과,
    상기 출력된 가중치만 출력하도록 스위칭하여 출력하는 가중치 스위칭부와,
    상기 출력된 가중치들을 합하는 가중치 합산부를 포함하는 것을 특징으로 하는 디지털 데이터 변조장치.
  10. 제 8항에 있어서,
    상기 페널티 생성부는 상기 임계값 이상의 DSV의 회수와 상기 가중치를 곱하는 것을 특징으로 하는 디지털 데이터 변조장치.
  11. 제 8항에 있어서,
    상기 페널티 생성부는 상기 디지털 데이터 스트림의 블록 플래그 신호에 따라 페널티를 생성하는 것을 특징으로 하는 디지털 데이터 변조장치.
KR1020010015445A 2001-03-24 2001-03-24 디지털 데이터 변조 방법 및 그 장치 KR100724354B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020010015445A KR100724354B1 (ko) 2001-03-24 2001-03-24 디지털 데이터 변조 방법 및 그 장치
JP2001282817A JP3699380B2 (ja) 2001-03-24 2001-09-18 ディジタルデータ変調方法及びその装置
US09/955,103 US6603411B2 (en) 2001-03-24 2001-09-19 Method for modulating digital data and apparatus therefor
EP01122737A EP1244220B1 (en) 2001-03-24 2001-09-21 Method for modulating digital data and apparatus therefor
DE60119689T DE60119689T2 (de) 2001-03-24 2001-09-21 Modulationsverfahren für digitale Daten und Apparat dafür
CNB011422688A CN1180536C (zh) 2001-03-24 2001-09-24 用于调制数字数据的方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010015445A KR100724354B1 (ko) 2001-03-24 2001-03-24 디지털 데이터 변조 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20020075500A KR20020075500A (ko) 2002-10-05
KR100724354B1 true KR100724354B1 (ko) 2007-06-04

Family

ID=36571434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010015445A KR100724354B1 (ko) 2001-03-24 2001-03-24 디지털 데이터 변조 방법 및 그 장치

Country Status (6)

Country Link
US (1) US6603411B2 (ko)
EP (1) EP1244220B1 (ko)
JP (1) JP3699380B2 (ko)
KR (1) KR100724354B1 (ko)
CN (1) CN1180536C (ko)
DE (1) DE60119689T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773611B1 (ko) * 2001-08-17 2007-11-05 엘지전자 주식회사 일련의 데이터 워드를 변조신호로 변환하는 방법
CN100353440C (zh) * 2003-10-10 2007-12-05 联发科技股份有限公司 决定光盘系统中合并码的方法
US10666565B2 (en) * 2018-06-08 2020-05-26 Citrix Systems, Inc. Method to measure relative QOS gains and to reduce the variance in QOS for similar connections for during bandwidth contention

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08235786A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd Ｅｆｍ変調装置
US5682153A (en) * 1995-06-30 1997-10-28 Fujitsu Limited Adjust bit determining circuit
JPH11177430A (ja) * 1997-12-10 1999-07-02 Sony Corp 変調装置および変調方法、復調装置および復調方法、並びに提供媒体
JP2000174629A (ja) * 1998-12-01 2000-06-23 Hitachi Ltd 符号変調方法、回路およびそれを利用した情報記録再生装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2836445C2 (de) * 1978-08-19 1979-11-15 Te Ka De Felten & Guilleaume Fernmeldeanlagen Gmbh, 8500 Nuernberg Schaltungsanordnung zur Fehlererkennung in Digitalsignalen
EP0176685A3 (de) * 1984-09-22 1988-08-03 ANT Nachrichtentechnik GmbH Verfahren zum Ermitteln der laufenden digitalen Summe eines seriellen Datensignales
EP0310041A3 (en) * 1987-09-28 1990-08-22 Nec Home Electronics, Ltd. 8-bit to 9-bit code conversion system and 8/9 converter
US5212695A (en) * 1989-04-28 1993-05-18 Canon Kabushiki Kaisha Error check or erro correction code coding device
JPH05284035A (ja) * 1992-03-31 1993-10-29 Sony Corp 情報変換方法
JP2786810B2 (ja) * 1994-03-16 1998-08-13 株式会社東芝 光ディスクおよびその信号記録装置ならびに信号再生装置
US6079041A (en) * 1995-08-04 2000-06-20 Sanyo Electric Co., Ltd. Digital modulation circuit and digital demodulation circuit
JP3339539B2 (ja) * 1995-12-13 2002-10-28 松下電器産業株式会社 デジタル変調装置、その方法及び記録媒体
JP3091497B2 (ja) * 1996-10-13 2000-09-25 三洋電機株式会社 デジタル変調方法，デジタル変調回路，デジタル復調回路およびデジタル復調方法
JPH10173537A (ja) * 1996-12-10 1998-06-26 Sony Corp 記録信号発生装置用直流バランス値計算回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08235786A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd Ｅｆｍ変調装置
US5682153A (en) * 1995-06-30 1997-10-28 Fujitsu Limited Adjust bit determining circuit
JPH11177430A (ja) * 1997-12-10 1999-07-02 Sony Corp 変調装置および変調方法、復調装置および復調方法、並びに提供媒体
JP2000174629A (ja) * 1998-12-01 2000-06-23 Hitachi Ltd 符号変調方法、回路およびそれを利用した情報記録再生装置

Also Published As

Publication number Publication date
EP1244220B1 (en) 2006-05-17
DE60119689T2 (de) 2006-09-14
EP1244220A2 (en) 2002-09-25
KR20020075500A (ko) 2002-10-05
DE60119689D1 (de) 2006-06-22
CN1377141A (zh) 2002-10-30
JP2002300041A (ja) 2002-10-11
EP1244220A3 (en) 2004-07-28
US20020167425A1 (en) 2002-11-14
CN1180536C (zh) 2004-12-15
JP3699380B2 (ja) 2005-09-28
US6603411B2 (en) 2003-08-05

Similar Documents

Publication Publication Date Title
KR100263689B1 (ko) 변조방법, 변조장치 및 복조장치
JPH0449304B2 (ko)
US7519119B2 (en) Method and apparatus of converting a series of data words into a modulated signal
EP0923077B1 (en) Method and device for VLC (d,k;m,n;r) coding
US6778105B2 (en) Method of modulating series of data words into constrained sequence
KR100724354B1 (ko) 디지털 데이터 변조 방법 및 그 장치
US6995698B2 (en) Method and apparatus of converting a series of data words into modulated signals
KR100274213B1 (ko) Rll(2,25)코드를 이용한 7/13 채널코딩 및 채널디코딩방법
US6731228B2 (en) Method and apparatus of converting a series of data words into a modulated signal
US6531968B2 (en) Digital data modulating method and apparatus and modulated data recording medium using the same
JPH04302224A (ja) ディジタル変調方式およびディジタル変調装置
JP3613689B2 (ja) 情報変換装置
US5548284A (en) Information recording and/or reproduction apparatus
KR20090085257A (ko) Ｄｓｖ 제어 방법, 이에 적합한 기록매체 및 장치
JP3239663B2 (ja) 変調方法、変調装置及び復調装置
KR100531781B1 (ko) 디지털 데이터 변조 방법/장치 및 이를 이용하여 생성된변조된 데이터 기록매체
KR0165431B1 (ko) 디지탈 데이타 부호화 및 복호화방법과 그 장치
KR100189902B1 (ko) 광자기 디스크 기록장치의 디지탈 썸 밸류 제어회로
JP2830675B2 (ja) コード変換方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee