CN113410144B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN113410144B
CN113410144B CN202110685172.7A CN202110685172A CN113410144B CN 113410144 B CN113410144 B CN 113410144B CN 202110685172 A CN202110685172 A CN 202110685172A CN 113410144 B CN113410144 B CN 113410144B
Authority
CN
China
Prior art keywords
die
conductive
forming
molding material
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110685172.7A
Other languages
English (en)
Other versions
CN113410144A (zh
Inventor
吴志伟
施应庆
卢思维
林俊成
李隆华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202110685172.7A priority Critical patent/CN113410144B/zh
Publication of CN113410144A publication Critical patent/CN113410144A/zh
Application granted granted Critical
Publication of CN113410144B publication Critical patent/CN113410144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明实施例提供一种形成半导体器件的方法，该方法包括将金属箔附接至载体，在附接金属箔之前预制该金属箔；在金属箔的远离载体的第一侧上形成导电柱；将半导体管芯附接至金属箔的第一侧；在半导体管芯和导电柱周围形成模制材料；以及在模制材料上方形成再分布结构。本发明实施例还提供一种半导体器件。

Description

半导体器件及其形成方法
本申请是于2018年07月20日提交的申请号为201810804923.0的名称为“半导体器件及其形成方法”的发明专利申请的分案申请。
技术领域
本发明涉及半导体领域，并且更具体地，涉及半导体器件及其形成方法。
背景技术
由于许多电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体产业经历了快速增长。在大多数情况下，集成密度的这种改进来自最小部件尺寸的不断减小，这允许将更多的组件集成到给定区域内。近来随着对更小的电子器件的需求不断增长，对半导体管芯的更小且更有创意的封装技术的需求不断增长。
这些封装技术的一个实例是叠层封装(PoP)技术。在PoP封装件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上以允许高水平的集成和组件密度。另一实例是多芯片模块(MCM)技术，其中，多个半导体管芯封装在一个半导体封装件中以提供具有集成功能的半导体器件。
先进的封装技术的高水平集成使得生产具有增强的功能和小的占有面积的半导体器件，这对于诸如移动电话、平板电脑和数字音乐播放器的小型设备是有优势的。另一优势是连接半导体封装件内的互操作部分的导电路径的缩短的长度。这改善了半导体器件的电气性能，因为电路之间的互连的较短布线产生了较快的信号传播并减少了噪声和串扰。
发明内容
根据本发明的一个方面，提供一种形成半导体器件的方法，方法包括：将金属箔附接至载体，在附接金属箔之前预制金属箔；在金属箔的远离载体的第一侧上形成导电柱；将半导体管芯附接至金属箔的第一侧；在半导体管芯和导电柱周围形成模制材料；以及在模制材料上方形成再分布结构。
根据本发明的另一方面，提供一种形成半导体器件的方法，方法包括：在载体的第一侧上方形成导电柱；将管芯的背侧附接至载体的第一侧；在管芯和导电柱周围形成模制材料；在管芯、导电柱和模制材料上方形成再分布结构；去除载体，其中，在去除载体之后，暴露导电柱的远离再分布结构的第一表面；在管芯的背侧上方形成散热器；以及将半导体封装件接合至导电柱的第一表面，散热器位于半导体封装件和管芯之间。
根据本发明的另一方面，提供一种半导体器件，包括：再分布结构；管芯，其中，管芯的第一侧附接至再分布结构的第一侧；模制材料，位于再分布结构的第一侧上且位于管芯周围；以及散热器，附接至与管芯的第一侧相对的管芯的第二侧，其中，散热器的远离再分布结构的第一侧比模制材料的远离再分布结构的第一表面更靠近再分布结构。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1至图9示出根据实施例的在各个制造阶段处的半导体器件的截面图。
图10至图11示出根据实施例的在各个制造阶段处的半导体器件的截面图。
图12至图19示出根据实施例的在各个制造阶段处的半导体器件的截面图。
图20示出根据实施例的半导体器件的截面图。
图21示出根据实施例的半导体管芯的截面图。
图22至图27示出根据实施例的在各个制造阶段处的半导体器件的截面图。
图28示出根据一些实施例的用于形成半导体器件的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
在半导体器件和形成半导体器件的方法，并且特别是集成扇出(InFO)半导体封装件的背景下讨论本发明的实施例。在一些实施例中，形成半导体器件的方法包括将金属箔附接至半导体管芯的背侧，并且在半导体管芯和金属箔周围形成模制材料。金属箔用作散热器以促进半导体管芯的散热。在一些实施例中，在半导体管芯的背侧上方形成诸如金属膏的导热材料以用作散热器。在半导体管芯和导热材料周围形成模制材料，并且在半导体管芯和模制材料上方形成再分布结构。
图1至图9示出根据实施例的在各个制造阶段处的半导体器件100的截面图。在图1中，在载体101上方形成介电层103，其中，介电层103可以用作释放层以促进后续的载体脱粘工艺。在一些实施例中，省略介电层103。如果形成，金属箔107通过粘合层105并且通过介电层103附接至载体101。
载体101可以由诸如硅、聚合物、聚合物复合材料、金属箔、陶瓷、玻璃、玻璃环氧树脂、氧化铍、带或用于结构支撑的其他合适的材料的材料制成。在载体101上方沉积或层压介电层103。介电层103可以是光敏的，并且可以通过例如在后续的载体脱粘工艺中在载体101上照射紫外(UV)光而容易地从载体101脱粘。例如，介电层103可以是由明尼苏达州圣保罗的3M公司制造的光热转换(LTHC)膜。
接下来，金属箔107通过粘合层105附接至载体101(例如，通过介电层103)，其中，粘合层105可以是例如管芯附接膜(DAF)。在所示实施例中，在将金属箔107附接至载体101之前预制(也可以称为预形成)金属箔107。金属箔107具有例如，在约100瓦每米每开(W/(m·k))和约400W/(m·k)之间的高的热导率，从而使得金属箔107用作所形成的半导体器件100的散热器，如下文更详细描述的。此外，金属箔107可以避免在金属箔107上形成用于形成导电柱109(参见图2)的晶种层的需要。与通过物理汽相沉积(PVD)、化学汽相沉积(CVD)等在载体101上方形成(例如，沉积)金属箔107的工艺相比，通过使用预制的金属箔，改进了制造时间(因此制造产量)。此外，预制的金属箔107可具有比使用沉积工艺(例如，PVD、CVD)所获得的更光滑(例如，更平坦)的表面(例如，上表面和下表面)。对于诸如光刻和蚀刻工艺的后续处理，更平坦的表面可能是有优势的。
在所示的实施例中，金属箔107是铜箔，但是也可以使用包括诸如金、钨、铝、银等或它们的组合的合适的材料的其他金属箔。金属箔107的厚度T在约10μm和约50μm之间(诸如30μm)，但是其他尺寸也是可能的。
参考图2，在金属箔107上方形成导电柱109。由于金属箔107(例如铜箔)可以用作晶种层，因此可以通过在金属箔107上方形成图案化的光刻胶(未示出)来在金属箔107上方形成导电柱109，其中，图案化的光刻胶中的每个开口对应于将形成导电柱109的位置；使用例如电镀或化学镀用诸如铜的导电材料填充开口；并且使用例如灰化或剥离工艺去除光刻胶。用于形成导电柱109的其他方法也是可能的并且完全旨在包括在本发明的范围内。
一旦形成，导电柱109可以具有宽度W1，其中，宽度W1可以比目标宽度W2(参见图4)大约20μm至约60μm。如下所述，较大的宽度W1设计为补偿减小导电柱109的宽度的后续蚀刻工艺。在一些实施例中，宽度W1在约100μm至约300μm之间(诸如190μm)，但是其他尺寸也是可能的。
接下来，在图3中，使用粘合层121将半导体管芯130(也称为管芯或集成电路(IC)管芯)附接至例如位于导电柱109之间的金属箔107的上表面。粘合层121可以是DAF。DAF的热导率通常较低，诸如约0.25W/(m·k)。因此，在粘合层121是DAF的实施例中，具有例如在约3μm和约20μm之间的厚度的薄DAF可用于促进半导体管芯130的散热。在一些实施例中，粘合层121由热导率在例如约0.2W/(m·k)和约10W/(m·k)之间的高热导率介电材料(例如，包括丙烯酸聚合物或SiO2的材料)形成，在这种情况下，粘合层121的厚度可以较厚，诸如在约20μm和约50μm之间。
在粘附至金属箔107之前，可以根据可应用的制造工艺处理管芯130以在管芯130中形成集成电路。例如，管芯130可以包括半导体衬底和一个或多个上面的金属化层，其共同地示出为元件131。半导体衬底可以是例如掺杂或未掺杂的硅或绝缘体上半导体(SOI)衬底的有源层。半导体衬底可以包括诸如锗的其他半导体材料；包括碳化硅、砷化镓、磷化镓、氮化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。也可以使用诸如多层衬底或梯度衬底的其他衬底。诸如晶体管、二极管、电容器、电阻器等的器件(未示出)可以形成在半导体衬底中和/或上并且可以通过金属层(未示出)(例如，位于半导体衬底上的一个或多个介电层中的金属化图案)互连以形成一个或多个集成电路。
管芯130还包括至外部连接件的诸如铝焊盘的焊盘(未示出)。焊盘位于可以称为管芯130的有源侧或前侧上。管芯130还包括位于管芯130的前侧处和焊盘的部分上的钝化膜(未示出)。开口穿过钝化膜延伸至焊盘。诸如导电柱(例如，包括诸如铜的金属)的管芯连接件135延伸到钝化膜的开口中并且机械地且电连接至相应的焊盘。例如，可以通过镀等形成管芯连接件135。管芯连接件135电连接至管芯130的集成电路。
在诸如钝化膜和/或管芯连接件135上的管芯130的有源侧上形成介电材料133。介电材料133横向地密封管芯连接件135，并且介电材料133可以与管芯130横向共末端。介电材料133可以是诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的聚合物；诸如氮化硅等的氮化物；诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等的氧化物；或它们的组合，并且可以例如通过旋涂、层压、CVD等形成。
接下来，参考图4，实施蚀刻工艺以去除金属箔107的部分。在一些实施例中，蚀刻工艺是湿蚀刻工艺。蚀刻工艺可以是各向同性的，并且可以对导电柱109的材料(例如，铜)和金属箔107的材料(例如，铜箔)具有选择性(例如，具有更高的蚀刻速率)。作为蚀刻工艺(例如，湿蚀刻工艺)的结果，去除导电柱109的外部部分，并且在蚀刻工艺之后，导电柱109的剩余部分(例如，内部部分)以及设置在导电柱109正下方的金属箔107的剩余部分形成具有宽度W2的导电柱108。与导电柱109的宽度W1(参见图2)相比，宽度W2较小并且在约20μm至约60μm之间。换言之，由于蚀刻工艺，导电柱108的侧壁与其中心轴线(例如，垂直于载体101的上表面的纵轴)之间的距离是约10μm至约30μm，比导电柱109更小。蚀刻工艺还可以减小导电柱109的高度。因此，为了补偿由蚀刻工艺引起的高度损失，导电柱109的高度可以形成为例如比管芯130的高度H大至少10μm至30μm，从而使得在蚀刻工艺之后，导电柱108的上表面108U齐平于或高于(例如，离载体101更远)管芯130的上表面130U。
如图4所示，蚀刻工艺还去除了金属箔107的部分以暴露粘合层105的上表面的区域。例如，去除金属箔107的横向设置在导电柱108和管芯130之间的部分。在一些实施例中，在蚀刻工艺之后，保留金属箔107的位于管芯130的正下方的部分(标记为金属箔106)，保留金属箔107的位于导电柱109正下方的部分，而去除金属箔107的其他部分。在图4所示的实例中，由于湿蚀刻工艺，在位于金属箔106中的管芯130下方形成底部切口。在一些实施例中，管芯130的侧壁与金属箔106的侧壁之间的偏移量W3在约10μm至约30μm之间。
在蚀刻工艺之后可以实施可选的氧化工艺以处理导电柱108。氧化工艺可以在导电柱108的表面上方形成氧化物层(例如，氧化铜)。氧化物层可以有利地增加导电柱108与后续形成的模制材料137(参见图5)之间的粘合性。
接下来，在图5中，在粘合层105上方形成模制材料137。模制材料137围绕管芯130、导电柱108和金属箔106。作为实例，模制材料137可以包括添加或没有添加硅基或玻璃填料的环氧树脂、有机聚合物、聚合物或其他材料。在一些实施例中，在应用时，模制材料137包括凝胶型液体的液体模塑料(LMC)。在施加时，模制材料137也可以包括液体或固体。可选地，模制材料137可以包括其他绝缘和/或密封材料。在一些实施例中，使用晶圆级模制工艺来施加模制材料137。例如，可以使用压缩模制、转移模制或其他方法来成型模制材料137。
接下来，在一些实施例中，使用固化工艺来固化模制材料137。固化工艺可以包括使用退火工艺或其他加热工艺将模制材料137加热至预定温度，并持续预定的一段时间。固化工艺也可以包括紫外(UV)光曝光工艺、红外(IR)能量曝光工艺、它们的组合或具有加热工艺的它们的组合。可选地，可以使用其他方法来固化模制材料137。在一些实施例中，不包括固化工艺。
接下来，可以实施诸如化学和机械抛光(CMP)的平坦化工艺以去除模制材料137的位于管芯130的前侧上方的多余部分。在一些实施例中，在平坦化工艺之后，模制材料137、导电柱108和管芯连接件135具有共面的上表面。在一些实施例中，可以省略平坦化工艺。
接下来，在图6中，在管芯130、导电柱108和模制材料137上方形成再分布结构140。再分布结构140包括形成在一个或多个介电层141中的一个或多个导电部件(例如，导线和导电通孔)层143。再分布结构140电连接至导电柱108和管芯130(例如，通过管芯连接件135)。
在一些实施例中，一个或多个介电层141由诸如PBO、聚酰亚胺、BCB等的聚合物；诸如氮化硅的氮化物；诸如氧化硅、PSG、BSG、BPSG等的氧化物形成。可以通过诸如旋涂、CVD、层压等或它们的组合的合适的沉积工艺形成一个或多个介电层141。
在一些实施例中，再分布结构140的导电部件包括由诸如铜、钛、钨、铝等合适的导电材料形成的导线和导电通孔。再分布结构140可以通过以下步骤形成：形成介电层；在介电层中形成开口以暴露下面的导电部件；在介电层上方和开口中形成晶种层(未示出)；在晶种层上方形成具有设计图案的图案化的光刻胶(未示出)；在设计图案中并在晶种层上方镀(例如，电镀或化学镀)导电材料；以及去除光刻胶和晶种层的其上未形成导电材料的部分。可以重复上述工艺以形成用于再分布结构140的多个导电部件层和多个介电层。
形成再分布结构140的其他方法也是可能的，并且完全旨在包括在本发明的范围内。例如，可以使用镶嵌和/或双镶嵌工艺来形成再分布结构140。在一些实施例中，通过镶嵌/双镶嵌工艺形成再分布结构140的导电部件的一些层，并且通过使用例如图案化的光刻胶和镀的上述方法形成再分布结构140的导电部件的一些其他层。
图6的再分布结构140中的介电层141的数量和导电部件层143的数量仅仅是非限制性实例。介电层的其他数量和导电部件层的其他数量也是可能的并且完全旨在包括在本发明的范围内。
仍然参考图6，连接件145(也可以称为外部连接件、导电凸块)形成在再分布结构140的导电部件(例如，导线和通孔)上方并且电连接至再分布结构140的导电部件(例如，导线和通孔)。在所示实施例中，连接件145通过再分布结构140的导电部件电连接至管芯130。在一些实施例中，连接件145中的至少一个通过再分布结构140电连接至导电柱108。
连接件145可以是焊料球、金属柱、可控坍塌芯片连接(C4)凸块、微凸块、化学镀镍-化学镀钯-浸金技术(ENEPIG)形成的凸块、它们的组合(例如，具有与其附接的焊料球的金属柱)等。连接件145可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料。在一些实施例中，作为实例，连接件145包括共晶材料并且可以包括焊料凸块或焊料球。连接件145可以形成诸如球栅格阵列(BGA)的栅格。可以使用任何合适的工艺来形成连接件145。虽然连接件145在图6中示出为具有部分球形形状，但连接件145可以包括其他形状。例如，连接件145也可以包括非球形导电连接件。
在一些实施例中，连接件145包括通过溅射、印刷、电镀、化学镀、CVD等形成的具有或不具有位于其上的焊料材料的金属柱(诸如铜柱)。金属柱可以无焊料并且具有大致垂直的侧壁或锥形的侧壁。
尽管在图6中未示出，但是在形成连接件145之前，可以在再分布结构140上方形成凸块下金属(UBM)结构。换言之，UBM结构可以形成在连接件145和再分布结构140之间并且电连接至连接件145和再分布结构140。UBM结构可以包括诸如铜、钨、钛、金、镍等、它们的合金或它们的组合的一个或多个导电材料层。为了形成UBM结构，在再分布结构140的最顶部介电层中形成开口以暴露再分布结构140的导电部件(例如铜线或铜焊盘)。在形成开口之后，UBM结构可以形成为与暴露的导电部件电接触。
接下来，在图7中，翻转图6所示的半导体器件100，并将连接件145附接至由框架151(例如，金属框架)支撑的带153(例如，切割带)。接下来，通过诸如蚀刻、研磨或机械剥离的合适的工艺从半导体器件100脱粘载体101。在介电层103是LTHC膜的实施例中，通过将载体101暴露于激光或UV光来使载体101脱粘。激光或UV光破坏结合至载体101的LTHC层的化学键，并且然后可以容易地使载体101脱粘。在一些实施例中，也在载体脱粘工艺之后去除介电层103(例如，LTHC膜)。
接下来，在图8中，实施清洁工艺以去除粘合层105(例如，DAF)。在一些实施例中，清洁工艺是诸如等离子体工艺的干蚀刻工艺。在一些实施例中，清洁工艺是湿蚀刻工艺。在清洁工艺之后，暴露金属箔106的上表面、导电柱108的上表面以及模制材料137的上表面。在所示实施例中，金属箔106的上表面、导电柱108的上表面以及模制材料137的上表面彼此齐平。暴露的金属箔106有利地促进管芯130的散热，从而使得管芯130产生的热量可以容易地通过粘合层121和金属箔106消散。由于这个原因，金属箔106也可以称为在这里讨论的散热器。
接下来参考图9，将诸如包括存储器件的封装件的半导体封装件160(也称为顶部封装件)附接至图8中所示的半导体器件100(也称为底部封装件)以形成图9中的半导体器件100，从而形成具有叠层封装(PoP)结构的半导体器件100。
如图9所示，半导体封装件160具有衬底161和附接至衬底161的上表面的一个或多个半导体管芯162(例如，存储器管芯)。在一些实施例中，衬底161包括硅、砷化镓、绝缘体上硅(“SOI”)或其他类似的材料。在一些实施例中，衬底161是多层电路板。在一些实施例中，衬底161包括双马来酰亚胺三嗪(BT)树脂、FR-4(由具有阻燃的环氧树脂粘合剂的编织玻璃纤维布构成的复合材料)、陶瓷、玻璃、塑料、带、膜或其他辅助材料。衬底161可以包括形成在衬底161中/上的导电部件(例如，导线和通孔)。如图9所示，衬底161具有形成在衬底161的上表面和下表面上的导电焊盘163，其中，导电焊盘163电连接至衬底161的导电部件。一个或多个半导体管芯162通过例如接合引线167电连接至导电焊盘163。在衬底161上方并在半导体管芯162周围形成可以包括环氧树脂、有机聚合物、聚合物等的模制材料165。在一些实施例中，如图9所示，模制材料165与衬底161共末端。
根据一些实施例，实施回流工艺以将半导体封装件160电连接且机械地连接至导电柱108。在导电焊盘163与导电柱108之间形成导电接头168。在一些实施例中，在导电柱108的上表面上沉积焊料膏(未示出)，并且通过将半导体封装件160的外部连接件与熔化的焊料膏接合来形成导电接头168。图9示出位于导电接头168的上部168U与导电接头168的下部168L之间的界面168T，其中，上部168U可对应于半导体封装件160的外部连接件的至少部分，并且下部168L可以对应于用于形成导电接头168的焊料膏的至少部分。为了简单，可以在后续图中不示出界面168T。在一些实施例中，导电接头168包括焊料区、导电柱(例如，具有位于铜柱的至少端表面上的焊料区的铜柱)或任何其他合适的导电接头。可以在导电接头168和导电柱108之间的界面处形成金属间化合物(IMC)169。尽管在图9中未示出，但是也可以在位于导电接头168和导电焊盘163之间的界面处形成IMC。
尽管未示出，但是可以在形成导电接头168之后实施切割工艺，以将半导体封装件100与在相同处理步骤中形成的其他相邻的半导体器件(未示出)分离，由此形成多个单独的半导体器件100。然后可以从带153去除单独的半导体器件100。
所公开的实施例的变化是可能的并且完全旨在包括在本发明的范围内。例如，尽管图9示出两个导电柱108，但导电柱108的数量可以多于或少于两个。此外，尽管管芯130在图9中示出为位于半导体器件100的中间区域中并且通过导电柱108围绕，但是可以在半导体器件100的外围区中设置管芯130，并且导电柱可以不围绕管芯130。作为另一实例，可以在形成导电柱109之前将管芯130附接至金属箔107。
图10至图11示出根据实施例的在各个制造阶段处的半导体器件200的截面图。图10和图11中所示的处理遵循图7中所示的处理。换言之，在一些实施例中，图1至图7、图10和图11示出用于制造半导体器件200的处理步骤。除非另有说明，否则图10至图11中的类似标号示出与图1至图9中相同或类似的部件，并且通过相同或类似的形成方法来形成，因此可能不重复细节。
参考图10，在图7的处理之后，在粘合层105中形成开口123以暴露导电柱108的上表面。可以通过激光钻孔、蚀刻(例如，干蚀刻或湿蚀刻)等或它们的组合来形成开口123。尽管未示出，但是可以在与半导体封装件160接合之前在开口123中形成焊料膏(参见图11)。
接下来，在图11中，将半导体封装件160接合至导电柱108以形成具有PoP结构的半导体器件200。在半导体封装件160与导电柱108之间形成导电接头168。处理与以上参考图10所讨论的处理相同或类似，因此不再重复细节。
通过将粘合层105保持在半导体器件200中，不实施用于去除粘合层105的清洁工艺(参见参考图8的讨论)，因此减少了处理成本和处理时间。由于粘合层105(例如，DAF)可以具有比金属箔106更低的热导率，所以半导体器件200的散热效率可以低于图10的半导体器件100的散热效率。在一些实施例中，粘合层105由热导率在例如约0.2W/(m·k)和约10W/(m·k)之间的高热导率介电材料形成，以至少部分地补偿半导体器件200的散热效率的损失。
图12至图19示出根据实施例的在各个制造阶段处的半导体器件300的截面图。除非另有说明，否则图12至图19中的类似标号示出与图1至图10中相同或类似的部件，并且通过相同或类似的形成方法来形成，因此不再重复细节。
参考图12，在载体101上方形成诸如LTHC膜的介电层103。在介电层103上方形成导电柱109。导电柱109可以通过以下步骤形成：在介电层103上方形成晶种层(未示出)；在晶种层上方形成图案化的光刻胶(未示出)，其中，图案化的光刻胶中的每个开口对应于将形成导电柱的位置；使用例如电镀或化学镀用诸如铜的导电材料填充开口；使用例如灰化或剥离工艺去除光刻胶；并且去除晶种层的其上未形成导电柱109的部分。用于形成导电柱109的其他方法也是可能的并且完全旨在包括在本发明的范围内。
接下来，在图13中，通过粘合层121(例如，DAF)将半导体管芯130的背侧附接至介电层103。粘合层121可以是具有约0.25W/(m·k)的低热导率，具有在约3μm和约10μm之间的厚度的DAF。在一些实施例中，粘合层121由具有在约0.2W/(m·k)和约10W/(m·k)之间的热导率的高热导率介电材料形成并且厚度在约20μm和约50μm之间。
可以实施可选的氧化工艺以处理导电柱109。氧化工艺可以在导电柱109的表面上方形成氧化物层(例如，氧化铜)。氧化物层可以有利地增加导电柱109与后续形成的模制材料137之间的粘合性。
接下来，在图14中，在介电层103上方形成模制材料137。模制材料137围绕管芯130和导电柱109。可以实施诸如CMP的平坦化工艺以去除模制材料137的位于管芯130上方的多余部分，并且在导电柱109、模制材料137和管芯130之间获得共面的上表面。在一些实施例中，可以省略平坦化工艺。
接下来，在图15中，在管芯130、导电柱109和模制材料137上方形成再分布结构140。在所示实施例中，再分布结构140电连接至管芯130和导电柱109。此外，连接件145形成在再分布结构140上方并且电连接至再分布结构140。在一些实施例中，连接件145中的至少一个通过再分布结构140电连接至导电柱109。尽管未示出，但是可以在连接件145和再分布结构140之间形成UBM结构。
接下来，参考图16，翻转图15中的半导体器件300，并且将连接件145附接至由框架151支撑的带153。接下来，载体101从半导体器件300脱粘。在载体脱粘工艺之后，实施清洁工艺以去除介电层103(例如，LTHC膜)。可以使用合适的蚀刻剂(诸如盐酸(HCl))或使用在半导体制造中使用的RCA清洁工艺来实施清洁工艺。
接下来，在图17中，去除粘合层121(例如，DAF)。可以实施使用包括氟化氢(HF)、氧气(O2)等或它们组合的蚀刻气体的诸如等离子体蚀刻工艺的合适的蚀刻工艺以去除粘合层121。诸如氩气(Ar)的载气可以用于携带蚀刻气体。在去除粘合层121之后，在模制材料137中形成凹槽125。如图17所示，凹槽125暴露管芯130的背侧。
接下来，参考图18，在管芯130的背侧上方形成导热材料171。导热材料171填充凹槽125(参见图17)并且在模制材料137的上表面上方延伸。导热材料171具有例如在约100W/(m·k)和约400W/(m·k)之间的高热导率并且用作散热器以促进管芯130的散热。因此，在本文的讨论中，导热材料171也可以称为散热器。
在一些实施例中，导热材料171是金属膏，其可以包括其中分散有金属填料(例如，银颗粒、铜颗粒、铝颗粒)的诸如环氧树脂的粘合材料，并且因此，在所示实施例中，导热材料171是导电的。在一些实施例中，导热材料171是银膏、铜膏、铝膏等。在一些实施例中，导热材料171具有良好的热导率(例如，大于15瓦每米每开(W/(m·k)))，并且可以额外地具有高热容量(例如，约1700焦耳每克每摄氏度(J/(g·℃))或更大)。尽管取决于导热材料171的组成(例如，材料)，但是可以通过例如在凹槽125中沉积金属膏来形成导热材料171，也可使用诸如CVD、溅射、镀、分配、喷射、印刷、热接合的其他合适的方法来形成导热材料171。
用于导热材料171的材料不限于金属膏。相反，可以使用具有良好的热导率的任何材料。作为实例，碳纳米管可以形成在凹槽125中并且用作导热材料171。纳米管可以形成为从管芯130的背侧延伸至模制材料137的上表面之上。上述用于导热材料171的热导率和热容量的范围仅用于说明的目的而非限制性的，热导率和热容量的其他范围是可能的，并且完全旨在包括在本发明的范围内。
如图18所示，导热材料171具有从管芯130的背侧延伸至模制材料137的上表面137U的下部，并具有在模制材料137的上表面137U之上延伸的上部。在实施例中，导热材料171的上部的厚度D2在约10μm和约100μm之间，并且导热材料171的总厚度D1在约10μm和约150μm之间。如图18所示，导热材料171的上部横向延伸超过管芯130的边界(例如，侧壁)，并且在管芯130上方形成悬置部分。在一些实施例中，导热材料171的悬置部分的宽度D3在约10μm和约20μm之间。本领域技术人员将会理解，这里讨论的导热材料171的尺寸是用于说明的目的而非限制性的。其他尺寸也是可能的并且完全旨在包括在本发明的范围内。
接下来，参考图19，将半导体封装件160接合至导电柱109以形成具有PoP结构的半导体器件300。在半导体封装件160和导电柱109之间形成导电接头168。可以实施回流工艺以形成导电接头168。可以通过回流工艺来固化导热材料171(例如，金属膏)。处理与以上参考图10所讨论的处理相同或类似，因此不再重复细节。
所公开的实施例的变化是可能的并且完全旨在包括在本发明的范围内。例如，尽管导热材料171的上表面示出为位于模制材料137的上表面137U和图19中的半导体封装件160的下表面161L之间，但是在其他实施例中，导热材料171的上表面可以接触半导体封装件160的下表面161L。换言之，如图19中的虚线172所示，导热材料171可以从管芯130的背侧连续地延伸至半导体封装件160的下表面161L。作为另一实例，导热材料171的上表面可以齐平于或低于(例如，更靠近再分布结构140)模制材料137的上表面137U。
图20示出根据实施例的在制造阶段处的半导体器件400的截面图。图20中所示的处理遵循图16中所示的处理。换言之，在一些实施例中，图12-图16和图20示出用于制造半导体器件400的处理步骤。除非另有说明，否则图12-图16和图20中的类似标号示出与图1-图10中相同或类似的部件，并且通过相同或类似的形成方法来形成，因此不再重复细节。
参考图20，在脱粘载体101并且去除介电层103之后(参见图16)，在粘合层121(例如，DAF)上方并且在模制材料137上方形成导热材料171。在一些实施例中，导热材料171具有在约10μm和约100μm之间的厚度。如图20所示，导热材料171横向延伸超过管芯130的边界(例如，侧壁)，并且在管芯130上方形成悬置部分。在一些实施例中，导热材料171的悬置部分的宽度(类似于图18中的D3)在约10μm和约20μm之间。
本领域技术人员将会理解，这里讨论的导热材料171的尺寸是用于说明的目的而非限制性的。其他尺寸也是可能的并且完全旨在包括在本发明的范围内。此外，所公开的实施例的变化是可能的。例如，导热材料171的上表面可以接触半导体封装件160的下表面，可以齐平于或低于(例如，更靠近再分布结构140)模制材料137的上表面。这些和其他变化完全旨在包括在本发明的范围内。
与图19所示的半导体器件300相比，图20中的半导体器件400省略与去除粘合层121有关的处理步骤，从而减少了处理步骤的数量和处理时间。例如DAF的粘合层121可以具有比导热材料171更低的热导率。为了至少部分地补偿散热效率的损失，粘合层121可以由例如具有在约0.2W/(m·k)和约10W/(m·k)之间的热导率的高热导率介电材料形成。
图21示出在一些实施例中形成多个管芯130，其中，每个管芯130均具有附接至其背侧的金属箔107。图21中形成的管芯130可以用于形成图27中所示的半导体器件500。如图21所示，同时(例如，在相同的处理步骤中)在晶圆上形成多个管芯130。接下来，使用粘合层185将预先形成的金属箔107附接至晶圆的背侧(例如，与管芯130的背侧相对应)。金属箔107可以具有在约10μm和约50μm之间(诸如30μm)的厚度。如以上参考图1所讨论的，金属箔107具有高热导率(例如，在约100W/(m·k)和约400W/(m·k)之间)并且用作所形成半导体器件500中的散热器(参见图27)。因此，在本文的讨论中，金属箔107也可以称为散热器。在一些实施例中，粘合层185是诸如DAF的介电层。如图21所示，在金属箔107上形成介电层187，其中，金属箔107位于介电层187和粘合层185之间。在一些实施例中，介电层187是粘合层。
仍然参考图21，然后将晶晶圆附接至由框架181支撑的带183(例如，切割带)。然后实施切割以分离多个管芯130并形成多个单独管芯130，每个管芯均具有附接至背侧的金属箔107。
图22至图27示出根据实施例的在各个制造阶段处的半导体器件500的截面图。除非另有说明，否则图22-图27中的类似的标号示出与图1-图10中相同或类似的组件，并且通过相同或类似的形成方法来形成，因此不再重复细节。
参考图22，在载体101上方形成可以是LTHC膜的介电层103。接下来，在介电层103上方形成导电柱109。可以实施可选的氧化工艺以在导电柱109上方形成氧化物层，以增加导电柱109与后续形成的模制材料137之间的粘合性。
接下来，在图23中，具有附接至背侧的金属箔107的管芯130(也参见图21)通过介电层187(例如，DAF)附接至介电层103。
接下来，参考图24，在介电层103上方形成模制材料137。在所示实例中，模制材料137围绕管芯130、金属箔107和导电柱109。可以实施诸如CMP的平坦化工艺以去除模制材料137的多余部分，从而使得在导电柱109、管芯130和模制材料137之间实现平坦的上表面。在一些实施例中，可以省略平坦化工艺。
接下来，在图25中，在管芯130、导电柱109和模制材料137上方形成再分布结构140。在所示实施例中，再分布结构140电连接至导电柱109和管芯130。此外，连接件145形成在再分布结构140上方并且电连接至再分布结构140。在一些实施例中，连接件145中的至少一个通过再分布结构140电连接至导电柱109。尽管未示出，但是可以在连接件145和再分布结构140之间形成UBM结构。
接下来，在图26中，翻转图25所示的半导体器件500，并且将连接件145附接至由框架151支撑的带153。接下来，通过载体脱粘工艺从半导体器件500去除载体101。在一些实施例中，也在载体脱粘工艺之后去除介电层103。可以实施可选的清洁工艺(例如，蚀刻工艺)以去除介电层103的残留物。如图26所示，在载体脱粘工艺之后，介电层187、导电柱109和模制材料137具有共面的上表面。
接下来，在图27中，将半导体封装件160接合至导电柱109以形成具有PoP结构的半导体器件500。在半导体封装件160和导电柱109之间形成导电接头168。处理与以上参考图10所讨论的处理相同或类似，因此不再重复细节。
通过将预制的金属箔107附接至管芯130的背侧，本发明公开方法避免了在载体101上方形成(例如，通过PVD、CVD)金属箔的需要。由于金属箔(例如，铜箔)和载体101(例如，玻璃载体)可以具有不同的热膨胀系数(CTE)，因此目前公开的方法减少或避免了在制造期间由CTE失配引起的半导体器件500的翘曲。
图28示出根据一些实施例的制造半导体器件的方法3000的流程图。应当理解，图28中所示的实施例方法仅仅是许多可能的实施例方法的实例。本领域中的技术人员应当意识到许多变化、替换和修改。例如，可以添加、去除、替换、重新排列和重复图28中示出的各个步骤。
参考图28，在步骤3010处，将金属箔附接至载体，在附接金属箔之前，预制金属箔。在步骤3020处，在金属箔的远离载体的第一侧上形成导电柱。在步骤3030处，将半导体管芯附接至金属箔的第一侧。在步骤3040处，在半导体管芯和导电柱周围形成模制材料。在步骤3050处，在模制材料上方形成再分布结构。
一些实施例可以实现一些优势。每个所公开的实施例在所形成的半导体器件中形成集成散热器(例如，金属箔或金属膏)。半导体器件的内置散热器有助于管芯130的散热，从而通过例如允许管芯130中的电路的更高集成密度或通过允许管芯130以更高的时钟频率运行来改善管芯130的性能。此外，所公开的方法可以通过使用预先形成的金属箔替换在半导体器件的制造期间形成(例如，通过CVD、PVD)的金属层来降低制造成本和时间。额外的优势可以包括减少半导体器件的翘曲。
在实施例中，一种形成半导体器件的方法包括将金属箔附接至载体，在附接金属箔之前预制该金属箔；在金属箔的远离载体的第一侧上形成导电柱；将半导体管芯附接至金属箔的第一侧；在半导体管芯和导电柱周围形成模制材料；以及在模制材料上方形成再分布结构。在实施例中，该方法还包括在附接半导体管芯之后并且在形成模制材料之前，实施蚀刻工艺，其中，蚀刻工艺减小了导电柱的宽度。在实施例中，蚀刻工艺是湿蚀刻工艺。在实施例中，蚀刻工艺去除金属箔的横向设置在导电柱和半导体管芯之间的部分，并且其中，金属箔的位于半导体管芯和载体之间的剩余部分的宽度小于的半导体管芯的宽度。在实施例中，附接金属箔包括使用粘合层将金属箔附接至载体，其中，该方法还包括在形成再分布结构之后去除载体以暴露粘合层。在实施例中，该方法还包括在去除载体之后去除粘合层，其中在去除粘合层之后，暴露导电柱的远离再分布结构的上表面和模制材料的远离再分布结构的上表面；以及将半导体封装件接合至导电柱的上表面。在实施例中，该方法还括在去除载体之后，在粘合层中形成开口，开口暴露导电柱的远离再分布结构的上表面；以及将半导体封装件接合至导电柱。在实施例中，该方法还包括在附接金属箔之前在载体上方形成介电层，其中，金属箔附接至介电层。在实施例中，附接半导体管芯包括使用介电层将半导体管芯附接至金属箔的第一侧，其中，介电层具有在约0.2瓦每米每开(W/(m·k))至约10W/(m·k)之间的热导率。
在实施例中，一种形成半导体器件的方法包括在载体的第一侧上方形成导电柱；将管芯的背侧附接至载体的第一侧；在管芯和导电柱周围形成模制材料；在管芯、导电柱和模制材料上方形成再分布结构；去除载体，其中，在去除载体之后，暴露导电柱的远离再分布结构的第一表面；在管芯的背侧上方形成散热器；以及将半导体封装件接合至导电柱的第一表面，散热器位于半导体封装件和管芯之间。在实施例中，形成散热器包括在管芯的背侧上方沉积导热材料。在实施例中，导热材料具有在约100瓦每米每开(W/(m·k))和约400W/(m·k)之间的热导率。在实施例中，形成散热器包括在管芯的背侧上方形成金属膏。在实施例中，附接管芯的背侧包括使用管芯附接膜(DAF)将管芯的背侧附接至载体的第一侧，其中，在DAF上方形成金属膏。在实施例中，附接管芯的背侧包括使用管芯附接膜(DAF)将管芯的背侧附接至载体的第一侧，其中该方法还包括在去除载体之后，去除DAF以暴露管芯的背侧，其中，在管芯的背侧上形成金属膏。在实施例中，散热器接触半导体封装件的面向管芯的第一侧。
在实施例中，一种半导体器件包括再分布结构；管芯，其中，管芯的第一侧附接至再分布结构的第一侧；模制材料，位于再分布结构的第一侧上并且位于管芯周围；以及散热器，附接至与管芯的第一侧相对的管芯的第二侧，其中，散热器的远离再分布结构的第一侧比模制材料的远离再分布结构的第一表面靠近再分布结构。在实施例中，散热器是金属箔。在实施例中，半导体器件还包括附接至散热器的第一侧的第一介电层，其中，第一介电层的远离散热器的第一表面与模制材料的第一表面齐平。在实施例中，第一介电层的热导率在约1瓦每米每开(W/(m·k))和约10W/(m·k)之间。
根据本发明的一个方面，提供一种形成半导体器件的方法，方法包括：将金属箔附接至载体，在附接金属箔之前预制金属箔；在金属箔的远离载体的第一侧上形成导电柱；将半导体管芯附接至金属箔的第一侧；在半导体管芯和导电柱周围形成模制材料；以及在模制材料上方形成再分布结构。
根据本发明的一个实施例，方法还包括：在附接半导体管芯之后且在形成模制材料之前，实施蚀刻工艺，其中，蚀刻工艺减小导电柱的宽度。
根据本发明的一个实施例，蚀刻工艺是湿蚀刻工艺。
根据本发明的一个实施例，蚀刻工艺去除金属箔的横向设置在导电柱和半导体管芯之间的部分，并且其中，金属箔的位于半导体管芯和载体之间的剩余部分的宽度小于半导体管芯的宽度。
根据本发明的一个实施例，附接金属箔包括使用粘合层将金属箔附接至载体，其中，方法还包括在形成再分布结构之后去除载体以暴露粘合层。
根据本发明的一个实施例，方法还包括：在去除载体后去除粘合层，其中，在去除粘合层之后，暴露导电柱的远离再分布结构的上表面和模制材料的远离再分布结构的上表面；以及将半导体封装件接合至导电柱的上表面。
根据本发明的一个实施例，方法还包括：在去除载体之后，在粘合层中形成开口，开口暴露导电柱的远离再分布结构的上表面；以及将半导体封装件接合至导电柱。
根据本发明的一个实施例，方法还包括在附接金属箔之前在载体上方形成介电层，金属箔附接至介电层。
根据本发明的一个实施例，附接半导体管芯包括使用介电层将半导体管芯附接至金属箔的第一侧，其中，介电层具有在0.2瓦每米每开(W/(m·k))至10W/(m·k)之间的热导率。
根据本发明的另一方面，提供一种形成半导体器件的方法，方法包括：在载体的第一侧上方形成导电柱；将管芯的背侧附接至载体的第一侧；在管芯和导电柱周围形成模制材料；在管芯、导电柱和模制材料上方形成再分布结构；去除载体，其中，在去除载体之后，暴露导电柱的远离再分布结构的第一表面；在管芯的背侧上方形成散热器；以及将半导体封装件接合至导电柱的第一表面，散热器位于半导体封装件和管芯之间。
根据本发明的一个实施例，形成散热器包括在管芯的背侧上方沉积导热材料。
根据本发明的一个实施例，导热材料具有在100瓦每米每开(W/(m·k))和400W/(m·k)之间的热导率。
根据本发明的一个实施例，形成散热器包括在管芯的背侧上方形成金属膏。
根据本发明的一个实施例，附接管芯的背侧包括使用管芯附接膜(DAF)将管芯的背侧附接至载体的第一侧，其中，在管芯附接膜上方形成金属膏。
根据本发明的一个实施例，附接管芯的背侧包括使用管芯附接膜(DAF)将管芯的背侧附接至载体的第一侧，其中，方法还包括在去除载体之后，去除管芯附接膜以暴露管芯的背侧，其中，在管芯的背侧上形成金属膏。
根据本发明的一个实施例，散热器接触半导体封装件的面向管芯的第一侧。
根据本发明的另一方面，提供一种半导体器件，包括：再分布结构；管芯，其中，管芯的第一侧附接至再分布结构的第一侧；模制材料，位于再分布结构的第一侧上且位于管芯周围；以及散热器，附接至与管芯的第一侧相对的管芯的第二侧，其中，散热器的远离再分布结构的第一侧比模制材料的远离再分布结构的第一表面更靠近再分布结构。
根据本发明的一个实施例，散热器是金属箔。
根据本发明的一个实施例，半导体器件还包括附接至散热器的第一侧的第一介电层，其中，第一介电层的远离散热器的第一表面与模制材料的第一表面齐平。
根据本发明的一个实施例，第一介电层的热导率在1瓦每米每开(W/(m·k))和10W/(m·k)之间。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成半导体器件的方法，所述方法包括：
在载体的第一侧上方形成导电柱；
将管芯的背侧附接至所述载体的所述第一侧；
在所述管芯和所述导电柱周围的所述载体的第一侧上方形成模制材料；
在所述管芯、所述导电柱和所述模制材料上方形成再分布结构；
去除所述载体，其中，在去除所述载体之后，暴露所述导电柱的远离所述再分布结构的第一表面；
在所述管芯的背侧上方形成散热器，其中，形成所述散热器包括：
在所述管芯的背侧上形成金属膏；以及
固化所述金属膏，其中，在所述固化之后，固化的金属膏变成散热器；以及
将半导体封装件接合至所述导电柱的第一端，所述散热器位于所述半导体封装件和所述管芯之间，
其中，所述金属膏的远离所述管芯的上表面物理接触所述半导体封装件的面向所述管芯的下表面，其中，所述半导体封装件的下表面与所述模制材料间隔开。
2.根据权利要求1所述的方法，其中，所述金属膏具有100W/(m·k)和400W/(m·k)之间的热导率。
3.根据权利要求1所述的方法，其中，所述散热器的顶面高于所述模制材料的顶面。
4.根据权利要求1所述的方法，其中，通过粘合层将所述管芯的背侧附接至所述载体的所述第一侧。
5.根据权利要求4所述的方法，其中，形成所述散热器包括：
在去除所述载体之后，去除所述粘合层以在所述模制材料中形成凹槽，所述凹槽暴露所述管芯的背侧，其中，所述凹槽和所述管芯具有相同的宽度，从而使得所述凹槽的侧壁与所述管芯的相应侧壁垂直对准；以及
其中，在所述凹槽中、所述管芯的背侧上以及所述模制材料的远离所述再分布结构的第一表面上形成金属膏。
6.根据权利要求5所述的方法，其中，所述金属膏的下部填充所述凹槽，所述金属膏的位于所述下部上方的上部接触并且沿着所述模制材料的第一表面延伸。
7.根据权利要求6所述的方法，其中，所述金属膏的上部延伸超出所述管芯的侧壁。
8.根据权利要求1所述的方法，其中，在所述半导体封装件和所述导电柱之间形成导电接头。
9.根据权利要求8所述的方法，其中，所述导电接头的上部与所述导电接头的下部之间具有界面。
10.一种形成半导体器件的方法，所述方法包括：
在载体的第一侧上方形成导电柱；
使用粘合层将管芯的背侧附接至所述载体的所述第一侧；
在所述管芯和所述导电柱周围形成模制材料；
在所述管芯、所述导电柱和所述模制材料上方形成再分布结构；
去除所述载体，其中，在去除所述载体之后，暴露所述导电柱的远离所述再分布结构的第一表面；
去除所述粘合层以在所述模制材料中形成凹槽，其中，所述凹槽的侧壁与所述管芯的相应侧壁垂直对准；
在所述管芯的背侧上方形成散热器；以及
将半导体封装件接合至所述导电柱的第一表面，所述散热器位于所述半导体封装件和所述管芯之间，
其中，所述散热器具有从所述管芯的背侧延伸至所述模制材料的上表面的下部以及在所述模制材料的上表面之上延伸的上部，其中，所述下部的边界与所述管芯的边界对准，并且所述上部横向延伸超过所述管芯的边界，在所述管芯上方形成悬置部分，
其中，形成所述散热器包括在所述管芯的所述背侧上方沉积导热材料，并且其中，所述导热材料的远离所述管芯的上表面物理接触所述半导体封装件的面向所述管芯的下表面，其中，所述半导体封装件的下表面与所述模制材料间隔开。
11.根据权利要求10所述的方法，其中，在所述半导体封装件和所述导电柱之间形成导电接头。
12.根据权利要求10所述的方法，其中，所述导热材料具有在100瓦每米每开(W/(m·k))和400W/(m·k)之间的热导率。
13.根据权利要求10所述的方法，其中，所述导热材料为金属膏。
14.根据权利要求13所述的方法，其中，附接所述管芯的所述背侧包括使用管芯附接膜将所述管芯的所述背侧附接至所述载体的所述第一侧，其中，在所述管芯附接膜上方形成所述金属膏。
15.根据权利要求13所述的方法，其中，附接所述管芯的所述背侧包括使用管芯附接膜将所述管芯的所述背侧附接至所述载体的所述第一侧，其中，所述方法还包括在去除所述载体之后，去除所述管芯附接膜以暴露所述管芯的所述背侧，其中，在所述管芯的所述背侧上形成所述金属膏。
16.根据权利要求10所述的方法，其中，所述散热器接触所述半导体封装件的面向所述管芯的第一侧。
17.一种半导体器件，包括：
再分布结构；
管芯，其中，所述管芯的第一侧附接至所述再分布结构的第一侧；
导电柱，设置在所述管芯周围并且附接至所述再分布结构的第一侧，其中，所述导电柱的表面上方形成有氧化物层；
模制材料，位于所述再分布结构的所述第一侧上且位于所述管芯和所述导电柱周围；
散热器，附接至与所述管芯的所述第一侧相对的所述管芯的第二侧，其中，所述散热器的远离所述再分布结构的第一侧比所述模制材料的远离所述再分布结构的第一表面更靠近所述再分布结构，其中，所述散热器设置在所述管芯的横向范围内；以及
半导体封装件，接合至所述导电柱的与所述再分布结构相对的侧，所述散热器位于所述半导体封装件和所述管芯之间，
其中，所述散热器的远离所述管芯的上表面物理接触所述半导体封装件的面向所述管芯的下表面，其中，所述半导体封装件的下表面与所述模制材料间隔开。
18.根据权利要求17所述的半导体器件，其中，所述散热器是金属箔。
19.根据权利要求17所述的半导体器件，还包括附接至所述散热器的所述第一侧的第一介电层，其中，所述第一介电层的远离所述散热器的第一表面与所述模制材料的所述第一表面齐平。
20.根据权利要求19所述的半导体器件，其中，所述第一介电层的热导率在1瓦每米每开(W/(m·k))和10W/(m·k)之间。
CN202110685172.7A 2018-04-30 2018-07-20 半导体器件及其形成方法 Active CN113410144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110685172.7A CN113410144B (zh) 2018-04-30 2018-07-20 半导体器件及其形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/967,046 2018-04-30
US15/967,046 US10510595B2 (en) 2018-04-30 2018-04-30 Integrated fan-out packages and methods of forming the same
CN201810804923.0A CN110416094B (zh) 2018-04-30 2018-07-20 半导体器件及其形成方法
CN202110685172.7A CN113410144B (zh) 2018-04-30 2018-07-20 半导体器件及其形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810804923.0A Division CN110416094B (zh) 2018-04-30 2018-07-20 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN113410144A CN113410144A (zh) 2021-09-17
CN113410144B true CN113410144B (zh) 2024-01-30

Family

ID=67848044

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110685172.7A Active CN113410144B (zh) 2018-04-30 2018-07-20 半导体器件及其形成方法
CN201810804923.0A Active CN110416094B (zh) 2018-04-30 2018-07-20 半导体器件及其形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810804923.0A Active CN110416094B (zh) 2018-04-30 2018-07-20 半导体器件及其形成方法

Country Status (5)

Country Link
US (3) US10510595B2 (zh)
KR (1) KR102241696B1 (zh)
CN (2) CN113410144B (zh)
DE (1) DE102018110872B3 (zh)
TW (1) TWI669764B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102566772B1 (ko) * 2018-11-09 2023-08-14 삼성전자주식회사 반도체 패키지
US11024586B2 (en) * 2019-01-22 2021-06-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10950631B1 (en) * 2019-09-24 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator wafer having a composite insulator layer
US11508633B2 (en) * 2020-05-28 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having taper-shaped conductive pillar and method of forming thereof
DE102020125813A1 (de) 2020-10-02 2022-04-07 Infineon Technologies Ag Verfahren zum herstellen eines chipgehäuses und chipgehäuse
US11955456B2 (en) * 2021-06-30 2024-04-09 Texas Instruments Incorporated Flip chip packaged devices with thermal pad
CN114050111A (zh) * 2021-11-16 2022-02-15 江苏芯德半导体科技有限公司 一种扇出型封装方法及扇出型封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665852A (zh) * 2016-07-29 2018-02-06 台湾积体电路制造股份有限公司 使用含金属层以减小封装件形成中的载体冲击

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184946A (ja) * 2000-12-11 2002-06-28 Murata Mfg Co Ltd Ｍｉｍキャパシタおよびその製造方法
US20050056365A1 (en) * 2003-09-15 2005-03-17 Albert Chan Thermal interface adhesive
US20070200133A1 (en) * 2005-04-01 2007-08-30 Akira Hashimoto Led assembly and manufacturing method
JP2007281043A (ja) * 2006-04-04 2007-10-25 Matsushita Electric Ind Co Ltd 半導体装置
TWI311789B (en) * 2006-06-13 2009-07-01 Siliconware Precision Industries Co Ltd Heat sink package structure and method for fabricating the same
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8003496B2 (en) 2009-08-14 2011-08-23 Stats Chippac, Ltd. Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die
JP5588137B2 (ja) * 2009-09-14 2014-09-10 新光電気工業株式会社 半導体装置の製造方法
US8193040B2 (en) * 2010-02-08 2012-06-05 Infineon Technologies Ag Manufacturing of a device including a semiconductor chip
WO2011125277A1 (ja) 2010-04-07 2011-10-13 株式会社島津製作所 放射線検出器およびそれを製造する方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9735087B2 (en) 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9035461B2 (en) * 2013-01-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US20150136303A1 (en) * 2013-05-28 2015-05-21 Hugetemp Energy Ltd. Method for manufacturing compound heat sink
US8980691B2 (en) 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9425121B2 (en) * 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9379041B2 (en) * 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US20150170923A1 (en) * 2013-12-18 2015-06-18 Intermolecular, Inc. Feature Size Reduction in Semiconductor Devices by Selective Wet Etching
US9824989B2 (en) * 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
JP6415365B2 (ja) 2014-03-28 2018-10-31 株式会社ジェイデバイス 半導体パッケージ
US9330998B2 (en) * 2014-04-18 2016-05-03 Laird Technologies, Inc. Thermal interface material assemblies and related methods
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9379097B2 (en) 2014-07-28 2016-06-28 Apple Inc. Fan-out PoP stacking process
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
US9812337B2 (en) 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
KR102265243B1 (ko) 2015-01-08 2021-06-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9842826B2 (en) 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9520372B1 (en) * 2015-07-20 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package (WLP) and method for forming the same
US9704825B2 (en) * 2015-09-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9881908B2 (en) 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
US10002857B2 (en) 2016-04-12 2018-06-19 Qualcomm Incorporated Package on package (PoP) device comprising thermal interface material (TIM) in cavity of an encapsulation layer
US9870975B1 (en) 2016-07-14 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package with thermal dissipation structure and method for forming the same
JP6867243B2 (ja) * 2017-06-26 2021-04-28 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665852A (zh) * 2016-07-29 2018-02-06 台湾积体电路制造股份有限公司 使用含金属层以减小封装件形成中的载体冲击

Also Published As

Publication number Publication date
KR102241696B1 (ko) 2021-04-20
CN110416094B (zh) 2021-07-13
US20220199465A1 (en) 2022-06-23
US10510595B2 (en) 2019-12-17
TWI669764B (zh) 2019-08-21
DE102018110872B3 (de) 2019-09-26
CN113410144A (zh) 2021-09-17
US11257715B2 (en) 2022-02-22
US20200006136A1 (en) 2020-01-02
KR20190125913A (ko) 2019-11-07
CN110416094A (zh) 2019-11-05
US20190333811A1 (en) 2019-10-31
TW201946165A (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
TWI683401B (zh) 半導體結構及其形成方法
CN113410144B (zh) 半导体器件及其形成方法
CN107768351B (zh) 具有热机电芯片的半导体封装件及其形成方法
TWI669785B (zh) 半導體封裝體及其形成方法
CN109786266B (zh) 半导体封装件及其形成方法
TWI713129B (zh) 半導體元件及其形成方法
TWI703680B (zh) 半導體封裝件及其形成方法
CN108122880B (zh) 半导体装置的制造方法
TW201630147A (zh) 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法
TWI754839B (zh) 封裝結構及其形成方法
CN110880457B (zh) 半导体封装件及其形成方法
KR102524244B1 (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
US20220238407A1 (en) Three-dimensional integrated circuit structures and methods of forming the same
TWI806163B (zh) 封裝結構、半導體裝置、及封裝結構的製造方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant