CN113391195B - 故障检测电路及半导体装置 - Google Patents

故障检测电路及半导体装置 Download PDF

Info

Publication number
CN113391195B
CN113391195B CN202010914346.8A CN202010914346A CN113391195B CN 113391195 B CN113391195 B CN 113391195B CN 202010914346 A CN202010914346 A CN 202010914346A CN 113391195 B CN113391195 B CN 113391195B
Authority
CN
China
Prior art keywords
signal
level
circuit
semiconductor device
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010914346.8A
Other languages
English (en)
Other versions
CN113391195A (zh
Inventor
推名兼士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN113391195A publication Critical patent/CN113391195A/zh
Application granted granted Critical
Publication of CN113391195B publication Critical patent/CN113391195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31718Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31724Test controller, e.g. BIST state machine
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31707Test strategies

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及故障检测电路及半导体装置。故障检测电路具备第一信号产生电路、第一电路、第二电路及第三电路。第一信号产生电路输出具有在第一电平和第二电平间周期性切换的电平的第一信号。第一电路输出在具有第一或第二电平的第二信号具有与第一信号相同电平期间具有第一电平、且在第二信号具有与第一信号不同的电平期间具有第二电平的第三信号。第二电路输出在具有与第三信号具有的电平相同电平的第四信号具有与第一信号相同电平期间具有第一电平、且在第四信号具有与第一信号不同电平期间具有第二电平的第五信号。第三电路输出在第二及第五信号具有相同电平期间具有第三电平、且在第二及第五信号具有不同电平时具有第四电平的第六信号。

Description

故障检测电路及半导体装置
相关申请
本申请享受以日本专利申请2020-41695号(申请日:2020年3月11日)为基础申请的优先权。本申请通过参考该基础申请而包括基础申请的全部内容。
技术领域
实施方式大体上涉及故障检测电路及半导体装置。
背景技术
在汽车、工厂的工业机械等中的用途中,已知有针对半导体装置的逻辑电路的故障诊断电路。关于这样的故障诊断电路,要求能够降低电路规模的增大。
发明内容
实施方式提供一种故障检测电路及半导体装置,能够减少电路规模的增大,避免因用于进行诊断的软件负载的增加而导致的性能降低。
实施方式的故障检测电路具备第一信号产生电路、第一电路、第二电路及第三电路。第一信号产生电路输出具有在第一电平和第二电平间周期性切换的电平的第一信号。第一电路输出第三信号,该第三信号在具有第一电平或第二电平的第二信号具有与第一信号相同的电平的期间具有第一电平,并且在第二信号具有与第一信号不同的电平的期间具有第二电平。第二电路输出第五信号,该第五信号在具有与第三信号所具有的电平相同的电平的第四信号具有与第一信号相同的电平的期间具有第一电平,并且在第四信号具有与第一信号不同的电平的期间具有第二电平。第三电路输出第六信号,该第六信号在第二信号及第五信号具有相同的电平的期间具有第三电平,并且在第二信号及第五信号具有不同的电平时具有第四电平。
附图说明
图1表示第一实施方式的系统100中的功能块。
图2表示第一实施方式的半导体装置1中的功能块。
图3表示第一实施方式的半导体装置1处于正常状态且未动作时的各信号的时序图的一例。
图4表示第一实施方式的半导体装置1处于正常状态且开始通信时的各信号的时序图的一例。
图5表示第一实施方式的半导体装置1处于异常状态且未动作时的各信号的时序图的一例。
图6表示第一实施方式的比较例的半导体装置1中的功能块。
图7表示第一实施方式的比较例的半导体装置1处于正常状态且开始通信时的各信号的时序图的一例。
图8表示第一实施方式的比较例的半导体装置1处于异常状态且开始通信时的各信号的时序图的一例。
图9表示第二实施方式的半导体装置1中的功能块。
图10表示第二实施方式的半导体装置1的时钟信号的传输的例子。
图11表示第二实施方式的半导体装置1处于正常状态且未动作时的各信号的时序图的一例。
图12表示第二实施方式的半导体装置1处于正常状态且开始通信时的各信号的时序图的一例。
图13表示第二实施方式的半导体装置1处于异常状态且未动作时的各信号的时序图的一例。
图14表示第三实施方式的半导体装置1中的功能块。
图15表示第三实施方式的半导体装置1处于正常状态且未动作时的各信号的时序图的一例。
图16表示第三实施方式的半导体装置1处于正常状态且开始通信时的各信号的时序图的一例。
图17表示第三实施方式的半导体装置1处于异常状态且未动作时的各信号的时序图的一例。
图18表示第四实施方式的半导体装置1中的功能块。
图19表示第四实施方式的半导体装置1处于正常状态且未动作时的各信号的时序图的一例。
图20表示第四实施方式的半导体装置1处于正常状态且开始通信时的各信号的时序图的一例。
图21表示第四实施方式的半导体装置1处于异常状态且未动作时的各信号的时序图的一例。
具体实施方式
以下,参照附图对实施方式进行记述。在以下的记述中,具有大致相同的功能及构成的构成要素标注相同的附图标记,有时省略重复的说明。各功能块能够作为硬件、计算机软件中的任意一个或将两者组合而得到的功能块来实现。因此,主要从这些功能的观点出发,以明确各功能块也是它们中的任一个。另外,各功能块并不是必须如以下的例子那样进行区分。例如,一部分功能也可以通过与例示的功能块不同的功能块来执行。进而,例示的功能块也可以被分割为更细的功能子块。
另外,实施方式的方法的流程中的任一步骤均不限定于例示的顺序,只要不表示为不是这样,则能够以与例示的顺序不同的顺序及(或者)与其他步骤并行地发生。
在本说明书及权利要求书中,某第一要素与其他的第二要素“连接”包括第一要素直接或者始终或选择性地经由成为导电性的要素与第二要素连接。
另外,在本说明书中,关于某信号的“H”电平及“L”电平,只不过分别是指该信号能够取得的2个电平中的较高的一方和较低的一方。因此,不限于某信号的“H”电平与其他信号的“H”电平具有相同的电位,不限于某信号的“L”电平与其他信号的“L”电平具有相同的电位。
同样地,在权利要求书中,不限于某信号的第一电平与其他信号的第一电平具有相同的电位,不限于某信号的第二电平与其他信号的第二电平具有相同的电位。只不过与各信号相关的第一电平是指该信号能够取得的2个电平中的一个,且与各信号相关的第二电平是指该信号能够取得的2个电平中的另一个。因此,是指某信号具有第一电平并且其他信号具有第一电平是、该2个信号均具有2个电平中的较高的一方、或者该2个信号均具有2个电平中的较低的一方。
在本说明书中,“半导体装置1处于正常状态”是指,半导体装置1所包含的全部装置、导线按照程序发挥功能的状态。例如,正常状态是指,在某个装置中正确地接收接收信号的电平,基于接收到的信号的电平进行正确的处理,并能够对下一个发送目的地传输没有信息的错误或遗漏的状态的信号等的状态。“半导体装置1处于异常状态”是指,存在半导体装置1所包含的装置中的至少1个对于信号无法正确地进行接收、无法进行处理、及(或者)无法进行发送等不良情况的状态。例如,处于异常状态的装置在接收到怎样的接收信号的情况下,都会发送“L”电平的信号等、对下一个发送目的地发送错误的信息的信号。
[1]第一实施方式
[1-1]构成
图1表示第一实施方式的系统100中的功能块。系统100例如能够作为车辆实现。如图1所示,系统100包括通信模块200及控制器300。控制器300例如控制系统100中的其他功能块。这样的其他功能块的例子在系统100为车辆的情况下,包括制动器。
通信模块200包括半导体装置1及半导体装置2。半导体装置2例如是微型计算机,基于被保存于存储介质的代码(程序)进行动作。半导体装置2基于代码而生成各种控制信号,并输出所生成的控制信号。控制信号包含用于各种信息的通知的信号、数据。
半导体装置1从半导体装置2接收控制信号。半导体装置1基于控制信号进行动作。半导体装置1根据需要对控制信号进行处理。半导体装置1基于控制信号及(或)半导体装置1的状态,生成异常检测信号。半导体装置1输出异常检测信号。
控制器300从半导体装置1接收异常检测信号。控制器300在接收到异常检测信号时,基于异常检测信号来控制其他功能块。
图2表示第一实施方式的半导体装置1中的功能块。如图2所示,半导体装置1包括端子控制模块3、通信控制模块4、存储器5、中断控制器6、异或(EXOR)门7和8、低频信号产生电路9及比较电路10。此外,半导体装置1包括节点A、B、C及D。EXOR门7和8、低频信号产生电路9及比较电路10用作故障检测电路400。
以下记述半导体装置1中的各要素的功能。EXOR门具有第一输入端、第二输入端及输出端。EXOR门输出在第一输入端接收的信号的电平与在第二输入端接收的信号的电平的异或。EXOR门7在第一输入端连接于节点A。节点A与半导体装置2连接,传输来自半导体装置2的控制信号。EXOR门7的输出端连接于节点B。
端子控制模块3在输入端与节点B连接。端子控制模块3根据需要对在输入端接收到的信号进行简单的处理。由端子控制模块3进行的处理例如包括将信号的电平反转的处理。端子控制模块3输出基于处理而生成的信号。在第一实施方式及后述的各实施方式中,端子控制模块3直接输出在输入端接收到的信号。端子控制模块3的输出端与节点C连接。
EXOR门8在第一输入端连接于节点C。
低频信号产生电路9接收未图示的时钟信号,并基于时钟信号产生低频信号。低频信号是电平周期性地变化的信号。低频信号被供给至EXOR门7的第二输入端和EXOR门8的第二输入端。EXOR门8的输出端连接于节点D。
通信控制模块4在输入端与节点D连接。通信控制模块4基于在输入端接收到的信号,生成各种信号及数据。通信控制模块4还从接收到的信号中取出控制数据。通信控制模块4对接收到的信号进行判定,并基于判定的结果生成中断信号。中断信号例如在输入端接收到的信号中包含错误的情况下生成。
存储器5从通信控制模块4接收控制数据。控制数据例如由系统100中的其他功能块使用。
中断控制器6从通信控制模块4接收中断信号。中断控制器6基于中断信号来控制在系统100中的中断处理。
比较电路10在第一输入端与节点D连接,在第二输入端与节点A连接。比较电路10在第一输入端接收信号(比较电路信号1),在第二输入端接收控制信号。比较电路10对比较电路信号1和控制信号进行比较。比较电路10基于比较结果输出信号。输出的信号作为异常检测信号发挥功能。比较电路10在比较电路信号1及控制信号所具有的电平始终相同时,输出“L”电平的异常检测信号。另一方面,比较电路10若检测出比较电路信号1及控制信号所具有的电平不同,则输出“H”电平的异常检测信号。一旦检测到比较电路信号1及控制信号具有的电平不同,则在内部的锁存电路中保存表示检测到不一致的意思的值(例如“H”电平)。并且,比较电路10在通过内部锁存电路保存有“H”电平的期间,持续输出“H”电平的异常检测信号。因此,在异常检测信号上升至“H”电平之后,异常检测信号始终为“H”电平。例如,在异常检测信号被解除之前,异常检测信号始终为“H”电平,不依赖于比较电路信号1及控制信号所具有的电平。
[1-2]各信号的时序图
以下,对第一实施方式的半导体装置1中的各信号的时序图的一例进行说明。在各动作时,第一实施方式的半导体装置1表示以下那样的时序图。
[1-2-1]正常状态且未动作时
图3表示第一实施方式的半导体装置1处于正常状态且未动作时的各信号的时序图的一例。图3中的控制信号(A)、控制信号(B)、控制信号(C)及控制信号(D)分别是指图2的节点A、节点B、节点C及节点D的信号。
由于控制信号(A)是未动作时的信号,因此始终为“L”电平。
低频信号是周期性地重复“L”电平和“H”电平的信号。在图3的例子中,低频信号的一个周期从时刻t1到时刻t3,低频信号从时刻t1到时刻t2维持“L”电平,从时刻t2到时刻t3维持“H”电平。从时刻t1到时刻t2的期间、及从时刻t2到时刻t3的期间是从时刻t1到t3的期间的一半。
另外,从时刻t3到时刻t5的期间及从时刻t5到时刻t7的期间与从时刻t1到时刻t3的期间相同,是一个周期量的期间。从时刻t3到时刻t4的期间是从时刻t3到时刻t5的期间的一半。从时刻t5到时刻t6的期间是从时刻t5到时刻t7的期间的一半。
控制信号(B)具有与低频信号的电平相同的电平。这是由于异或门7将接收到的控制信号(A)与低频信号的电平的异或作为控制信号(B)而发送。在时刻t1到时刻t2,控制信号(A)为“L”电平,且低频信号为“L”电平,因此,EXOR门7发送“L”电平的控制信号(B)。在时刻t2到时刻t3,控制信号(A)为“L”电平,且低频信号为“H”电平,因此,EXOR门7发送“H”电平的控制信号(B)。由于周期性地重复这一点,因此控制信号(B)具有与低频信号的电平相同的电平。
控制信号(C)是与控制信号(B)和低频信号相同的信号。图3是端子控制模块3正常工作的例子,因此控制信号(C)具有与接收到的控制信号(B)的电平相同的电平。
控制信号(D)始终为“L”电平。这是由于EXOR门8将接收到的控制信号(C)与低频信号的电平的异或作为控制信号(D)而发送。如上所述,控制信号(C)和低频信号是相同的信号。具体而言,在时刻t1到时刻t2,控制信号(C)为“L”电平,且低频信号为“L”电平,因此,EXOR门8发送“L”电平的控制信号(D)。在时刻t2到时刻t3,控制信号(C)为“H”电平,且低频信号为“H”电平,因此,EXOR门8发送“L”电平的控制信号(D)。由于周期性地重复这一点,因此控制信号(D)始终为“L”电平的信号。这样,在未动作时且端子控制模块3正常动作的例子中,控制信号(D)具有与控制信号(A)的电平相同的电平。
异常检测信号始终为“L”电平。这是因为,如上所述,控制信号(A)及控制信号(D)始终是相同电平的信号,因此比较电路10始终发送“L”电平的异常控制信号。即,在第一实施方式的半导体装置1处于正常状态且未动作时,异常检测信号始终为“L”电平。
[1-2-2]正常状态且通信开始时
图4表示第一实施方式的半导体装置1处于正常状态且开始通信时的各信号的时序图的一例。图4中的控制信号(A)、控制信号(B)、控制信号(C)及控制信号(D)分别是指与图3相同的信号。另外,图4中的时刻t1~t7分别是指与图3同样的时刻。
控制信号(A)从时刻tx到时刻ty维持“H”电平,其他期间维持“L”电平。时刻tx是时刻t4与时刻t5的中间的时刻。时刻ty是时刻tx与时刻t5的中间的时刻。从时刻tx到时刻ty的期间是从时刻t4到时刻t5的期间的4分之1。从时刻tx到时刻ty的“H”电平的信号被称为启动信号。启动信号通知数据发送的开始。
低频信号与图3相同。
控制信号(B)从时刻tx到时刻ty维持“L”电平,其他期间为与低频信号相同的信号。这是因为,与图3同样地,异或门7将接收到的控制信号(A)与低频信号的电平的异或作为控制信号(B)而发送。在时刻tx到时刻ty,控制信号(A)为“H”电平,且低频信号为“H”电平,因此,EXOR门7发送“L”电平的控制信号(B)。在时刻tx到时刻ty的期间以外的期间,EXOR门7与图3同样地发送控制信号(B),控制信号(B)具有与低频信号的电平相同的电平。
控制信号(C)具有与控制信号(B)及低频信号的电平相同的电平。图4与图3同样地、是端子控制模块3正常动作的例子,因此控制信号(C)具有与接收到的控制信号(B)的电平相同的电平。
控制信号(D)从时刻tx到时刻ty维持“H”电平,其他期间维持“L”电平。这是由于EXOR门8将接收到的控制信号(C)与低频信号的电平的异或作为控制信号(D)而发送。如上所述,控制信号(C)和低频信号在时刻tx到时刻ty的期间以外的期间是相同的信号。具体而言,在时刻tx到时刻ty,控制信号(C)为“H”电平,且低频信号为“H”电平,因此,EXOR门8发送“L”电平的控制信号(D)。在时刻tx到时刻ty的期间以外的期间,EXOR门8与图3同样地发送控制信号(D),控制信号(D)维持“L”电平。这样,在通信开始时且端子控制模块3正常动作的例子中,控制信号(D)具有与控制信号(A)的电平相同的电平。
异常检测信号始终为“L”电平。这是因为,如上所述,控制信号(A)及控制信号(D)始终是相同电平的信号,因此比较电路10始终发送“L”电平的异常控制信号。即,在第一实施方式的半导体装置1处于正常状态且开始通信时,异常检测信号始终为“L”电平。从此前的说明可知,不限于通信开始时,在半导体装置1处于正常状态的期间,控制信号(D)具有与控制信号(A)相同的电平,并且异常检测信号始终为“L”电平。
[1-2-3]异常状态且未动作时
图5表示第一实施方式的半导体装置1处于异常状态且未动作时的各信号的时序图的一例。第一实施方式中的异常状态是指,图2的端子控制模块3在时刻t4(后述)发生故障,无法正确地发送正常电平的信号的状态。图5中的控制信号(A)、控制信号(B)、控制信号(C)及控制信号(D)分别是指与图3相同的信号。另外,图4中的时刻t1~t7分别是指与图3同样的时刻。
各信号在到达发生了故障的端子控制模块3以前,与图3的正常状态时同等地传递。
控制信号(A)、低频信号及控制信号(B)不受端子控制模块3的故障的影响。因此,控制信号(A)、低频信号及控制信号(B)与图3相同。
控制信号(C)在发生故障的时刻t4之前,具有与控制信号(B)的电平相同的电平。控制信号(C)在时刻t4以后,无法正确地发送控制信号(B)的电平,例如始终发送“L”电平的信号。
控制信号(D)在时刻t4之前始终为“L”电平,与图3相同。换言之,在异或门8在接收到正常的控制信号(C)的期间,控制信号(D)始终为“L”电平。在时刻t4以后,EXOR门8将接收到的异常的控制信号(C)和低频信号的电平的异或作为控制信号(D)而发送。因此,控制信号(D)在控制信号(C)和低频信号不是相同的电平的期间成为“H”电平。这样,在未动作时且端子控制模块3产生异常的例子中,控制信号(D)具有在产生异常的时刻以后成为与控制信号(A)不同的电平的期间。
异常检测信号在时刻t4之前始终为“L”电平,与图3相同。在时刻t4以后,始终为“H”电平。更准确而言,在发生故障之后,在控制信号(D)最初成为“H”电平的时刻(本例中为时刻t4)以后,始终为“H”电平。这是因为,如上所述,比较电路10在接收到电平不同的控制信号(A)和控制信号(D)时,此后始终发送“H”电平的异常控制信号。即,在第一实施方式的半导体装置1为异常状态且未动作时,异常检测信号具有“H”电平的期间。
[1-3]优点(效果)
根据以上说明的第一实施方式的半导体装置1,即使在半导体装置1未动作时,也能够检测端子控制模块3的故障。另外,能够减少由故障检测电路引起的电路规模的增大。以下,对第一实施方式的半导体装置1的详细的效果进行说明。
例如,搭载于车辆等的半导体装置,基于控制信号进行动作,根据需要对控制信号进行处理等,承担重要的作用。因此,在构成半导体装置的装置发生了故障的情况下,迅速地检测异常并对其他装置进行催促,这在维持系统方面是重要的,也涉及二次损害的抑制。
然而,在半导体装置1不具有故障检测装置的情况下,有时无法进行异常检测,无法进行系统的控制。使用图6~8对该情况进行说明。图6表示第一实施方式的比较例的半导体装置1中的功能块。如图6所示,半导体装置1不具有故障检测装置。半导体装置1包括端子控制模块3、通信控制模块4、存储器5、中断控制器6。端子控制模块3在输入端与节点A连接。端子控制模块3的输出端与节点B连接。通信控制模块4在输入端与节点B连接。
图7表示第一实施方式的比较例的半导体装置1处于正常状态且开始通信时的各信号的时序图的一例。图4中的控制信号(A)及控制信号(B)分别是指图6的节点A及节点B的信号。
控制信号(A)从时刻t1’到时刻t2’维持“H”电平。从时刻t1’到时刻t2’的“H”电平的信号是启动信号。启动信号例如通知在启动信号之后的某个期间经过后数据开始流动这一情况。
另外,控制信号(A)从时刻t3’到时刻t4’,根据数据的内容以各种组合产生“H”电平和“L”电平。
另外,控制信号(A)从时刻t5’到时刻t6’维持“H”电平。从时刻t5’到时刻t6’的“H”电平的信号是结束信号。结束信号例如在数据被发送后的某个期间经过后流动,由此通知数据的发送已结束这一情况。
控制信号(B)表示在图7中端子控制模块3正常动作的例子,因此具有与接收到的控制信号(A)的电平相同的电平。
接收数据与由通信控制模块4接收到的数据相同,从时刻t6’开始输出。
另外,由图7可知,即使半导体装置1处于正常状态,在未动作的情况下,控制信号(A)也始终具有“L”电平。
图8表示第一实施方式的比较例的半导体装置1处于异常状态且开始通信时的各信号的时序图的一例。第一实施方式的比较例中的异常状态是指,图6的端子控制模块3在时刻t1’发生故障,无法正确地发送正常的电平的信号的状态。
各信号在到达发生了故障的端子控制模块3以前,与图3的正常状态时同等地传递。
控制信号(A)不受端子控制模块3的故障的影响。因此,控制信号(A)与图7相同。控制信号(B)在时刻t1’以后,无法正确地发送控制信号(A)的电平,例如始终具有“L”电平。接收数据在时刻t1’以后没有接收数据。这是因为通信控制模块4在时刻t1’以后始终接收“L”电平的控制信号(B),无法接收启动信号或结束信号。
如上所述,在第一实施方式的比较例的半导体装置1中,在端子控制模块3发生了故障的情况下,有时无法正常地传递发生了故障的时刻以后的信号。为了防止这种情况,存在通过电路的双重化、基于软件的定期的诊断来检测故障的情况。
然而,电路的双重化、基于软件的定期的诊断有时因电路规模的增大、软负荷的增加而导致的性能降低等成为问题。另外,在电路的双重化、基于软件的定期的诊断中,如果不是半导体装置1工作的状况,则无法进行故障检测。即,无法区别出由于端子控制模块3的故障而控制信号(B)停留在“L”电平的情况、和即使端子控制模块3处于正常状态也由于半导体装置1未动作因此控制信号(B)停留在“L”电平的情况。也考虑在工作的阶段即使发生故障也难以应对的情况。
与此相对,第一实施方式中的半导体装置1包括EXOR门7和8及低频信号产生电路9。被输入到端子控制模块3的控制信号(B)是来自低频信号产生电路9的低频信号和控制信号(A)的异或。因此,即使在由于半导体装置1未动作而控制信号(A)始终停留在“L”电平的期间,控制信号(B)也具有周期性变化的电平,具有与低频信号相同的电平。并且,来自端子控制模块3的控制信号(C)和低频信号通过EXOR门8进行比较。如果半导体装置1未动作,且端子控制模块3处于正常状态,则控制信号(C)和低频信号应该具有相同的电平。另一方面,如果半导体装置1未动作,且端子控制模块3发生故障,则控制信号(C)与低频信号应该具有不同的电平。通过检测这样的控制信号(C)的电平与低频信号的电平的不一致,即使在半导体装置1未动作时也能够检测端子控制模块3的故障。
另外,为了检测故障而附加的要素仅为EXOR门7及8、及低频信号产生电路9。该结构与使电路双重化的情况相比节省空间。因此,根据第一实施方式,能够节省空间地进行故障检测。
以上的结果是,第一实施方式的半导体装置1即使在装置未动作的状态下也能够进行故障检测,并且能够减少故障检测电路的电路规模的增大。因此,第一实施方式的半导体装置1能够降低故障导致的风险。
[2]第二实施方式
[2-1]构成
第二实施方式的半导体装置1涉及异或门7与异或门8的距离远离的情况。
在第二实施方式中,半导体装置1具有具备多个低频信号产生电路的结构。其他结构与第一实施方式大致相同。以下,对于第二实施方式的半导体装置1,主要对与第一实施方式不同的点进行说明。
图9表示第二实施方式的半导体装置1中的功能块。除了追加了低频信号产生电路11以外,与图2相同。但是,在第二实施方式中,假定节点B的布线及节点C的布线长。EXOR门7和8、低频信号产生电路9和11及比较电路10用作故障检测电路500。在第一实施方式的半导体装置1中,从1个低频信号产生电路9向EXOR门7及8发送低频信号。与此相对,在第二实施方式的半导体装置1中,分别从低频信号产生电路9向EXOR门7、从低频信号产生电路11向EXOR门8发送低频信号。
图10表示第二实施方式的半导体装置1的时钟信号的传输的例子。半导体装置1例如从外部接收时钟信号,根据接收到的时钟信号生成各种频率的内部时钟信号。然后,将生成的内部时钟信号供给至需要内部时钟信号的电路。时钟信号有时在传输的过程中产生延迟。另一方面,在彼此相同的定时即同步地进行动作的多个电路,需要接收电平在相同的定时发生变化的时钟信号。这样的被供给电平在相同的定时发生变化的时钟信号的范围被称为时钟域。
如图10所示,在第二实施方式的半导体装置1中,低频信号产生电路9及11位于相同的时钟域CD1中。因此,来自低频信号产生电路9的低频信号和来自低频信号产生电路11的低频信号同步,实质上具有在相同的定时变化的电平。半导体装置1能够包含其他的时钟域CD2、CD3、及CD4等。
[2-2]各信号的时序图
以下,对第二实施方式的半导体装置1中的各信号的时序图的一例进行说明。在各动作时,第二实施方式的半导体装置1表示以下的图11~13那样的时序图。在图11~13中,控制信号(A)、控制信号(B)、控制信号(C)、控制信号(D)及异常检测信号分别是指与图3相同的信号。图11~13中的低频信号(从低频信号产生电路9输出的信号)与图3的低频信号相同。图11~13中的时刻t1~t7分别是指与图3同样的时刻。以下,有时将从低频信号产生电路9输出的信号称为第一低频信号。
图11表示第二实施方式的半导体装置1处于正常状态且未动作时的各信号的时序图的一例。
控制信号(A)、第一低频信号(低频信号产生电路9)、控制信号(B)及控制信号(C)不受低频信号产生电路11的追加的影响。因此,控制信号(A)、第一低频信号、控制信号(B)及控制信号(C)分别具有与图3相同的电平。低频信号(从低频信号产生电路11输出的信号)具有与第一低频信号(低频信号产生电路9)的电平相同的电平。以下,有时将从低频信号产生电路11输出的信号称为第二低频信号。由于第二低频信号(低频信号产生电路11)具有与第二低频信号(低频信号产生电路9)的电平相同的电平,因此控制信号(D)及异常检测信号也不受低频信号产生电路11的追加的影响,分别具有与图3相同的电平。这样,在第二实施方式中追加的低频信号产生电路11起到与低频信号产生电路9相同的作用,因此各信号的时序图与第一实施方式(图3)相同。即,在第一实施方式的半导体装置1处于正常状态且未动作时,异常检测信号始终为“L”电平。
图12表示第二实施方式的半导体装置1处于正常状态且开始通信时的各信号的时序图的一例。图12中的时刻tx及ty分别是指与图4同样的时刻。与图11同样地,低频信号产生电路11输出具有在与来自低频信号产生电路9的第一低频信号相同的定时变化的电平的第二低频信号,因此各信号的时序图与第一实施方式(图4)相同。即,不限于通信开始时,在半导体装置1处于正常状态的期间,控制信号(D)具有与控制信号(A)相同的电平,并且异常检测信号始终为“L”电平。
图13表示第二实施方式的半导体装置1处于异常状态且未动作时的各信号的时序图的一例。与图11同样地,低频信号产生电路11输出具有在与来自低频信号产生电路9的第一低频信号相同的定时变化的电平的第二低频信号,因此各信号的时序图与第一实施方式(图5)相同。这样,能够检测异常。即,在第一实施方式的半导体装置1为异常状态且未动作时,异常检测信号具有“H”电平的期间存在。
[2-3]优点(效果)
根据以上说明的第二实施方式的半导体装置1,即使在半导体装置1的异或门7与异或门8的距离远离的情况下,也能够得到与第一实施方式同等的效果。
如第一实施方式所述,即使在半导体装置1未动作的状态下也能够检测端子控制模块3的故障是因为:通过将经由异或门7通过了端子控制模块3的低频信号与未输入到端子控制模块3的低频信号的电平进行比较,确认两者是否没有差异。即,以输入至端子控制模块3的低频信号与未输入至端子控制模块3的低频信号的电平一致为前提。
在此,例如在半导体装置1的电路面积大,异或门7与EXOR门8的距离大幅远离的情况下,从某1个低频信号产生电路发出的低频信号的传输距离变长,从而可能产生延迟。在发生了延迟的情况下,在EXOR门7和EXOR门8中接收的低频信号的“L”电平和“H”电平之间的切换定时可能偏移。在电平的切换的定时发生了偏移的情况下,尽管端子控制模块3正常动作,但异常检测信号成为“H”电平,有可能进行错误的异常的检测。
与此相对,第二实施方式的半导体装置1,通过具有位于相同的时钟域CD1的多个低频信号产生电路9及11,即使在电路规模较大的情况下也能够准确地进行控制信号的电平判定。
具体而言,第二实施方式的半导体装置1,通过具有低频信号产生电路9及11,从而能够在异或门7及EXOR门8各自的附近配置低频信号产生电路9及11。因此,EXOR门7和EXOR门8能够从低频信号产生电路9和11接收具有小延迟的第一低频信号和第二低频信号。并且,低频信号产生电路9及11位于相同的时钟域CD1,因此即使在距离远离的情况下,低频信号产生电路9及11也能够接收实质上在相同的定时变化的电平的低频信号。由此,能够防止在异或门7及异或门8接收的低频信号的“L”电平与“H”电平的切换的定时产生偏差。因此,即使在异或门7与异或门8之间的距离大幅远离的情况下,也能够正确地进行端子控制模块3的异常检测。
如上所述,第二实施方式的半导体装置1,在半导体装置1的电路规模较大的情况下也能够获得与第一实施方式相同的效果。
[3]第三实施方式
[3-1]构成
第三实施方式的半导体装置1涉及将与第一实施方式相同的故障检测电路应用于如中断信号那样的内部信号的情况。
在第三实施方式的半导体装置1中,在对中断信号应用了与第一实施方式相同的故障检测电路的情况下,与其他实施方式不同,不需要比较电路及异常检测信号。以下,关于第三实施方式的半导体装置1,主要对与第一实施方式不同的点进行说明。
图14表示第三实施方式的半导体装置1中的功能块。故障检测电路500被应用于中断信号,不包含比较电路,除此以外,与图2相同。如图14所示,半导体装置1包括端子控制模块3、通信控制模块4、存储器5、中断控制器6、EXOR门7和8及低频信号产生电路9。此外,半导体装置1包括节点A、B、C和D。EXOR门7和8及低频信号产生电路9用作故障检测电路600。
端子控制模块3在输入端与半导体装置2连接。通信控制模块4在输入端与端子控制模块3的输出端连接。通信控制模块4从第一输出端输出控制数据。通信控制模块4从第二输出端输出中断信号。通信控制模块4在第二输出端与节点A连接。通信控制模块4对接收到的信号进行判定,并基于判定的结果生成中断信号。通信控制模块4例如当通过接收“H”电平的信号而检测到中断时,在通信控制模块4的内部设置中断标志。存储器5从通信控制模块4接收控制数据。
EXOR门7在第一输入端连接于节点A。节点A与通信控制模块4连接,传输中断信号。EXOR门7的输出端连接于节点B。节点B和节点C连接。EXOR门8在第一输入端与节点C连接。低频信号产生电路9产生低频信号。低频信号被供给至EXOR门7的第二输入端及EXOR门8的第二输入端。EXOR门8的输出端连接于节点D。中断控制器6在输入端与节点D连接。中断控制器6若通过例如接收“H”电平的中断信号而检测到中断时,进行通信控制模块4的中断标志的读出。尽管中断控制器6检测到中断,但是在未对通信控制模块4设置中断标志的情况下,可以确认中断信号发生故障。
[3-2]各信号的时序图
以下,对第三实施方式的半导体装置1中的各信号的时序图的一例进行说明。在各动作时,第三实施方式的半导体装置1表示以下的图15~图17那样的时序图。图15~图17中的中断信号(A)、控制信号(B)、控制信号(C)及中断信号(D)分别是指图14的节点A、节点B、节点C及节点D的信号。图15~图17中的低频信号与图3的低频信号相同。图15~图17中的时刻t1~t7分别是指与图3同样的时刻。
[3-2-1]正常状态且未动作时
图15表示第三实施方式的半导体装置1处于正常状态且未动作时的各信号的时序图的一例。第三实施方式中的正常状态是至少图14的节点B与节点C之间正常动作的状态。
中断信号(A)是未动作时的信号,因此始终为“L”电平。
控制信号(B)具有与低频信号的电平相同的电平。这是因为,与实施方式1的控制信号(B)同样地,异或门7将接收到的中断信号(A)与低频信号的电平的异或作为控制信号(B)而发送。
控制信号(C)是与控制信号(B)和低频信号相同的信号。图15是节点B与节点C之间正常工作的例子,因此控制信号(C)具有与接收到的控制信号(B)的电平相同的电平。
中断信号(D)始终为“L”电平。这是因为,与实施方式1的控制信号(D)同样地,异或门8将接收到的控制信号(C)与低频信号的电平的异或作为中断信号(D)而发送。如上所述,由于控制信号(C)和低频信号是相同的信号,所以EXOR门8发送“L”电平的中断信号(D)。由于中断信号(D)始终为“L”电平,因此中断控制器6不进行通信控制模块4的中断标志的读出。
[3-2-2]正常状态且通信开始时
图16表示第三实施方式的半导体装置1处于正常状态且开始通信时的各信号的时序图的一例。图16表示在时刻tx(后述)开始通信的例子。图16中的时刻tx是指与图4同样的时刻。各信号在开始通信的时刻tx之前,与图15的未动作时同等地传递。
中断信号(A)在时刻tx以后维持“H”电平,在时刻tx之前的期间维持“L”电平。时刻tx以后的“H”电平的信号通知通信开始这一情况。
控制信号(B)从时刻tx到时刻t5维持“L”电平。控制信号(B)从时刻t5到时刻t6维持“H”电平。控制信号(B)从时刻t6到时刻t7维持“L”电平。这与图15同样,异或门7将接收到的中断信号(A)与低频信号的电平的异或作为控制信号(B)而发送。在时刻tx到时刻t5,中断信号(A)为“H”电平,且低频信号为“H”电平,因此,EXOR门7发送“L”电平的控制信号(B)。在时刻t5到时刻t6,中断信号(A)为“H”电平,且低频信号为“L”电平,因此,EXOR门7发送“H”电平的中断信号(B)。在时刻t6到时刻t7,中断信号(A)为“H”电平,且低频信号为“H”电平,因此,EXOR门7发送“L”电平的中断信号(B)。这样,控制信号(B)在时刻tx以后具有低频信号的电平反转后的电平。
控制信号(C)具有与控制信号(B)的电平相同的电平。图16与图15同样地、是节点B与节点C之间正常工作的例子,因此控制信号(C)具有与接收到的控制信号(B)的电平相同的电平。即,控制信号(C)在时刻tx之前具有与低频信号的电平相同的电平,在时刻tx以后具有低频信号的电平反转后的电平。
中断信号(D)在时刻tx以后维持“H”电平,在时刻tx之前的期间维持“L”电平。这是由于,EXOR门8将接收到的控制信号(C)与低频信号的电平的异或作为中断信号(D)而发送。如上所述,控制信号(C)在时刻tx之前具有与低频信号的电平相同的电平,在时刻tx以后具有低频信号的电平反转后的电平。因此,EXOR门8在时刻tx之前发送“L”电平的中断信号(D),在时刻tx以后发送“H”电平的中断信号(D)。在时刻tx,中断信号(D)成为“H”电平,因此中断控制器6进行通信控制模块4的中断标志的读出。在时刻tx,对通信控制模块4设置了用于开始通信的中断标志。因此,能够确认是正常的中断。
这样,中断信号(D)是与控制信号(B)相同的信号。即,尽管插入了故障检测电路600,但从通信控制模块4输出的控制信号(B)能够以原样的方式作为中断信号(D)到达中断控制器6。
[3-2-3]异常状态且未动作时
图17表示第三实施方式的半导体装置1处于异常状态且未动作时的各信号的时序图的一例。第三实施方式中的异常状态是指,图14的节点B与节点C之间在时刻t4发生故障,无法正确地发送正常电平的信号的状态。各信号在到达发生了故障的节点B与节点C之间以前,与图15的正常状态时同等地传递。
中断信号(A)、低频信号及控制信号(B)不受节点B与节点C之间的故障的影响。因此,中断信号(A)、低频信号及控制信号(B)与图15相同。另外,各信号在发生故障的时刻tx以前,与图15的未动作时同等地传递。
控制信号(C)在发生故障的时刻t4之前,具有与控制信号(B)的电平相同的电平。控制信号(C)在时刻t4以后,无法正确地发送控制信号(B)的电平,例如发送始终为“L”电平的信号。
中断信号(D)在时刻t4之前始终为“L”电平。在时刻t4以后,EXOR门8将接收到的异常的控制信号(C)和低频信号的电平的异或作为控制信号(D)而发送。因此,中断信号(D)在控制信号(C)和低频信号不是相同的电平的期间成为“H”电平。这样,在未动作时且端子控制模块3产生异常的例子中,中断信号(D)在产生异常的时刻以后具有成为与中断信号(A)不同的电平的期间。在图17中,在时刻t4,中断信号(D)成为“H”电平,因此中断控制器6进行通信控制模块4的中断标志的读出。在时刻t4,对通信控制模块4没有设置中断标志。因此,能够确认中断信号发生故障。
[3-3]优点(效果)
根据以上说明的第三实施方式的半导体装置1,对于中断信号那样的内部信号也能够得到与第一实施方式同等的效果。
与在第一实施方式中检测到端子控制模块3的故障同样地,在第三实施方式中检测出图14的节点B与节点C之间的故障。即,在第三实施方式的半导体装置1中,通过对经由异或门7通过节点B与节点C之间的低频信号与未输入节点B与节点C之间的低频信号的电平进行比较,来确认两者是否存在差异。两者在半导体装置1处于正常状态且未动作时一致。在两者不一致的情况下,中断信号(D)成为具有“H”电平的状态。中断信号(D)的“H”电平被认为是起因于节点B与节点C之间的故障的情况、或起因于中断信号(A)成为“H”电平的情况。但是,中断控制器6仅根据中断信号(D),无法区分在节点B与节点C之间产生了故障的情况、和中断信号(A)成为“H”电平的情况。
中断控制器6在接收到“H”电平的中断信号的情况下,确认是否对通信控制模块4进行建立了中断标志,进行中断信号是否正确的判定。在中断标志已建立的情况下,中断控制器6能够知道中断信号(A)成为“H”电平。另一方面,在中断标志未建立的情况下,中断控制器6能够知道在节点B与节点C之间发生了故障。由此,能够进行节点B与节点C之间的中断信号的异常检测。
如以上那样,第三实施方式的半导体装置1对于中断信号那样的内部信号,也能够得到与第一实施方式同样的效果。
第三实施方式不限于中断信号,能够应用于各种内部信号。这样的内部信号例如包含如下信号:如中断信号那样,在平时为“L”电平,在特定的状况下“H”电平持续,并且在成为“H”电平时在半导体装置1的内部设置标志。
[4]第四实施方式
[4-1]构成
第四实施方式的半导体装置1涉及将与第一实施方式相同的故障检测电路应用于由多个比特的列构成的控制数据信号的情况。在第四实施方式的半导体装置1中,故障检测电路构成于通信控制模块4与存储器5之间。其他结构与第一实施方式大致相同。以下,对于第四实施方式的半导体装置1,主要对与第一实施方式不同的点进行说明。
图18表示第四实施方式的半导体装置1中的功能块。除了故障检测电路构成于通信控制模块4与存储器5之间以外,包括构成要素在内,也与图2相同。EXOR门7和8、低频信号产生电路9和11以及比较电路10用作故障检测电路700。
端子控制模块3在输入端与半导体装置2连接。
通信控制模块4在输入端与端子控制模块3的输出端连接。通信控制模块4从第一输出端输出控制数据信号。通信控制模块4从第二输出端输出中断信号。通信控制模块4在第一输出端与节点A连接。
EXOR门7在第一输入端连接于节点A。EXOR门7的输出端连接于节点B。节点B和节点C彼此连接。EXOR门8在第一输入端与节点C连接。
来自低频信号产生电路9的低频信号被供给至EXOR门7的第二输入端及EXOR门8的第二输入端。EXOR门8的输出端连接于节点D。存储器5在输入端连接于节点D。存储器5从输入端接收控制数据信号。
比较电路10在第一输入端与节点D连接,在第二输入端与节点A连接。比较电路10在第一输入端接收信号(比较电路信号1),在第二输入端接收控制数据信号。比较电路10对比较电路信号1和控制数据信号进行比较。比较电路10基于比较的结果输出异常检测信号。
[4-2]各信号的时序图
以下,对第四实施方式的半导体装置1中的各信号的时序图的一例进行说明。在各动作时,第四实施方式的半导体装置1表示以下的图19~图21那样的时序图。图19~图21中的控制数据信号(A)、控制信号(B)、控制信号(C)以及控制数据信号(D)分别是指图18的节点A、节点B、节点C以及节点D的信号。图19~图21中的低频信号与图3的低频信号相同。图15~图17中的时刻t1~t7分别是指与图3同样的时刻。
[4-2-1]正常状态且未动作时
图19表示第四实施方式的半导体装置1处于正常状态且未动作时的各信号的时序图的一例。第四实施方式中的正常状态是指至少图19的节点B与节点C之间正常工作的状态。在以下的说明中,控制数据信号(A)、控制信号(B)、控制信号(C)以及控制数据信号(D)的状态不是通过电平记载而是通过被传送的数据来记载。“0”数据由“H”电平和“L”电平中的一个表示。“1”数据由“H”电平和“L”电平中的另一个表示。这是因为,在由通信控制模块4生成的控制数据信号中,将“H”电平的信号分配给“0”数据还是分配给“1”数据是任意的。
控制数据信号(A)是未动作时的信号,是始终表示“0”数据的电平。
控制信号(B)在与低频信号的电平切换的定时相同的定时,切换表示“0”数据的电平和表示“1”数据的电平。具体而言,控制信号(B)是在低频信号为“L”电平时为表示“0”数据的电平,且在“H”电平时为表示“1”数据的电平。这是因为,与实施方式1的控制信号(B)同样地,异或门7将接收到的中断信号(A)与低频信号的电平的异或作为控制信号(B)而发送。
控制信号(C)是与控制信号(B)相同的信号。图19是节点B与节点C之间正常工作的例子,因此控制信号(C)具有与接收到的控制信号(B)的电平相同的电平。
控制数据信号(D)是始终表示“0”数据的电平。这是因为,与实施方式1的控制信号(D)同样地,异或门8将接收到的控制信号(C)与低频信号的电平的异或作为控制数据信号(D)而发送。如上所述,由于控制信号(C)和低频信号是电平切换的定时相同的信号,所以EXOR门8发送始终表示“0”数据的电平的控制数据信号(D)。这样,在未动作时且节点B与节点C之间正常动作的例子中,控制数据信号(D)具有与控制数据信号(A)的电平相同的电平。
异常检测信号始终为“L”电平。这是因为,如上所述,控制数据信号(A)及控制数据信号(D)始终是相同电平的信号,因此比较电路10始终发送“L”电平的异常控制信号。即,在第四实施方式的半导体装置1处于正常状态且未动作时,异常检测信号始终为“L”电平。
[4-2-2]正常状态且通信开始时
图20表示第四实施方式的半导体装置1处于正常状态且开始通信时的各信号的时序图的一例。图20表示在时刻tz到时刻ty(后述)控制数据100被发送的例子。控制数据100是从通信控制模块4发送的、由多个比特的列构成的控制数据信号,是由多个表示“0”数据的电平及表示“1”数据的电平的组合构成的信号。时刻tz是时刻t4和时刻t5的4分之1的时刻。时刻ty是指与图4同样的时刻。各信号在从发送控制数据100的时刻tz到时刻ty之间以外,与图19的未动作时同等地传递。以下,仅对各信号中的时刻tz到时刻ty之间的动作进行说明。
控制数据信号(A)在时刻tz到时刻ty之间具有表示控制数据100的电平。
控制信号(B)在从时刻tz到时刻ty之间具有控制数据100的电平分别反转后的反转数据。这是因为,与图3同样地,异或门7将接收到的控制信号(A)与低频信号的电平的异或作为控制信号(B)而发送。例如,在控制数据信号(A)为“L”电平时,低频信号为“H”电平,因此控制信号(B)为“H”电平。在控制数据信号(A)为“H”电平时,低频信号为“H”电平,因此控制信号(B)为“L”电平。因此,控制信号(B)成为控制数据100的反转数据。
控制信号(C)在时刻tz到时刻ty之间,具有与控制信号(B)相同的控制数据100的反转数据。图19与图3同样地、是节点B与节点C之间正常工作的例子,因此控制信号(C)具有与接收到的控制信号(B)的电平相同的电平。
控制数据信号(D)在时刻tz到时刻ty之间具有与控制数据100相同的电平。这是由于,异或门8将接收到的控制信号(C)与低频信号的电平的异或作为控制数据信号(D)而发送。例如,在控制数据信号(A)为“L”电平时,低频信号为“H”电平,因此控制信号(B)及控制信号(C)为“H”电平,控制数据信号(D)为“L”电平。在控制数据信号(A)为“H”电平时,低频信号为“H”电平,因此控制信号(B)及控制信号(C)为“L”电平,控制数据信号(D)为“H”电平。因此,控制数据信号(D)成为与控制数据100相同的电平。这样,在通信开始时且端子控制模块3正常动作的例子中,控制数据信号(D)具有与控制数据信号(A)的电平相同的电平。
异常检测信号始终为“L”电平。这是因为,如上所述,控制数据信号(A)及控制数据信号(D)始终是相同电平的信号,因此比较电路10始终发送“L”电平的异常控制信号。即,在第四实施方式的半导体装置1处于正常状态且进行通信开始时,异常检测信号始终为“L”电平。从此前的说明可知,不限于通信开始时,在半导体装置1处于正常状态的期间,控制数据信号(D)具有与控制数据信号(A)相同的电平,并且异常检测信号始终为“L”电平。
[4-2-3]异常状态且未动作时
图21表示第四实施方式的半导体装置1处于异常状态且未动作时的各信号的时序图的一例。第四实施方式中的异常状态是指,图18的节点B与节点C之间在时刻t4发生故障,无法正确地发送正常电平的信号的状态。各信号在到达发生了故障的节点B与节点C之间以前,与图19的正常状态时同等地传递。
控制数据信号(A)、低频信号及控制信号(B)不受节点B与节点C之间的故障的影响。因此,控制数据信号(A)、低频信号及控制信号(B)与图19相同。另外,各信号在发生故障的时刻t4之前,与图15的未动作时同等地传递。
控制信号(C)在发生故障的时刻t4之前,具有与控制信号(B)的电平相同的电平。控制信号(C)在时刻t4以后,无法正确地发送控制信号(B)的电平,例如始终发送表示“0”数据的电平的信号。
控制数据信号(D)在时刻t4之前是始终表示“0”数据的电平。在时刻t4以后,EXOR门8将接收到的异常的控制信号(C)与低频信号的电平的异或作为控制数据信号(D)而发送。因此,控制数据信号(D)在控制信号(C)和低频信号不是相同的电平的期间成为“H”电平。这样,在未动作时且节点B与节点C之间产生异常的例子中,控制数据信号(D)在发生了异常的时刻以后,具有成为与控制数据信号(A)不同的电平的期间。
异常检测信号在时刻t4之前始终为“L”电平,与图19相同。在时刻t4以后,始终为“H”电平。更准确而言,在发生故障后,控制数据信号(D)在最初成为“H”电平的时刻(本例中为时刻t4)以后,始终为“H”电平。这是因为,如第一实施方式所述,比较电路10在接收到电平不同的控制数据信号(A)和控制数据信号(D)时,此后始终发送“H”电平的异常控制信号。即,在第四实施方式的半导体装置1为异常状态且未动作时,异常检测信号具有“H”电平的期间存在。
[4-3]优点(效果)
根据以上说明的第四实施方式的半导体装置1,对于由多个比特的列构成的控制数据信号,也能够得到与第一实施方式同等的效果。
与在第一实施方式中检测到端子控制模块3的故障同样地,在第四实施方式中检测出图18的节点B与节点C之间的故障。即,在第四实施方式的半导体装置1中,通过对经由异或门7在节点B与节点C之间通过后的低频信号与未输入到节点B与节点C之间的低频信号的电平进行比较,确认两者是否没有差异。
输入到节点B的控制信号(B)是来自低频信号产生电路9的低频信号和控制数据信号(A)的异或。因此,即使在由于半导体装置1未动作而控制数据信号(A)始终停留在表示“0”数据的电平的期间,控制信号(B)也具有周期性变化的电平,电平在与低频信号相同的定时切换。并且,通过了节点B和节点C之间的控制信号(C)和低频信号通过EXOR门8进行比较。在半导体装置1未动作、且节点B与节点C之间处于正常状态的情况下,控制信号(C)和低频信号的电平切换的定时相同。因此,控制数据信号(D)成为与控制数据信号(A)相同电平的信号。
另一方面,在半导体装置1未动作、节点B与节点C之间发生故障的情况下,控制信号(C)停留在相同的电平,因此控制信号(C)和低频信号的电平切换的定时不同。因此,控制数据信号(D)成为与控制数据信号(A)不同的电平的信号。
通过检测这样的控制数据信号(A)的电平与控制数据信号(D)的电平的不一致(即控制信号(C)的电平与低频信号的电平切换的定时的不一致),由此即使在半导体装置1未动作时也能够检测节点B与节点C之间的故障。
如上所述,第四实施方式的半导体装置1,对于由多个比特构成的控制数据信号,也能够得到与第一实施方式同样的效果。
[5]其他变形例等
在本发明的第一~第四实施方式中,半导体装置1的结构也可以是其他结构。例如,也可以是包含未图示的构成要素并通过未图示的布线等连接的结构。
对本发明的几个实施方式进行了说明,但这些实施方式是作为例子而提出的,并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施,在不脱离发明的主旨的范围内,能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围或主旨内,并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (20)

1.一种故障检测电路,具备:
第一信号产生电路,输出第一信号,该第一信号具有在第一电平和第二电平间周期性切换的电平;
第一电路,输出第三信号,该第三信号在第二信号具有与所述第一信号相同的电平的期间具有所述第一电平,并且在所述第二信号具有与所述第一信号不同的电平的期间具有所述第二电平,所述第二信号具有所述第一电平或所述第二电平;
第二电路,输出第五信号,该第五信号在第四信号具有与所述第一信号相同的电平的期间具有所述第一电平,并且在所述第四信号具有与所述第一信号不同的电平的期间具有所述第二电平,所述第四信号具有与所述第三信号所具有的电平相同的电平;以及
第三电路,输出第六信号,该第六信号在所述第二信号及所述第五信号具有相同的电平的期间具有第三电平,并且在所述第二信号及所述第五信号具有不同的电平时具有第四电平。
2.根据权利要求1所述的故障检测电路,其中,
所述第一电路的输出所述第三信号的节点,与所述第二电路的接收所述第四信号的节点连接。
3.根据权利要求1所述的故障检测电路,其中,
所述第一电路及所述第二电路是异或门。
4.根据权利要求1所述的故障检测电路,其中,
所述第一电路在第一输入端接收所述第二信号,在第二输入端接收所述第一信号,在第一输出端将所述第三信号输出至第一节点,
所述第一节点向第二节点输出所述第三信号,所述第二节点输出所述第四信号,
所述第二电路在第三输入端接收所述第四信号,在第四输入端接收所述第一信号,在第二输出端输出所述第五信号,
所述第三电路在第五输入端接收所述第五信号,在第六输入端接收所述第二信号,在第三输出端输出所述第六信号。
5.一种故障检测电路,具备:
第一信号产生电路,输出第一信号,该第一信号具有在第一电平和第二电平间周期性切换的电平;
第一电路,输出第三信号,该第三信号在第二信号具有与所述第一信号相同的电平的期间具有所述第一电平,并且在所述第二信号具有与所述第一信号不同的电平的期间具有所述第二电平,所述第二信号具有所述第一电平或所述第二电平;
第二信号产生电路,输出第四信号,该第四信号具有在所述第一电平和所述第二电平间周期性切换的电平,且为与所述第一信号相同的电平;
第二电路,输出第六信号,该第六信号在所述第四信号及第五信号具有相同的电平的期间具有所述第一电平,并且在所述第四信号及所述第五信号具有不同的电平的期间具有所述第二电平,该第五信号具有所述第一电平及所述第二电平中的与所述第三信号所具有的电平相同的电平;以及
第三电路,输出第七信号,该第七信号在所述第二信号及所述第六信号具有相同的电平的期间具有第三电平,并且在所述第二信号及所述第六信号具有不同的电平时具有第四电平。
6.根据权利要求5所述的故障检测电路,其中,
所述第一电路的输出所述第三信号的节点,与所述第二电路的接收所述第五信号的节点连接。
7.根据权利要求5所述的故障检测电路,其中,
所述第一电路及所述第二电路是异或门。
8.根据权利要求5所述的故障检测电路,其中,
所述第一电路在第一输入端接收所述第二信号,在第二输入端接收所述第一信号,在第一输出端将所述第三信号输出至第一节点,
所述第一节点向第二节点输出所述第三信号,
所述第二节点输出所述第五信号,
所述第二电路在第三输入端接收所述第五信号,在第四输入端接收所述第四信号,在第二输出端输出所述第六信号,
所述第三电路在第五输入端接收所述第六信号,在第六输入端接收所述第二信号,在第三输出端输出所述第七信号。
9.一种故障检测电路,具备:
第一信号产生电路,输出第一信号,该第一信号具有在第一电平和第二电平间周期性切换的电平;
第一电路,输出第三信号,该第三信号在第二信号具有与所述第一信号相同的电平的期间具有所述第一电平,并且在所述第二信号具有与所述第一信号不同的电平的期间具有所述第二电平,所述第二信号具有所述第一电平或所述第二电平;以及
第二电路,输出第五信号,该第五信号在第四信号具有与所述第一信号相同的电平的期间具有所述第一电平,并且在所述第四信号具有与所述第一信号不同的电平的期间具有所述第二电平,所述第四信号具有与所述第三信号所具有的电平相同的电平。
10.根据权利要求9所述的故障检测电路,其中,
所述第一电路的输出所述第三信号的节点,与所述第二电路的接收所述第四信号的节点连接。
11.根据权利要求9所述的故障检测电路,其中,
所述第一电路及所述第二电路是异或门。
12.根据权利要求9所述的故障检测电路,其中,
所述第一电路在第一输入端接收所述第二信号,在第二输入端接收所述第一信号,在第一输出端将所述第三信号输出至第一节点,
所述第一节点向第二节点输出所述第三信号,
所述第二节点输出所述第四信号,
所述第二电路在第三输入端接收所述第四信号,在第四输入端接收所述第一信号,在第二输出端输出所述第五信号。
13.一种半导体装置,具备:
权利要求1所述的故障检测电路;以及
第一模块,接收所述第三信号,输出所述第四信号。
14.一种半导体装置,具备:
权利要求4所述的故障检测电路;以及
第一模块,从所述第一节点接收所述第三信号,向所述第二节点输出所述第五信号。
15.根据权利要求14所述的半导体装置,其中,
还具备将所述第二信号输出至所述第一电路的第二模块。
16.一种半导体装置,具备:
权利要求5所述的故障检测电路;以及
第一模块,接收所述第三信号,输出所述第五信号。
17.一种半导体装置,具备:
权利要求8所述的故障检测电路;以及
第一模块,从所述第一节点接收所述第三信号,向所述第二节点输出所述第五信号。
18.一种半导体装置,具备:
权利要求9所述的故障检测电路;以及
第一模块,接收所述第三信号,输出所述第五信号。
19.一种半导体装置,具备:
权利要求12所述的故障检测电路;以及
第一模块,从所述第一节点接收所述第三信号,向所述第二节点输出所述第五信号。
20.根据权利要求19所述的半导体装置,其中,
还具备将所述第二信号输出至所述第一电路的第二模块。
CN202010914346.8A 2020-03-11 2020-09-03 故障检测电路及半导体装置 Active CN113391195B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020041695A JP7204698B2 (ja) 2020-03-11 2020-03-11 故障検出回路及び半導体装置
JP2020-041695 2020-03-11

Publications (2)

Publication Number Publication Date
CN113391195A CN113391195A (zh) 2021-09-14
CN113391195B true CN113391195B (zh) 2024-08-09

Family

ID=77616453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010914346.8A Active CN113391195B (zh) 2020-03-11 2020-09-03 故障检测电路及半导体装置

Country Status (3)

Country Link
US (1) US11639961B2 (zh)
JP (1) JP7204698B2 (zh)
CN (1) CN113391195B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021135121A (ja) * 2020-02-26 2021-09-13 株式会社東芝 故障検出回路および故障検出システム
WO2022196230A1 (ja) 2021-03-17 2022-09-22 三井化学株式会社 リチウム(n-カルボニル)スルホンアミド化合物、リチウム二次電池用添加剤、リチウム二次電池用非水電解液、リチウム二次電池前駆体、リチウム二次電池、及びリチウム二次電池の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000304823A (ja) * 1999-04-23 2000-11-02 Nec Shizuoka Ltd 集積回路および集積回路の故障検出方式

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026581B2 (ja) * 1990-04-20 2000-03-27 旭光学工業株式会社 データ信号復調装置
JPH08185329A (ja) * 1994-12-28 1996-07-16 Mitsubishi Electric Corp データ処理装置
JP3076519B2 (ja) * 1996-02-15 2000-08-14 松下電器産業株式会社 ビット同期回路及びビット同期方法
JP4100930B2 (ja) * 2002-02-20 2008-06-11 株式会社ルネサステクノロジ 半導体記憶装置
JP2005339675A (ja) 2004-05-27 2005-12-08 Hitachi Ltd 半導体集積回路装置
JP2007096647A (ja) 2005-09-28 2007-04-12 Hitachi Kokusai Electric Inc 受信機
CN101078997A (zh) * 2006-04-18 2007-11-28 松下电器产业株式会社 半导体集成电路系统、半导体集成电路、操作系统和半导体集成电路的控制
CN101694978B (zh) * 2009-10-11 2012-03-28 太原理工大学 一种电动机远程起停控制电路
CN102087335B (zh) * 2010-11-06 2013-06-12 洪明 一种电路信号检测装置
GB2503729A (en) * 2012-07-06 2014-01-08 St Microelectronics Ltd Determining operating conditions of a circuit using a delay line
US9229051B2 (en) * 2012-11-15 2016-01-05 Freescale Semiconductor, Inc. Integrated circuit with degradation monitoring
JP2014185981A (ja) 2013-03-25 2014-10-02 Toshiba Corp 半導体集積回路および半導体集積回路の自己テスト方法
CN105301490B (zh) * 2015-11-11 2017-12-19 广东省电子技术研究所 具有故障检测功能的霍尔开关信号采集电路
US10056864B2 (en) 2017-01-12 2018-08-21 Qualcomm Incorporated Efficient wideband envelope tracking power amplifier
JP6635602B2 (ja) * 2017-03-17 2020-01-29 株式会社東芝 故障検出回路
US10505645B2 (en) 2017-05-23 2019-12-10 Renesas Electronics Corporation Wireless communication device and determination method
JP2018198416A (ja) 2017-05-23 2018-12-13 ルネサスエレクトロニクス株式会社 無線通信装置及び判定方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000304823A (ja) * 1999-04-23 2000-11-02 Nec Shizuoka Ltd 集積回路および集積回路の故障検出方式

Also Published As

Publication number Publication date
US20210286005A1 (en) 2021-09-16
US11639961B2 (en) 2023-05-02
CN113391195A (zh) 2021-09-14
JP7204698B2 (ja) 2023-01-16
JP2021143890A (ja) 2021-09-24

Similar Documents

Publication Publication Date Title
US6101627A (en) Information processing system and logic LSI, detecting a fault in the system or the LSI, by using internal data processed in each of them
CN113391195B (zh) 故障检测电路及半导体装置
US10248156B2 (en) Data processing device
CN103678031A (zh) 二乘二取二冗余系统及方法
US7827429B2 (en) Fault tolerant computer
JPS61200735A (ja) デイジタル伝送系における異常処理方法
US20240248865A1 (en) Bus-based communication system, system-on-chip and method therefor
US11500708B2 (en) Semiconductor device and system using the same
US11054853B2 (en) Integrated circuit device
JP2012169953A (ja) 通信方法、通信システム及びそのデバイス
US20230387901A1 (en) Semiconductor device
JP3652232B2 (ja) マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム
JP5604799B2 (ja) フォールトトレラントコンピュータ
JP2024005993A (ja) デジタル出力制御システム
JP6977623B2 (ja) 通信システム
EP4145291A1 (en) Error management system for system-on-chip
WO2020066737A1 (ja) Cpuユニット、cpuユニットの制御方法、情報処理プログラム、および記録媒体
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JP2022184410A (ja) 演算装置
CN116662064A (zh) 寄存器写检测和状态监测机制实现方法、装置和系统
CN115308579A (zh) 测试电路系统的方法及相关电路系统
JPH09212432A (ja) データ転送方式
JP2001056702A (ja) 多重化計装システム
JP2000172521A (ja) Cpuの異常検出方法
JPS60112155A (ja) 障害識別方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant