JP2021143890A - 故障検出回路及び半導体装置 - Google Patents

故障検出回路及び半導体装置 Download PDF

Info

Publication number
JP2021143890A
JP2021143890A JP2020041695A JP2020041695A JP2021143890A JP 2021143890 A JP2021143890 A JP 2021143890A JP 2020041695 A JP2020041695 A JP 2020041695A JP 2020041695 A JP2020041695 A JP 2020041695A JP 2021143890 A JP2021143890 A JP 2021143890A
Authority
JP
Japan
Prior art keywords
signal
level
semiconductor device
time
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020041695A
Other languages
English (en)
Other versions
JP7204698B2 (ja
Inventor
兼士 推名
Kenji Shiina
兼士 推名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020041695A priority Critical patent/JP7204698B2/ja
Priority to CN202010914346.8A priority patent/CN113391195A/zh
Priority to US17/016,751 priority patent/US11639961B2/en
Publication of JP2021143890A publication Critical patent/JP2021143890A/ja
Application granted granted Critical
Publication of JP7204698B2 publication Critical patent/JP7204698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31724Test controller, e.g. BIST state machine
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31718Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31707Test strategies

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置が未動作のときであっても、故障検出を可能にする。【解決手段】第1レベルと第2レベルとで周期的に切り替わるレベルを有する第1信号を出力する第1信号発生回路と、第1レベル又は第2レベルを有する第2信号が第1信号と同じレベルを有する間は第1レベルを有するとともに、第2信号が第1信号と相違するレベルを有する間は第2レベルを有する第3信号を出力する第1回路と、第3信号が有するレベルと同じレベルを有する第4信号が第1信号と同じレベルを有する間は第1レベルを有するとともに、第4信号が第1信号と相違するレベルを有する間は第2レベルを有する第5信号を出力する第2回路と、第2信号及び第5信号が同じレベルを有する間は第3レベルを有するとともに、第2信号及び第5信号が相違するレベルを有するときに第4レベルを有する第6信号を出力する第3回路とを備える。【選択図】図2

Description

実施形態は、概して故障検出回路に関する。
自動車や工場の産業機械などでの用途で、半導体装置の論理回路に対する故障診断回路が知られている。そのような故障診断回路は、回路規模の増大を低減できることが求められる。
米国特許出願公開第2018/198416号明細書
故障診断回路による回路規模の増大を低減させる。また、診断を行うためのソフトウェア負荷の増加によるパフォーマンス低下を回避する。
実施形態の故障検出回路は、第1信号発生回路と、第1回路と、第2回路と、第3回路とを備える。第1信号発生回路は、第1レベルと第2レベルとで周期的に切り替わるレベルを有する第1信号を出力する。第1回路は第1レベル又は第2レベルを有する第2信号が、第1信号と同じレベルを有する間は第1レベルを有するとともに、第2信号が第1信号と相違するレベルを有する間は第2レベルを有する第3信号を出力する。第2回路は、第3信号が有するレベルと同じレベルを有する第4信号が第1信号と同じレベルを有する間は第1レベルを有するとともに、第4信号が第1信号と相違するレベルを有する間は第2レベルを有する第5信号を出力する。第3回路は、第2信号及び第5信号が同じレベルを有する間は第3レベルを有するとともに、第2信号及び第5信号が相違するレベルを有するときに第4レベルを有する第6信号を出力する。
図1は、第1実施形態に係るシステム100における機能ブロックを示す。 図2は、第1実施形態に係る半導体装置1における機能ブロックを示す。 図3は、第1実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。 図4は、第1実施形態に係る半導体装置1が正常状態にあり、且つ通信開始をしたときの各信号のタイミングチャートの一例を示す。 図5は、第1実施形態に係る半導体装置1が異常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。 図6は、第1実施形態の比較例に係る半導体装置1における機能ブロックを示す。 図7は、第1実施形態の比較例に係る半導体装置1が正常状態にあり、且つ通信開始をした時の各信号のタイミングチャートの一例を示す。 図8は、第1実施形態の比較例に係る半導体装置1が異常状態にあり、且つ通信開始をした時の各信号のタイミングチャートの一例を示す。 図9は、第2実施形態に係る半導体装置1における機能ブロックを示す。 図10は、第2実施形態に係る半導体装置1のクロック信号の伝送の例を示す。 図11は、第2実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。 図12は、第2実施形態に係る半導体装置1が正常状態にあり、且つ通信開始をしたときの各信号のタイミングチャートの一例を示す。 図13は、第2実施形態に係る半導体装置1が異常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。 図14は、第3実施形態に係る半導体装置1における機能ブロックを示す。 図15は、第3実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。 図16は、第3実施形態に係る半導体装置1が正常状態にあり、且つ通信開始をしたときの各信号のタイミングチャートの一例を示す。 図17は、第3実施形態に係る半導体装置1が異常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。 図18は、第4実施形態に係る半導体装置1における機能ブロックを示す。 図19は、第4実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。 図20は、第4実施形態に係る半導体装置1が正常状態にあり、且つ通信開始をしたときの各信号のタイミングチャートの一例を示す。 図21は、第4実施形態に係る半導体装置1が異常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能および構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現することができる。このため、各機能ブロックがこれらのいずれでもあることが明確となるように、概してそれらの機能の観点から記述される。また、各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
また、実施形態の方法のフローにおけるいずれのステップも、例示の順序に限定されず、そうでないと示されない限り、例示の順序とは異なる順序でおよび(または)別のステップと並行して起こることが可能である。
本明細書および特許請求の範囲において、ある第1要素が別の第2要素に「接続されている」とは、第1要素が直接的または常時あるいは選択的に導電性となる要素を介して第2要素に接続されていることを含む。
また、本明細書において、或る信号についての“H”レベル及び“L”レベルは、当該信号が取り得る2つのレベルのうちの高い方と低い方を、それぞれ指すに過ぎない。したがって、或る信号の“H”レベルと別の信号の“H”レベルが同じ電位を有するとは限らず、或る信号の“L”レベルと別の信号の“L”レベルが同じ電位を有するとは限らない。
同様に、特許請求の範囲において、或る信号の第1レベルと別の信号の第1レベルが同じ電位を有するとは限らず、或る信号の第2レベルと別の信号の第2レベルが同じ電位を有するとは限らない。各信号についての第1レベルは、当該信号が取り得る2つのレベルのうちの一方を指し、各信号についての第2レベルは、当該信号が取り得る2つのレベルのうちの他方を指すに過ぎない。よって、或る信号が第1レベルを有するとともに別の信号が第1レベルを有することは、当該2つの信号がともに2つのレベルのうちの高い方を有すること、又は、当該2つの信号がともに2つのレベルのうちの低い方を有することを指す。
本明細書において、「半導体装置1が正常状態にある」とは、半導体装置1に含まれる全ての装置や導線がプログラム通りに機能している状態を指す。例えば、正常状態とは、ある装置において、受信信号のレベルを正確に受信し、受信した信号のレベルに基づいた正確な処理し、次の送信先に情報の誤りや抜けが無い状態の信号を伝送出来る等の状態である。「半導体装置1が異常状態にある」とは、半導体装置1に含まれる装置の中の少なくとも1つが、信号を正確に受信できない、処理できない、及び(又は)送信出来ない等の不具合を抱えている状態である。例えば、異常状態にある装置は、どのような受信信号を受信した場合においても、“L”レベルの信号を送信してしまう等、次の送信先に対して誤った情報の信号を送信してしまう。
[1]第1実施形態
[1−1]構成
図1は、第1実施形態に係るシステム100における機能ブロックを示す。システム100は、例えば車として実現されることができる。図1に示されるように、システム100は、通信モジュール200及びコントローラ300を含む。コントローラ300は、例えばシステム100中の他の機能ブロックを制御する。そのような他の機能ブロックの例は、システム100が車である場合、ブレーキを含む。
通信モジュール200は、半導体装置1及び半導体装置2を含む。半導体装置2は、例えば、マイクロコンピュータであり、記憶媒体に保持されたコード(プログラム)に基づいて動作する。半導体装置2は、コードに基づいて、種々の制御信号を生成し、生成された制御信号を出力する。制御信号は、種々の情報の通知のための信号や、データを含む。
半導体装置1は、半導体装置2から制御信号を受信する。半導体装置1は、制御信号に基づいて動作する。半導体装置1は、必要に応じて制御信号に対して処理を行う。半導体装置1は、制御信号及び(又は)半導体装置1の状態に基づいて、異常検出信号を生成する。半導体装置1は、異常検出信号を出力する。
コントローラ300は、半導体装置1から異常検出信号を受信する。コントローラ300は、異常検出信号を受信すると、異常検出信号に基づいて、他の機能ブロックを制御する。
図2は、第1実施形態に係る半導体装置1における機能ブロックを示す。図2に示されるように、半導体装置1は、端子制御モジュール3、通信制御モジュール4、メモリ5、割り込みコントローラ6、排他的論理和(EXOR)ゲート7及び8、低周波信号発生回路9、並びに比較回路10を含む。また、半導体装置1は、ノードA、B、C、及びDを含む。EXORゲート7及び8、低周波信号発生回路9、並びに比較回路10は故障検出回路400として機能する。
半導体装置1における各要素の機能が以下に記述される。EXORゲートは、第1入力端、第2入力端、及び出力端を有する。EXORゲートは、第1入力端で受信される信号のレベルと、第2入力端で受信される信号のレベルの排他的論理和を出力する。EXORゲート7は、第1入力端において、ノードAに接続されている。ノードAは、半導体装置2と接続されており、半導体装置2からの制御信号を伝送する。EXORゲート7の出力端は、ノードBと接続されている。
端子制御モジュール3は、入力端において、ノードBと接続されている。端子制御モジュール3は、入力端で受け取られた信号に対して、必要に応じて、簡単な処理を行う。端子制御モジュール3により行われる処理は、例えば、信号のレベルを反転することを含む。端子制御モジュール3は、処理に基づいて生成される信号を出力する。第1実施形態及び後述の各実施形態に関する限りにおいては、端子制御モジュール3は、入力端において受け取られた信号をそのまま出力する。端子制御モジュール3の出力端は、ノードCと接続されている。
EXORゲート8は、第1入力端において、ノードCと接続されている。
低周波信号発生回路9は、図示せぬクロック信号を受け取り、クロック信号に基づいて、低周波信号を発生させる。低周波信号は周期的にレベルが変化する信号である。低周波信号は、EXORゲート7の第2入力端、及びEXORゲート8の第2入力端に供給される。EXORゲート8の出力端は、ノードDと接続されている。
通信制御モジュール4は、入力端において、ノードDと接続されている。通信制御モジュール4は、入力端で受け取られた信号に基づいて、種々の信号及びデータを生成する。通信制御モジュール4は、また、受け取られた信号から制御データを取り出す。通信制御モジュール4は、受け取られた信号に対して判定を行い、判定の結果に基づいて割り込み信号を生成する。割り込み信号は、例えば、入力端において受け取られた信号にエラーが含まれている場合に生成される。
メモリ5は、通信制御モジュール4から制御データを受け取る。制御データは、例えば、システム100中の他の機能ブロックにより使用される。
割り込みコントローラ6は、通信制御モジュール4から割り込み信号を受け取る。割り込みコントローラ6は、割り込み信号に基づいて、システム100中での割り込み処理を制御する。
比較回路10は、第1入力端においてノードDと接続され、第2入力端においてノードAと接続されている。比較回路10は、第1入力端において信号(比較回路信号1)を受け取り、第2入力端において制御信号を受け取る。比較回路10は、比較回路信号1と制御信号を比較する。比較回路10は、比較の結果に基づいて、信号を出力する。出力される信号は、異常検出信号として機能する。比較回路10は、比較回路信号1及び制御信号の有するレベルが常に同じであるとき、“L”レベルの異常検出信号を出力する。一方、比較回路10は、比較回路信号1及び制御信号の有するレベルが異なることを検出すると、“H”レベルの異常検出信号を出力する。一度、比較回路信号1及び制御信号の有するレベルが異なることが検出されると、不一致が検出された旨を示す値(例えば“H”レベル)が内部のラッチ回路において保持される。そして、比較回路10は、内部ラッチ回路によって“H”レベルが保持されている間、“H”レベルの異常検出信号を出力し続ける。このため、異常検出信号が“H”レベルに立ち上がった後は、異常検出信号は常に“H”レベルである。例えば異常検出信号が解除されるまでは、異常検出信号は常に“H”レベルであり、比較回路信号1及び制御信号の有するレベルに依存しない。
[1−2]各信号のタイミングチャート
以下では、第1実施形態に係る半導体装置1における、各信号のタイミングチャートの一例について説明される。各動作時において、第1実施形態に係る半導体装置1は、以下のようなタイミングチャートを示す。
[1−2−1]正常状態且つ未動作時
図3は、第1実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。図3中の制御信号(A)、制御信号(B)、制御信号(C)、及び制御信号(D)は、それぞれ、図2のノードA、ノードB、ノードC、及びノードDの信号を指す。
制御信号(A)は、未動作時の信号であるため、常に“L”レベルである。
低周波信号は、低周波信号は周期的に“L”レベルと“H”レベルとを繰り返す信号である。図3の例では、低周波信号の1周期は、時刻t1から時刻t3にわたり、低周波信号は、時刻t1から時刻t2まで“L”レベルを維持し、時刻t2から時刻t3まで“H”レベルを維持する。時刻t1から時刻t2までの期間、および時刻t2から時刻t3までの期間は、時刻t1からt3までの期間の半分である。
また、時刻t3から時刻t5までの期間及び時刻t5から時刻t7までの期間は、時刻t1から時刻t3までの期間と同じであり、1周期分の期間である。時刻t3から時刻t4までの期間は、時刻t3から時刻t5までの期間の半分である。時刻t5から時刻t6までの期間は、時刻t5から時刻t7までの期間の半分である。
制御信号(B)は、低周波信号のレベルと同じレベルを有する。これはEXORゲート7が、受信した制御信号(A)と低周波信号とのレベルの排他的論理和を制御信号(B)として送信するためである。時刻t1から時刻t2において、制御信号(A)は“L”レベル、且つ低周波信号は“L”レベルであるため、EXORゲート7は“L”レベルの制御信号(B)を送信する。時刻t2から時刻t3において、制御信号(A)は“L”レベル、且つ低周波信号は“H”レベルであるため、EXORゲート7は“H”レベルの制御信号(B)を送信する。これを周期的に繰り返すため、制御信号(B)は、低周波信号のレベルと同じレベルを有する。
制御信号(C)は、制御信号(B)及び低周波信号と同一の信号である。図3は、端子制御モジュール3が正常に動作している例であるため、制御信号(C)は、受信した制御信号(B)のレベルと同じレベルを有する。
制御信号(D)は、常に“L”レベルである。これはEXORゲート8が、受信した制御信号(C)と低周波信号とのレベルの排他的論理和を制御信号(D)として送信するためである。前述の通り、制御信号(C)と低周波信号とは同一の信号である。具体的には、時刻t1から時刻t2において、制御信号(C)は“L”レベル、且つ低周波信号は“L”レベルであるため、EXORゲート8は“L”レベルの制御信号(D)を送信する。時刻t2から時刻t3において、制御信号(C)は“H”レベル、且つ低周波信号は“H”レベルであるため、EXORゲート8は“L”レベルの制御信号(D)を送信する。これを周期的に繰り返すため、制御信号(D)は、常に“L”レベルの信号となる。このように、未動作時且つ端子制御モジュール3が正常に動作している例において、制御信号(D)は、制御信号(A)のレベルと同じレベルを有する。
異常検出信号は、常に“L”レベルである。これは前述の通り、制御信号(A)及び制御信号(D)が常に同じレベルの信号であるため、比較回路10が常に“L”レベルの異常制御信号を送信するからである。すなわち、第1実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるとき、異常検出信号は、常に“L”レベルとなる。
[1−2−2]正常状態且つ通信開始時
図4は、第1実施形態に係る半導体装置1が正常状態にあり、且つ通信開始をしたときの各信号のタイミングチャートの一例を示す。図4中の制御信号(A)、制御信号(B)、制御信号(C)、及び制御信号(D)は、それぞれ、図3と同様の信号を指す。また、図4中の時刻t1〜t7は、それぞれ、図3と同様の時刻を指す。
制御信号(A)は、時刻txから時刻tyまで“H”レベルを維持し、その他の期間は“L”レベルを維持する。時刻txは、時刻t4と時刻t5との中間の時刻である。時刻tyは、時刻txと時刻t5との中間の時刻である。時刻txから時刻tyまでの期間は、時刻t4からt5までの期間の4分の1である。時刻txから時刻tyまでの“H”レベルの信号は、起動信号と称される。起動信号は、データ送付の開始を通知するものである。
低周波信号は、図3と同様である。
制御信号(B)は、時刻txから時刻tyまで“L”レベルを維持し、その他の期間は低周波信号と同一の信号である。これは図3と同様に、EXORゲート7が、受信した制御信号(A)と低周波信号とのレベルの排他的論理和を制御信号(B)として送信するためである。時刻txから時刻tyにおいて、制御信号(A)は“H”レベル、且つ低周波信号は“H”レベルであるため、EXORゲート7は“L”レベルの制御信号(B)を送信する。時刻txから時刻tyまでの期間以外の期間においては、EXORゲート7は図3と同様に制御信号(B)を送信し、制御信号(B)は、低周波信号のレベルと同じレベルを有する。
制御信号(C)は、制御信号(B)及び低周波信号のレベルと同じレベルを有する。図4は、図3と同様に、端子制御モジュール3が正常に動作している例であるため、制御信号(C)は、受信した制御信号(B)のレベルと同じレベルを有する。
制御信号(D)は、時刻txから時刻tyまで“H”レベルを維持し、その他の期間は“L”レベルを維持する。これはEXORゲート8が、受信した制御信号(C)と低周波信号とのレベルの排他的論理和を制御信号(D)として送信するためである。前述の通り、制御信号(C)と低周波信号とは、時刻txから時刻tyまでの期間以外の期間において、同一の信号である。具体的には、時刻txから時刻tyにおいて、制御信号(C)は“H”レベル、且つ低周波信号は“H”レベルであるため、EXORゲート8は“L”レベルの制御信号(D)を送信する。時刻txから時刻tyまでの期間以外の期間においては、EXORゲート8は図3と同様に制御信号(D)を送信し、制御信号(D)は、“L”レベルを維持する。このように、通信開始時且つ端子制御モジュール3が正常に動作している例において、制御信号(D)は、制御信号(A)のレベルと同じレベルを有する。
異常検出信号は、常に“L”レベルである。これは前述の通り、制御信号(A)及び制御信号(D)が常に同じレベルの信号であるため、比較回路10が常に“L”レベルの異常制御信号を送信するからである。すなわち、第1実施形態に係る半導体装置1が正常状態にあり、且つ通信開始をした時、異常検出信号は、常に“L”レベルとなる。ここまでの説明から明らかなように、通信開始時に限らず、半導体装置1が正常状態にある間、制御信号(D)は、制御信号(A)と同じレベルを有するとともに異常検出信号は、常に“L”レベルである。
[1−2−3]異常状態且つ未動作時
図5は、第1実施形態に係る半導体装置1が異常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。第1実施形態における異常状態とは、図2の端子制御モジュール3が時刻t4(後述)において故障し、正常なレベルの信号を正確に送信できなくなった状態である。図5中の制御信号(A)、制御信号(B)、制御信号(C)、及び制御信号(D)は、それぞれ、図3と同様の信号を指す。また、図4中の時刻t1〜t7は、それぞれ、図3と同様の時刻を指す。
各信号は、故障が生じた端子制御モジュール3に到達する以前までは、図3の正常状態の時と同等に伝達される。
制御信号(A)、低周波信号、及び制御信号(B)は、端子制御モジュール3の故障による影響を受けない。このため、制御信号(A)、低周波信号、及び制御信号(B)は、図3と同様である。
制御信号(C)は、故障が発生する時刻t4までは、制御信号(B)のレベルと同じレベルを有する。制御信号(C)は、時刻t4以降は、制御信号(B)のレベルを正確に送信できず、例えば常に“L”レベルの信号を送信する。
制御信号(D)は、時刻t4までは、常に“L”レベルであり、図3と同様である。言い換えると、EXORゲート8が、正常な制御信号(C)を受け取っている期間において、制御信号(D)は常に“L”レベルである。時刻t4以降は、EXORゲート8が、受信した異常な制御信号(C)と、低周波信号とのレベルの排他的論理和を制御信号(D)として送信する。このため、制御信号(D)は、制御信号(C)と低周波信号とが同一のレベルでなくなった期間において“H”レベルとなる。このように、未動作時且つ端子制御モジュール3に異常が生じている例において、制御信号(D)は、異常が生じた時刻以降に、制御信号(A)と異なるレベルとなる期間を有する。
異常検出信号は、時刻t4までは、常に“L”レベルであり、図3と同様である。時刻t4以降は、常に“H”レベルである。より正確には、故障が生じた後、制御信号(D)が最初に“H”レベルとなった時刻(本例においては時刻t4)以降は、常に“H”レベルである。これは前述の通り、比較回路10は、レベルの異なる制御信号(A)と制御信号(D)とを受信すると、これ以降は常に“H”レベルの異常制御信号を送信するからである。すなわち、第1実施形態に係る半導体装置1が異常状態であり、且つ未動作であるとき、異常検出信号は、“H”レベルを有する期間がある。
[1−3]利点(効果)
以上で説明した第1実施形態に係る半導体装置1によれば、半導体装置1が未動作のときであっても、端子制御モジュール3の故障を検出することが可能である。また、故障検出回路による回路規模の増大を低減することが可能である。以下に、第1実施形態に係る半導体装置1の詳細な効果について説明する。
例えば車などに搭載された半導体装置は、制御信号に基づいて動作し、必要に応じて制御信号に対して処理を行う等、重要な役割を担っている。このため、半導体装置を構成する装置が故障した場合、迅速に異常を検出し、他の装置に働きかけを行うことは、システムを維持する上で重要であり、二次被害の抑制にも繋がり得る。
しかしながら、半導体装置1が故障検出装置を有さない場合、異常検出を行えず、システムの制御が行えない場合がある。この場合について図6〜8を用いて説明する。図6は、第1実施形態の比較例に係る半導体装置1における機能ブロックを示す。図6に示されるように、半導体装置1は、故障検出装置を有していない。半導体装置1は、端子制御モジュール3、通信制御モジュール4、メモリ5、割り込みコントローラ6を含む。端子制御モジュール3は、入力端において、ノードAと接続されている。端子制御モジュール3の出力端は、ノードBと接続されている。通信制御モジュール4は、入力端において、ノードBと接続されている。
図7は、第1実施形態の比較例に係る半導体装置1が正常状態にあり、且つ通信開始をした時の各信号のタイミングチャートの一例を示す。図4中の制御信号(A)及び制御信号(B)は、それぞれ、図6のノードA及びノードBの信号を指す。
制御信号(A)は、時刻t1’から時刻t2’まで“H”レベルを維持する。時刻t1’から時刻t2’までの“H”レベルの信号は、起動信号である。起動信号は、例えば、起動信号の後の或る期間の経過後にデータが流れ始めることを通知する。
また制御信号(A)は、時刻t3’から時刻t4’まで、データの内容に応じて“H”レベルと“L”レベルが様々な組み合わせで生じている。
また制御信号(A)は、時刻t5’から時刻t6’まで“H”レベルを維持する。時刻t5’から時刻t6’までの“H”レベルの信号は、終了信号である。終了信号は、例えば、データが送信された後の或る期間の経過後に流れることにより、データの送信が終了したことを通知する。
制御信号(B)は、図7において端子制御モジュール3が正常に動作している例を示すため、受信した制御信号(A)のレベルと同じレベルを有する。
受信データは、通信制御モジュール4で受け取られたデータと同じものであり、時刻t6’から出力され始める。
なお、図7から分かるように、半導体装置1が正常状態にあっても、動作していない場合は、制御信号(A)は常に“L”レベルを有する。
図8は、第1実施形態の比較例に係る半導体装置1が異常状態にあり、且つ通信開始をした時の各信号のタイミングチャートの一例を示す。第1実施形態の比較例における異常状態とは、図6の端子制御モジュール3が時刻t1’において故障し、正常なレベルの信号を正確に送信できなくなった状態である。
各信号は、故障が生じた端子制御モジュール3に到達する以前までは、図3の正常状態の時と同等に伝達される。
制御信号(A)は、端子制御モジュール3の故障による影響を受けない。このため、制御信号(A)は、図7と同様である。制御信号(B)は、時刻t1’以降は、制御信号(A)のレベルを正確に送信できず、例えば常に“L”レベルを有する。受信データは、時刻t1’以降は、データを受信していない。これは通信制御モジュール4が、時刻t1’以降は常に“L”レベルの制御信号(B)を受信し、起動信号や終了信号を受信できないためである。
以上のように、第1実施形態の比較例に係る半導体装置1においては、端子制御モジュール3が故障した場合、故障した時刻以降の信号を正常に伝達することが出来ない場合がある。これを防ぐために、回路の二重化や、ソフトウェアによる定期的な診断によって故障を検出する場合がある。
しかしながら、回路の二重化や、ソフトウェアによる定期的な診断は、回路規模の増大やソフト負荷の増加によるパフォーマンス低下等が問題となる場合がある。また、回路の二重化や、ソフトウェアによる定期的な診断においては、半導体装置1が作動している状況でなければ、故障検出を行うことが出来ない。すなわち、端子制御モジュール3の故障により制御信号(B)が“L”レベルにとどまることと、端子制御モジュール3が正常状態にあっても半導体装置1が未動作であるために制御信号(B)が“L”レベルにとどまることは、区別することが出来ない。作動した段階で故障が発覚しても対応が難しい場合も考えられる。
これに対して、第1実施形態における半導体装置1は、EXORゲート7及び8、並びに低周波信号発生回路9を含む。端子制御モジュール3に入力される制御信号(B)は、低周波信号発生回路9からの低周波信号と制御信号(A)の排他的論理和である。よって制御信号(B)は、半導体装置1が未動作であるゆえに制御信号(A)が常に“L”レベルにとどまっている間であっても、周期的に変化するレベルを有し、低周波信号と同じレベルを有する。そして、端子制御モジュール3からの制御信号(C)と低周波信号がEXORゲート8により比較される。半導体装置1が未動作であり、端子制御モジュール3が正常状態にあれば、制御信号(C)と低周波信号とは同じレベルを有するはずである。一方、半導体装置1が未動作であり、端子制御モジュール3が故障していれば、制御信号(C)と低周波信号とは異なるレベルを有するはずである。このような制御信号(C)のレベルと低周波信号のレベルの不一致を検出することにより、半導体装置1が未動作のときでも端子制御モジュール3の故障を検出することが可能である。
また、故障を検出するために付加される要素は、EXORゲート7及び8、並びに低周波信号発生回路9のみである。この構造は、回路を二重化させる場合よりも省スペースである。よって、第1実施形態によれば、省スペースで故障検出を行える。
以上の結果、第1実施形態に係る半導体装置1は、装置が未動作の状態であっても故障検出が可能であり、且つ故障検出回路による回路規模の増大を低減することが可能である。従って、第1実施形態に係る半導体装置1は、故障によるリスクを低減することが可能である。
[2]第2実施形態
[2−1]構成
第2実施形態に係る半導体装置1は、EXORゲート7とEXORゲート8との距離が離れている場合に関する。
第2実施形態において、半導体装置1は低周波信号発生回路を複数個備えた構造を有する。その他の構造については第1実施形態とほぼ同様である。以下では、第2実施形態に係る半導体装置1について、第1実施形態と異なる点について主に説明される。
図9は、第2実施形態に係る半導体装置1における機能ブロックを示す。低周波信号発生回路11が追加されたこと以外は、図2と同様である。ただし、第2実施形態では、ノードBの配線及びノードCの配線が長いことが想定されている。EXORゲート7及び8、低周波信号発生回路9及び11、並びに比較回路10は故障検出回路500として機能する。第1実施形態に係る半導体装置1においては、1つの低周波信号発生回路9から、EXORゲート7及び8に低周波信号を送信していた。これに対して、第2実施形態に係る半導体装置1においては、それぞれ、低周波信号発生回路9からEXORゲート7に、低周波信号発生回路11からEXORゲート8に、低周波信号を送信している。
図10は、第2実施形態に係る半導体装置1のクロック信号の伝送の例を示す。半導体装置1は、例えば、外部からクロック信号を受け取り、受け取ったクロック信号から、種々の周波数の内部クロック信号を生成する。そして、生成された内部クロック信号を、内部クロック信号を必要とする回路に供給する。クロック信号は、伝送の過程で遅延を生じることがある。一方、互いに同じタイミングで、すなわち同期して、動作する複数の回路は、同じタイミングでレベルが変化するクロック信号を受け取る必要がある。そのような同じタイミングでレベルが変化するクロック信号が供給される範囲は、クロックドメインと称される。
図10に示されるように、第2実施形態に係る半導体装置1では、低周波信号発生回路9及び11は、同じクロックドメインCD1中に位置する。このため、低周波信号発生回路9からの低周波信号と、低周波信号発生回路11からの低周波信号は、同期しており、実質的に同じタイミングで変化するレベルを有する。半導体装置1は、別のクロックドメインCD2、CD3、及びCD4等を含み得る。
[2−2]各信号のタイミングチャート
以下では、第2実施形態に係る半導体装置1における、各信号のタイミングチャートの一例について説明される。各動作時において、第2実施形態に係る半導体装置1は、以下の図11〜13のようなタイミングチャートを示す。図11〜13において、制御信号(A)、制御信号(B)、制御信号(C)、制御信号(D)、及び異常検出信号は、それぞれ、図3と同様の信号を指す。図11〜13中の低周波信号(低周波信号発生回路9から出力される信号)は、図3の低周波信号と同様である。図11〜13中の時刻t1〜t7は、それぞれ、図3と同様の時刻を指す。以下、低周波信号発生回路9から出力される信号は第1低周波信号と称される場合がある。
図11は、第2実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。
制御信号(A)、第1低周波信号(低周波信号発生回路9)、制御信号(B)、及び制御信号(C)は、低周波信号発生回路11の追加による影響を受けない。このため、制御信号(A)、第1低周波信号、制御信号(B)、及び制御信号(C)は、各々図3と同じレベルを有する。低周波信号(低周波信号発生回路11から出力される信号)は、第1低周波信号(低周波信号発生回路9)のレベルと同じレベルを有する。以下、低周波信号発生回路11から出力される信号は第2低周波信号と称される場合がある。第2低周波信号(低周波信号発生回路11)が、第2低周波信号(低周波信号発生回路9)のレベルと同じレベルを有することから、制御信号(D)及び異常検出信号も、低周波信号発生回路11の追加による影響を受けず、各々図3と同じレベルを有する。このように、第2実施形態で追加された低周波信号発生回路11は、低周波信号発生回路9と同じ働きをするため、各信号のタイミングチャートは第1実施形態(図3)と同等である。すなわち、第1実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるとき、異常検出信号は、常に“L”レベルとなる。
図12は、第2実施形態に係る半導体装置1が正常状態にあり、且つ通信開始をしたときの各信号のタイミングチャートの一例を示す。図12中の時刻tx及びtyは、それぞれ、図4と同様の時刻を指す。図11と同様に、低周波信号発生回路11は、低周波信号発生回路9からの第1低周波信号と同じタイミングで変化するレベルを有する第2低周波信号を出力するため、各信号のタイミングチャートは第1実施形態(図4)と同等である。すなわち、通信開始時に限らず、半導体装置1が正常状態にある間、制御信号(D)は、制御信号(A)と同じレベルを有するとともに異常検出信号は、常に“L”レベルである。
図13は、第2実施形態に係る半導体装置1が異常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。図11と同様に、低周波信号発生回路11は、低周波信号発生回路9からの第1低周波信号と同じタイミングで変化するレベルを有する第2低周波信号を出力するため、各信号のタイミングチャートは第1実施形態(図5)と同等である。このように、異常を検出できる。すなわち、第1実施形態に係る半導体装置1が異常状態であり、且つ未動作であるとき、異常検出信号は、“H”レベルを有する期間がある。
[2−3]利点(効果)
以上で説明した第2実施形態に係る半導体装置1によれば、半導体装置1のEXORゲート7とEXORゲート8との距離が離れている場合でも、第1実施形態と同等の効果を得ることが可能である。
第1実施形態で述べられたように、半導体装置1が未動作の状態であっても端子制御モジュール3の故障を検出可能であるのは、EXORゲート7を介して端子制御モジュール3を通過した低周波信号と、端子制御モジュール3に入力していない低周波信号とのレベルを比較することで、両者に差異がないか確認しているためである。すなわち、端子制御モジュール3に入力される低周波信号と、端子制御モジュール3に入力していない低周波信号とのレベルは一致していることが前提となっている。
ここで、例えば半導体装置1の回路面積が大きく、EXORゲート7とEXORゲート8との距離が大きく離れていた場合、或る1つの低周波信号発生回路から発した低周波信号の伝送距離が長くなることで遅延が生じ得る。遅延が生じた場合、EXORゲート7とEXORゲート8とにおいて受信する低周波信号の“L”レベルと“H”レベルとの切り替わりのタイミングがずれる場合がある。レベルの切り替わりのタイミングがずれた場合、端子制御モジュール3は正常動作しているにも関わらず、異常検出信号が“H”レベルとなり、誤った異常の検知をしてしまう可能性がある。
これに対して、第2実施形態に係る半導体装置1は、同じクロックドメインCD1に位置する複数の低周波信号発生回路9及び11を有することにより、回路規模が大きい場合においても制御信号のレベル判定を正確に行い得る。
具体的には、第2実施形態に係る半導体装置1は、低周波信号発生回路9及び11を有することで、EXORゲート7及びEXORゲート8のそれぞれの近くに、低周波信号発生回路9及び11を配置することが可能である。このため、EXORゲート7及びEXORゲート8は、低周波信号発生回路9及び11から、遅延の少ない第1低周波信号及び第2低周波信号を受け取ることができる。そして、低周波信号発生回路9及び11は、同じクロックドメインCD1に位置するので、低周波信号発生回路9及び11は、たとえ距離が離れている場合でも、実質的に同じタイミング変化するレベルの低周波信号を受け取ることができる。こうすることで、EXORゲート7及びEXORゲート8が受信する低周波信号の“L”レベルと“H”レベルとの切り替わりのタイミングにずれが発生することを防ぎ得る。このため、EXORゲート7とEXORゲート8との距離が大きく離れている場合でも、端子制御モジュール3の異常検出を正確に行うことが可能となる。
以上のように、第2実施形態に係る半導体装置1は、半導体装置1の回路規模が大きい場合においても第1実施形態と同様の効果を得ることが可能である。
[3]第3実施形態
[3−1]構成
第3実施形態に係る半導体装置1は、第1実施形態と同等の故障検出回路を、割り込み信号のような、内部信号に対して適用する場合に関する。
第3実施形態の半導体装置1において、割り込み信号に対して第1実施形態と同等の故障検出回路を適用した場合、他の実施形態と異なり、比較回路及び異常検出信号は不要となる。以下では、第3実施形態に係る半導体装置1について、第1実施形態と異なる点について主に説明される。
図14は、第3実施形態に係る半導体装置1における機能ブロックを示す。故障検出回路500が割り込み信号に適用され、比較回路が含まれないこと以外は、図2と同様である。図14に示されるように、半導体装置1は、端子制御モジュール3、通信制御モジュール4、メモリ5、割り込みコントローラ6、EXORゲート7及び8、並びに低周波信号発生回路9を含む。また、半導体装置1は、ノードA、B、C、及びDを含む。EXORゲート7及び8、並びに低周波信号発生回路9は故障検出回路600として機能する。
端子制御モジュール3は、入力端において、半導体装置2と接続されている。通信制御モジュール4は、入力端において、端子制御モジュール3の出力端と接続されている。通信制御モジュール4は、第1出力端より、制御データを出力する。通信制御モジュール4は、第2出力端より、割り込み信号を出力する。通信制御モジュール4は、第2出力端において、ノードAに接続されている。通信制御モジュール4は、受け取られた信号に対して判定を行い、判定の結果に基づいて割り込み信号を生成する。通信制御モジュール4は、例えば“H”レベルの信号を受け取ることで割り込みを検出すると、通信制御モジュール4の内部において、割り込みフラグをセットする。メモリ5は、通信制御モジュール4から制御データを受け取る。
EXORゲート7は、第1入力端において、ノードAに接続されている。ノードAは、通信制御モジュール4と接続されており、割り込み信号を伝送する。EXORゲート7の出力端は、ノードBと接続されている。ノードBとノードCは接続されている。EXORゲート8は、第1入力端において、ノードCと接続されている。低周波信号発生回路9は、低周波信号を発生させる。低周波信号は、EXORゲート7の第2入力端、及びEXORゲート8の第2入力端に供給される。EXORゲート8の出力端は、ノードDと接続されている。割り込みコントローラ6は、入力端において、ノードDと接続されている。割り込みコントローラ6は、例えば“H”レベルの割り込み信号を受け取ることで割り込みを検出すると、通信制御モジュール4の割り込みフラグの読み出しを行う。割り込みコントローラ6で割り込みを検出したにも関わらず、通信制御モジュール4に割り込みフラグがセットされていない場合は、割り込み信号に故障が生じていることが確認できる。
[3−2]各信号のタイミングチャート
以下では、第3実施形態に係る半導体装置1における、各信号のタイミングチャートの一例について説明される。各動作時において、第3実施形態に係る半導体装置1は、以下の図15〜17のようなタイミングチャートを示す。図15〜17中の割り込み信号(A)、制御信号(B)、制御信号(C)、及び割り込み信号(D)は、それぞれ、図14のノードA、ノードB、ノードC、及びノードDの信号を指す。図15〜17中の低周波信号は、図3の低周波信号と同様である。図15〜17中の時刻t1〜t7は、それぞれ、図3と同様の時刻を指す。
[3−2−1]正常状態且つ未動作時
図15は、第3実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。第3実施形態における正常状態とは、少なくとも図14のノードBとノードCとの間が正常に動作している状態である。
割り込み信号(A)は、未動作時の信号であるため、常に“L”レベルである。
制御信号(B)は、低周波信号のレベルと同じレベルを有する。これは実施形態1の制御信号(B)と同様に、EXORゲート7が、受信した割り込み信号(A)と低周波信号とのレベルの排他的論理和を制御信号(B)として送信するためである。
制御信号(C)は、制御信号(B)及び低周波信号と同一の信号である。図15は、ノードBとノードCとの間が正常に動作している例であるため、制御信号(C)は、受信した制御信号(B)のレベルと同じレベルを有する。
割り込み信号(D)は、常に“L”レベルである。これは実施形態1の制御信号(D)と同様に、EXORゲート8が、受信した制御信号(C)と低周波信号とのレベルの排他的論理和を割り込み信号(D)として送信するためである。前述の通り、制御信号(C)と低周波信号とは同一の信号であるため、EXORゲート8は“L”レベルの割り込み信号(D)を送信する。割り込み信号(D)が常に“L”レベルである為、割り込みコントローラ6は、通信制御モジュール4の割り込みフラグの読み出しを行わない。
[3−2−2]正常状態且つ通信開始時
図16は、第3実施形態に係る半導体装置1が正常状態にあり、且つ通信開始をしたときの各信号のタイミングチャートの一例を示す。図16は時刻tx(後述)において通信が開始された例を示す。図16中の時刻txは、図4と同様の時刻を指す。各信号は、通信が開始される時刻txより前までは、図15の未動作時と同等に伝達される。
割り込み信号(A)は、時刻tx以降は“H”レベルを維持し、時刻txより前の期間は“L”レベルを維持する。時刻tx以降の“H”レベルの信号は、通信が開始されていることを通知するものである。
制御信号(B)は、時刻txから時刻t5まで“L”レベルを維持する。制御信号(B)は、時刻t5から時刻t6まで“H”レベルを維持する。制御信号(B)は、時刻t6から時刻t7まで“L”レベルを維持する。これは図15と同様に、EXORゲート7が、受信した割り込み信号(A)と低周波信号とのレベルの排他的論理和を制御信号(B)として送信するためである。時刻txから時刻t5において、割り込み信号(A)は“H”レベル、且つ低周波信号は“H”レベルであるため、EXORゲート7は“L”レベルの制御信号(B)を送信する。時刻t5から時刻t6において、割り込み信号(A)は“H”レベル、且つ低周波信号は“L”レベルであるため、EXORゲート7は“H”レベルの割り込み信号(B)を送信する。時刻t6から時刻t7において、割り込み信号(A)は“H”レベル、且つ低周波信号は“H”レベルであるため、EXORゲート7は“L”レベルの割り込み信号(B)を送信する。このように、制御信号(B)は、時刻tx以降は、低周波信号のレベルが反転したレベルを有する。
制御信号(C)は、制御信号(B)のレベルと同じレベルを有する。図16は、図15と同様に、ノードBとノードCとの間が正常に動作している例であるため、制御信号(C)は、受信した制御信号(B)のレベルと同じレベルを有する。すなわち、制御信号(C)は、時刻txより前は低周波信号のレベルと同じレベルを有し、時刻tx以降は低周波信号のレベルが反転したレベルを有する。
割り込み信号(D)は、時刻tx以降は“H”レベルを維持し、時刻txより前の期間は“L”レベルを維持する。これはEXORゲート8が、受信した制御信号(C)と低周波信号とのレベルの排他的論理和を割り込み信号(D)として送信するためである。前述の通り、制御信号(C)は、時刻txより前は低周波信号のレベルと同じレベルを有し、時刻tx以降は低周波信号のレベルが反転したレベルを有する。このため、EXORゲート8は時刻txより前は“L”レベルの割り込み信号(D)を送信し、時刻tx以降は“H”レベルの割り込み信号(D)を送信する。時刻txにおいて割り込み信号(D)が“H”レベルとなるため、割り込みコントローラ6は、通信制御モジュール4の割り込みフラグの読み出しを行う。時刻txにおいて通信制御モジュール4には通信を開始する為の割り込みフラグがセットされている。このため正常な割り込みであることが確認できる。
このように、割り込み信号(D)は、制御信号(B)と同一の信号である。すなわち、故障検出回路600が挿入されるにも関わらず、通信制御モジュール4から出力される制御信号(B)は、そのままの形態で、割り込み信号(D)として割り込みコントローラ6に到達することができる。
[3−2−3]異常状態且つ未動作時
図17は、第3実施形態に係る半導体装置1が異常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。第3実施形態における異常状態とは、図14のノードBとノードCとの間が時刻t4において故障し、正常なレベルの信号を正確に送信できなくなった状態である。各信号は、故障が生じたノードBとノードCとの間に到達する以前までは、図15の正常状態の時と同等に伝達される。
割り込み信号(A)、低周波信号、及び制御信号(B)は、ノードBとノードCとの間の故障による影響を受けない。このため、割り込み信号(A)、低周波信号、及び制御信号(B)は、図15と同様である。また各信号は、故障が生じる時刻txより前までは、図15の未動作時と同等に伝達される。
制御信号(C)は、故障が発生する時刻t4までは、制御信号(B)のレベルと同じレベルを有する。制御信号(C)は、時刻t4以降は、制御信号(B)のレベルを正確に送信できず、例えば常に“L”レベルの信号を送信する。
割り込み信号(D)は、時刻t4までは、常に“L”レベルである。時刻t4以降は、EXORゲート8が、受信した異常な制御信号(C)と、低周波信号とのレベルの排他的論理和を制御信号(D)として送信する。このため、割り込み信号(D)は、制御信号(C)と低周波信号とが同一のレベルでなくなった期間において“H”レベルとなる。このように、未動作時且つ端子制御モジュール3に異常が生じている例において、割り込み信号(D)は、異常が生じた時刻以降に、割り込み信号(A)と異なるレベルとなる期間を有する。図17では時刻t4において割り込み信号(D)が“H”レベルとなるため、割り込みコントローラ6は、通信制御モジュール4の割り込みフラグの読み出しを行う。時刻t4において通信制御モジュール4には割り込みフラグがセットされていない。このため割り込み信号に故障が生じていることが確認できる。
[3−3]利点(効果)
以上で説明した第3実施形態に係る半導体装置1によれば、割り込み信号のような内部信号に対しても第1実施形態と同等の効果を得ることが可能である。
第1実施形態で端子制御モジュール3の故障を検出したのと同様に、第3実施形態では図14のノードBとノードCとの間の故障を検出している。すなわち、第3実施形態に係る半導体装置1では、EXORゲート7を介してノードBとノードCとの間を通過した低周波信号と、ノードBとノードCとの間に入力していない低周波信号とのレベルを比較することで、両者に差異がないか確認している。両者は、半導体装置1が正常状態にあり、且つ未動作であるときは一致している。両者が不一致である場合、割り込み信号(D)は、“H”レベルを有する状態になる。割り込み信号(D)の“H”レベルは、ノードBとノードCとの間の故障に起因する場合、又は割り込み信号(A)が“H”レベルになったことに起因する場合が考えられる。しかし、割り込みコントローラ6は、割り込み信号(D)からのみでは、ノードBとノードCとの間に故障が生じたことと、割り込み信号(A)が“H”レベルになったこととを区別できない。
割り込みコントローラ6は、“H”レベルの割り込み信号を受け取った場合、通信制御モジュール4に割り込みフラグが立っているかどうか確認を行い、割り込み信号が正しいかの判定を行う。割り込みフラグが立っている場合、割り込みコントローラ6は、割り込み信号(A)が“H”レベルになったことを知ることができる。一方、割り込みフラグが立っていない場合、割り込みコントローラ6は、ノードBとノードCとの間に故障が生じたことを知ることができる。こうすることで、ノードBとノードCとの間における割り込み信号の異常検出を行うことが可能となる。
以上のように、第3実施形態に係る半導体装置1は、割り込み信号のような内部信号に対しても、第1実施形態と同様の効果を得ることが可能である。
第3実施形態は、割り込み信号に限らず、種々の内部信号に適用されることが可能である。そのような内部信号は、例えば、割り込み信号のように、平時、“L”レベルであって、特定の状況で“H”レベルが持続するとともに、“H”レベルになると半導体装置1の内部でフラグがセットされる信号を含む。
[4]第4実施形態
[4−1]構成
第4実施形態に係る半導体装置1は、第1実施形態と同等の故障検出回路を、複数ビットの列で構成される制御データ信号に対して適用する場合に関する。第4実施形態の半導体装置1において、故障検出回路は、通信制御モジュール4とメモリ5との間に構成される。その他の構造については第1実施形態とほぼ同様である。以下では、第4実施形態に係る半導体装置1について、第1実施形態と異なる点について主に説明される。
図18は、第4実施形態に係る半導体装置1における機能ブロックを示す。故障検出回路が通信制御モジュール4とメモリ5との間に構成される以外は、構成要素も含め図2と同様である。EXORゲート7及び8、低周波信号発生回路9及び11、並びに比較回路10は故障検出回路700として機能する。
端子制御モジュール3は、入力端において、半導体装置2と接続されている。
通信制御モジュール4は、入力端において、端子制御モジュール3の出力端と接続されている。通信制御モジュール4は、第1出力端より、制御データ信号を出力する。通信制御モジュール4は、第2出力端より、割り込み信号を出力する。通信制御モジュール4は、第1出力端において、ノードAに接続されている。
EXORゲート7は、第1入力端において、ノードAに接続されている。EXORゲート7の出力端は、ノードBと接続されている。ノードBとノードCは接続されている。EXORゲート8は、第1入力端において、ノードCと接続されている。
低周波信号発生回路9からの低周波信号は、EXORゲート7の第2入力端、及びEXORゲート8の第2入力端に供給される。EXORゲート8の出力端は、ノードDと接続されている。メモリ5は、入力端において、ノードDに接続されている。メモリ5は、入力端から制御データ信号を受け取る。
比較回路10は、第1入力端においてノードDと接続され、第2入力端においてノードAと接続されている。比較回路10は、第1入力端において信号(比較回路信号1)を受け取り、第2入力端において制御データ信号を受け取る。比較回路10は、比較回路信号1と制御データ信号を比較する。比較回路10は、比較の結果に基づいて、異常検出信号を出力する。
[4−2]各信号のタイミングチャート
以下では、第4実施形態に係る半導体装置1における、各信号のタイミングチャートの一例について説明される。各動作時において、第4実施形態に係る半導体装置1は、以下の図19〜21のようなタイミングチャートを示す。図19〜21中の制御データ信号(A)、制御信号(B)、制御信号(C)、及び制御データ信号(D)は、それぞれ、図18のノードA、ノードB、ノードC、及びノードDの信号を指す。図19〜21中の低周波信号は、図3の低周波信号と同様である。図15〜17中の時刻t1〜t7は、それぞれ、図3と同様の時刻を指す。
[4−2−1]正常状態且つ未動作時
図19は、第4実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。第4実施形態における正常状態とは、少なくとも図19のノードBとノードCとの間が正常に動作している状態である。以下の説明では、制御データ信号(A)、制御信号(B)、制御信号(C)、及び制御データ信号(D)の状態は、レベルによってではなく、伝送されるデータによって記載される。“0”データは、“H”レベル及び“L”レベルの内の一方により示される。“1”データは“H”レベル及び“L”レベルの内の他方により示される。これは通信制御モジュール4によって生成された制御データ信号において、“H”レベルの信号が“0”データに割り当てられるか、“1”データに割り当てられるかは、任意である為である。
制御データ信号(A)は、未動作時の信号であり、常に“0”データを示すレベルである。
制御信号(B)は、低周波信号のレベルが切り替わるのと同じタイミングで、“0”データを示すレベルと“1”データを示すレベルとが切り替わる。具体的には、制御信号(B)は、低周波信号が“L”レベルのとき“0”データを示すレベルであり、“H”レベルのとき“1”データを示すレベルである。これは実施形態1の制御信号(B)と同様に、EXORゲート7が、受信した割り込み信号(A)と低周波信号とのレベルの排他的論理和を制御信号(B)として送信するためである。
制御信号(C)は、制御信号(B)と同一の信号である。図19は、ノードBとノードCとの間が正常に動作している例であるため、制御信号(C)は、受信した制御信号(B)のレベルと同じレベルを有する。
制御データ信号(D)は、常に“0”データを示すレベルである。これは実施形態1の制御信号(D)と同様に、EXORゲート8が、受信した制御信号(C)と低周波信号とのレベルの排他的論理和を制御データ信号(D)として送信するためである。前述の通り、制御信号(C)と低周波信号とはレベルが切り替わるタイミングが同じ信号であるため、EXORゲート8は常に“0”データを示すレベルの制御データ信号(D)を送信する。このように、未動作時且つノードBとノードCとの間が正常に動作している例において、制御データ信号(D)は、制御データ信号(A)のレベルと同じレベルを有する。
異常検出信号は、常に“L”レベルである。これは前述の通り、制御データ信号(A)及び制御データ信号(D)が常に同じレベルの信号であるため、比較回路10が常に“L”レベルの異常制御信号を送信するからである。すなわち、第4実施形態に係る半導体装置1が正常状態にあり、且つ未動作であるとき、異常検出信号は、常に“L”レベルとなる。
[4−2−2]正常状態且つ通信開始時
図20は、第4実施形態に係る半導体装置1が正常状態にあり、且つ通信開始をしたときの各信号のタイミングチャートの一例を示す。図20は時刻tzから時刻ty(後述)において制御データ100が送信された例を示す。制御データ100は、通信制御モジュール4から送信された、複数ビットの列で構成される制御データ信号であり、複数の“0”データを示すレベル及び“1”データを示すレベルの組み合わせによって構成された信号である。時刻tzは、時刻t4と時刻t5との4分の1の時刻である。時刻tyは、図4と同様の時刻を指す。各信号は、制御データ100が送信されている時刻tzから時刻tyの間以外は、図19の未動作時と同等に伝達される。以下では、各信号における時刻tzから時刻tyの間の動作についてのみ説明される。
制御データ信号(A)は、時刻tzから時刻tyの間において、制御データ100を示すレベルを有する。
制御信号(B)は、時刻tzから時刻tyの間において、制御データ100のレベルがそれぞれ反転した、反転データを有する。これは図3と同様に、EXORゲート7が、受信した制御信号(A)と低周波信号とのレベルの排他的論理和を制御信号(B)として送信するためである。例えば、制御データ信号(A)が“L”レベルであるとき、低周波信号は“H”レベルであるため、制御信号(B)は“H”レベルとなる。制御データ信号(A)が“H”レベルであるとき、低周波信号は“H”レベルであるため、制御信号(B)は“L”レベルとなる。よって制御信号(B)は制御データ100の反転データとなる。
制御信号(C)は、時刻tzから時刻tyの間において、制御信号(B)と同じ制御データ100の反転データを有する。図19は、図3と同様に、ノードBとノードCとの間が正常に動作している例であるため、制御信号(C)は、受信した制御信号(B)のレベルと同じレベルを有する。
制御データ信号(D)は、時刻tzから時刻tyの間において、制御データ100と同じレベルを有する。これはEXORゲート8が、受信した制御信号(C)と低周波信号とのレベルの排他的論理和を制御データ信号(D)として送信するためである。例えば、制御データ信号(A)が“L”レベルであるとき、低周波信号は“H”レベルであるため、制御信号(B)及び制御信号(C)は“H”レベルとなり、制御データ信号(D)は“L”レベルとなる。制御データ信号(A)が“H”レベルであるとき、低周波信号は“H”レベルであるため、制御信号(B)及び制御信号(C)は“L”レベルとなり、制御データ信号(D)は“H”レベルとなる。よって制御データ信号(D)は制御データ100と同じレベルとなる。このように、通信開始時且つ端子制御モジュール3が正常に動作している例において、制御データ信号(D)は、制御データ信号(A)のレベルと同じレベルを有する。
異常検出信号は、常に“L”レベルである。これは前述の通り、制御データ信号(A)及び制御データ信号(D)が常に同じレベルの信号であるため、比較回路10が常に“L”レベルの異常制御信号を送信するからである。すなわち、第4実施形態に係る半導体装置1が正常状態にあり、且つ通信開始をした時、異常検出信号は、常に“L”レベルとなる。ここまでの説明から明らかなように、通信開始時に限らず、半導体装置1が正常状態にある間、制御データ信号(D)は、制御データ信号(A)と同じレベルを有するとともに異常検出信号は、常に“L”レベルである。
[4−2−3]異常状態且つ未動作時
図21は、第4実施形態に係る半導体装置1が異常状態にあり、且つ未動作であるときの各信号のタイミングチャートの一例を示す。第4実施形態における異常状態とは、図18のノードBとノードCとの間が時刻t4において故障し、正常なレベルの信号を正確に送信できなくなった状態である。各信号は、故障が生じたノードBとノードCとの間に到達する以前までは、図19の正常状態の時と同等に伝達される。
制御データ信号(A)、低周波信号、及び制御信号(B)は、ノードBとノードCとの間の故障による影響を受けない。このため、制御データ信号(A)、低周波信号、及び制御信号(B)は、図19と同様である。また各信号は、故障が生じる時刻t4より前までは、図15の未動作時と同等に伝達される。
制御信号(C)は、故障が発生する時刻t4までは、制御信号(B)のレベルと同じレベルを有する。制御信号(C)は、時刻t4以降は、制御信号(B)のレベルを正確に送信できず、例えば常に“0”データを示すレベルの信号を送信する。
制御データ信号(D)は、時刻t4までは、常に“0”データを示すレベルである。時刻t4以降は、EXORゲート8が、受信した異常な制御信号(C)と、低周波信号とのレベルの排他的論理和を制御データ信号(D)として送信する。このため、制御データ信号(D)は、制御信号(C)と低周波信号とが同一のレベルでなくなった期間において“H”レベルとなる。このように、未動作時且つノードBとノードCとの間に異常が生じている例において、制御データ信号(D)は、異常が生じた時刻以降に、制御データ信号(A)と異なるレベルとなる期間を有する。
異常検出信号は、時刻t4までは、常に“L”レベルであり、図19と同様である。時刻t4以降は、常に“H”レベルである。より正確には、故障が生じた後、制御データ信号(D)が最初に“H”レベルとなった時刻(本例においては時刻t4)以降は、常に“H”レベルである。これは第1実施形態で述べられた通り、比較回路10は、レベルの異なる制御データ信号(A)と制御データ信号(D)とを受信すると、これ以降は常に“H”レベルの異常制御信号を送信するからである。すなわち、第4実施形態に係る半導体装置1が異常状態であり、且つ未動作であるとき、異常検出信号は、“H”レベルを有する期間がある。
[4−3]利点(効果)
以上で説明した第4実施形態に係る半導体装置1によれば、複数ビットの列で構成される制御データ信号に対しても第1実施形態と同等の効果を得ることが可能である。
第1実施形態で端子制御モジュール3の故障を検出したのと同様に、第4実施形態では図18のノードBとノードCとの間の故障を検出している。すなわち、第4実施形態に係る半導体装置1では、EXORゲート7を介してノードBとノードCとの間を通過した低周波信号と、ノードBとノードCとの間に入力していない低周波信号とのレベルを比較することで、両者に差異がないか確認している。
ノードBに入力される制御信号(B)は、低周波信号発生回路9からの低周波信号と制御データ信号(A)の排他的論理和である。よって制御信号(B)は、半導体装置1が未動作であるゆえに制御データ信号(A)が常に“0”データを示すレベルにとどまっている間であっても、周期的に変化するレベルを有し、低周波信号と同じタイミングでレベルが切り替わる。そしてノードBとノードCとの間を通過した制御信号(C)と低周波信号がEXORゲート8により比較される。半導体装置1が未動作であり、ノードBとノードCとの間が正常状態にある場合、制御信号(C)と低周波信号とは、レベルが切り替わるタイミングが同じである。このため制御データ信号(D)は制御データ信号(A)と同じレベルの信号となる。
一方、半導体装置1が未動作であり、ノードBとノードCとの間が故障している場合、制御信号(C)は同じレベルにとどまるため、制御信号(C)と低周波信号とはレベルが切り替わるタイミングが異なる。このため制御データ信号(D)は制御データ信号(A)と異なるレベルの信号となる。
このような制御データ信号(A)のレベルと制御データ信号(D)のレベルの不一致(すなわち制御信号(C)のレベルと低周波信号のレベルが切り替わるタイミングの不一致)を検出することにより、半導体装置1が未動作のときでもノードBとノードCとの間の故障を検出することが可能である。
以上のように、第4実施形態に係る半導体装置1は、複数ビットで構成される制御データ信号に対しても、第1実施形態と同様の効果を得ることが可能である。
[5]その他の変形例等
本発明の第1〜4実施形態において、半導体装置1の構造はその他の構造であっても良い。例えば、図示されていない構成要素を含み、図示されていない配線等によって接続された構造であっても良い。
本発明の第1〜4実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。第1〜4実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。第1〜4実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1,2…半導体装置、3…端子制御モジュール、4…通信制御モジュール、5…メモリ、6…割り込みコントローラ、7,8…排他的論理和ゲート、9,11…低周波信号発生回路、10…比較回路、100…システム、200…通信モジュール、300…コントローラ、400,500,600,700…故障検出回路、CD1〜4…クロックドメイン

Claims (9)

  1. 第1レベルと第2レベルとで周期的に切り替わるレベルを有する第1信号を出力する第1信号発生回路と、
    前記第1レベル又は前記第2レベルを有する第2信号が前記第1信号と同じレベルを有する間は前記第1レベルを有するとともに、前記第2信号が前記第1信号と相違するレベルを有する間は前記第2レベルを有する第3信号を出力する第1回路と、
    前記第3信号が有するレベルと同じレベルを有する第4信号が前記第1信号と同じレベルを有する間は前記第1レベルを有するとともに、前記第4信号が前記第1信号と相違するレベルを有する間は前記第2レベルを有する第5信号を出力する第2回路と、
    前記第2信号及び前記第5信号が同じレベルを有する間は第3レベルを有するとともに、前記第2信号及び前記第5信号が相違するレベルを有するときに第4レベルを有する第6信号を出力する第3回路と、
    を備える故障検出回路。
  2. 前記第1回路の前記第3信号を出力するノードは、前記第2回路の前記第4信号を受け取るノードと接続されている、
    請求項1に記載の故障検出回路。
  3. 前記第1回路及び前記第2回路は、排他的論理和ゲートである、
    請求項1に記載の故障検出回路。
  4. 第1レベルと第2レベルとで周期的に切り替わるレベルを有する第1信号を出力する第1信号発生回路と、
    前記第1レベル又は前記第2レベルを有する第2信号が前記第1信号と同じレベルを有する間は前記第1レベルを有するとともに、前記第2信号が前記第1信号と相違するレベルを有する間は前記第2レベルを有する第3信号を出力する第1回路と、
    前記第1レベルと前記第2レベルとで周期的に切り替わるレベルを有し、前記第1信号と同じレベルである第4信号を出力する第2信号発生回路と、
    前記第4信号、及び前記第1レベル及び前記第2レベルのうちの前記第3信号が有するレベルと同じレベルを有する第5信号が同じレベルを有する間は前記第1レベルを有するとともに、前記第4信号及び前記第5信号が相違するレベルを有する間は前記第2レベルを有する第6信号を出力する第2回路と、
    前記第2信号及び前記第6信号が同じレベルを有する間は第3レベルを有するとともに、前記第2信号及び前記第6信号が相違するレベルを有するときに第4レベルを有する第7信号を出力する第3回路と、
    を備える故障検出回路。
  5. 前記第1回路の前記第3信号を出力するノードは、前記第2回路の前記第5信号を受け取るノードと接続されている、
    請求項4に記載の故障検出回路。
  6. 前記第1回路及び前記第2回路は、排他的論理和ゲートである、
    請求項4に記載の故障検出回路。
  7. 請求項1に記載の故障検出回路と、
    前記第3信号を受け取り、前記第4信号を出力する第1モジュールと、
    を備える、半導体装置。
  8. 請求項4に記載の故障検出回路と、
    前記第3信号を受け取り、前記第5信号を出力する第1モジュールと、
    を備える、半導体装置。
  9. 前記第1回路は、第1入力端において前記第2信号を受け取り、第2入力端において前記第1信号を受け取り、第1出力端において前記第3信号を出力し、
    前記第1モジュールは、第3入力端において前記第3信号を受け取り、第2出力端において前記第4信号を出力し、
    前記第2回路は、第4入力端において前記第4信号を受け取り、第5入力端において前記第1信号を受け取り、第3出力端において前記第5信号を出力し、
    前記第3回路は、第6入力端において前記第5信号を受け取り、第7入力端において前記第2信号を受け取り、第4出力端において前記第6信号を出力する、
    請求項7に記載の半導体装置。
JP2020041695A 2020-03-11 2020-03-11 故障検出回路及び半導体装置 Active JP7204698B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020041695A JP7204698B2 (ja) 2020-03-11 2020-03-11 故障検出回路及び半導体装置
CN202010914346.8A CN113391195A (zh) 2020-03-11 2020-09-03 故障检测电路及半导体装置
US17/016,751 US11639961B2 (en) 2020-03-11 2020-09-10 Failure detection circuit and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020041695A JP7204698B2 (ja) 2020-03-11 2020-03-11 故障検出回路及び半導体装置

Publications (2)

Publication Number Publication Date
JP2021143890A true JP2021143890A (ja) 2021-09-24
JP7204698B2 JP7204698B2 (ja) 2023-01-16

Family

ID=77616453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020041695A Active JP7204698B2 (ja) 2020-03-11 2020-03-11 故障検出回路及び半導体装置

Country Status (3)

Country Link
US (1) US11639961B2 (ja)
JP (1) JP7204698B2 (ja)
CN (1) CN113391195A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022196230A1 (ja) 2021-03-17 2022-09-22 三井化学株式会社 リチウム(n-カルボニル)スルホンアミド化合物、リチウム二次電池用添加剤、リチウム二次電池用非水電解液、リチウム二次電池前駆体、リチウム二次電池、及びリチウム二次電池の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021135121A (ja) * 2020-02-26 2021-09-13 株式会社東芝 故障検出回路および故障検出システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08185329A (ja) * 1994-12-28 1996-07-16 Mitsubishi Electric Corp データ処理装置
JP2005339675A (ja) * 2004-05-27 2005-12-08 Hitachi Ltd 半導体集積回路装置
JP2018155634A (ja) * 2017-03-17 2018-10-04 株式会社東芝 故障検出回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026581B2 (ja) * 1990-04-20 2000-03-27 旭光学工業株式会社 データ信号復調装置
JP3076519B2 (ja) * 1996-02-15 2000-08-14 松下電器産業株式会社 ビット同期回路及びビット同期方法
JP2000304823A (ja) * 1999-04-23 2000-11-02 Nec Shizuoka Ltd 集積回路および集積回路の故障検出方式
JP4100930B2 (ja) * 2002-02-20 2008-06-11 株式会社ルネサステクノロジ 半導体記憶装置
JP2007096647A (ja) 2005-09-28 2007-04-12 Hitachi Kokusai Electric Inc 受信機
CN101078997A (zh) * 2006-04-18 2007-11-28 松下电器产业株式会社 半导体集成电路系统、半导体集成电路、操作系统和半导体集成电路的控制
CN101694978B (zh) * 2009-10-11 2012-03-28 太原理工大学 一种电动机远程起停控制电路
CN102087335B (zh) * 2010-11-06 2013-06-12 洪明 一种电路信号检测装置
GB2503729A (en) * 2012-07-06 2014-01-08 St Microelectronics Ltd Determining operating conditions of a circuit using a delay line
US9229051B2 (en) * 2012-11-15 2016-01-05 Freescale Semiconductor, Inc. Integrated circuit with degradation monitoring
JP2014185981A (ja) 2013-03-25 2014-10-02 Toshiba Corp 半導体集積回路および半導体集積回路の自己テスト方法
CN105301490B (zh) * 2015-11-11 2017-12-19 广东省电子技术研究所 具有故障检测功能的霍尔开关信号采集电路
US10056864B2 (en) 2017-01-12 2018-08-21 Qualcomm Incorporated Efficient wideband envelope tracking power amplifier
JP2018198416A (ja) 2017-05-23 2018-12-13 ルネサスエレクトロニクス株式会社 無線通信装置及び判定方法
US10505645B2 (en) 2017-05-23 2019-12-10 Renesas Electronics Corporation Wireless communication device and determination method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08185329A (ja) * 1994-12-28 1996-07-16 Mitsubishi Electric Corp データ処理装置
JP2005339675A (ja) * 2004-05-27 2005-12-08 Hitachi Ltd 半導体集積回路装置
JP2018155634A (ja) * 2017-03-17 2018-10-04 株式会社東芝 故障検出回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022196230A1 (ja) 2021-03-17 2022-09-22 三井化学株式会社 リチウム(n-カルボニル)スルホンアミド化合物、リチウム二次電池用添加剤、リチウム二次電池用非水電解液、リチウム二次電池前駆体、リチウム二次電池、及びリチウム二次電池の製造方法

Also Published As

Publication number Publication date
JP7204698B2 (ja) 2023-01-16
US20210286005A1 (en) 2021-09-16
US11639961B2 (en) 2023-05-02
CN113391195A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
JP4224094B2 (ja) 半導体集積回路装置
JP2021143890A (ja) 故障検出回路及び半導体装置
US8566685B2 (en) Command control circuit, integrated circuit having the same, and command control method
US8719650B2 (en) Self-diagnosis system and test circuit determination method
US10248156B2 (en) Data processing device
CN109164374B (zh) 芯片与芯片测试系统
US10401419B2 (en) Failure detection circuit, failure detection system and failure detection method
US20100007368A1 (en) Semiconductor integrated circuit and method of testing the same
US8842485B2 (en) Delay circuit, delay controller, memory controller, and information terminal
US11054853B2 (en) Integrated circuit device
JPWO2009034653A1 (ja) 回路、その制御方法及び処理装置
US6859885B2 (en) Data reception method
JP5604799B2 (ja) フォールトトレラントコンピュータ
JP6977623B2 (ja) 通信システム
US20230387901A1 (en) Semiconductor device
US11016523B2 (en) Control of redundant processing units
EP4145291A1 (en) Error management system for system-on-chip
CN107025921B (zh) 存储器装置和用于驱动存储器装置的方法
JP5727906B2 (ja) リセット信号生成回路及びそれを備えた半導体集積回路
JP2024005993A (ja) デジタル出力制御システム
JP2023143167A (ja) 乱数生成回路
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JP2020052550A (ja) Cpuユニット、cpuユニットの制御方法、情報処理プログラム、および記録媒体
KR19990006012A (ko) 반도체 소자의 파이프 라인 장치
JPS6143348A (ja) 多重系フェイルセーフコンピュータシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221228

R150 Certificate of patent or registration of utility model

Ref document number: 7204698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150