JP6635602B2

JP6635602B2 - 故障検出回路

Info

Publication number: JP6635602B2
Application number: JP2017053381A
Authority: JP
Inventors: 雅文藤森
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2017-03-17
Filing date: 2017-03-17
Publication date: 2020-01-29
Anticipated expiration: 2037-03-17
Also published as: JP2018155634A; US10401419B2; US20180267095A1

Description

本実施形態は、故障検出回路に関する。

近年、プロセス技術の進歩に伴い、半導体装置の高集積化が進んでおり、１つの半導体装置に多くのモジュールを搭載した、ＳｏＣ（ＳｙｓｔｅｍｏｎａＣｈｉｐ）などのシステムＬＳＩが普及している。このような半導体装置は、製造工程の最終段階で行われる検査工程において、様々な動作性能がテストされる。そして、テストをパスした良品のみが、製品として出荷される。

各モジュールには、動作性能のテストを行うときは、テストモード信号としてローレベル（またはハイレベル）の固定信号が入力される。また、通常動作を行うときは、テストモード信号として、テスト時と逆位相の固定信号が入力される。すなわち、テスト時のテストモード信号がローレベルの固定信号の場合、通常動作時はハイレベルの固定信号が入力される。また、テスト時のテストモード信号がハイレベルの固定信号の場合、通常動作時はローレベルの固定信号が入力される。

従来、各モジュールに入力するテストモード信号を、ＯＲ回路、またはＮＡＮＤ回路に入力することで、通常動作時におけるテストモード信号の故障（意図しないテストモード状態）を検出していた。例えば、テスト実施時のテストモード信号としてハイレベルの固定信号を各モジュールに入力する場合、全てのテストモード信号をＯＲ回路にも入力する。正常な状態における通常動作時は、すべてのテストモード信号がローレベルの固定信号となるため、ＯＲ回路からの出力はローレベルの信号となる。しかし、テストモード信号に異常が生じて、一つでもハイレベルの固定信号が入力されているモジュールがある場合、ＯＲ回路からの出力はハイレベルの信号となる。

しかし、このような従来の構成において、故障検出回路として使用しているＯＲ回路（またはＮＡＮＤ回路）自体が故障し、例えば、入力信号のレベルに関係なく常にローレベルの固定信号を出力してしまうような状態になってしまった場合、テストモード信号に異常が生じても故障を検出できないという問題があった。

特開２００９−２６４９４８号公報

本実施形態は、テストモード信号の故障検出と共に、故障検出回路自体の故障も検出することができる、故障検出回路を提供することを目的とする。

本実施形態の故障検出回路は、複数のモジュールのそれぞれに入力される複数のテストモード信号の故障検知に用いるモニタ信号を生成するモニタ信号生成回路と、それぞれの前記テストモード信号の故障を検知する、複数の故障検知回路を備えたカスケード接続回路と、前記カスケード接続回路からの出力信号と、前記モニタ信号とを比較し、故障有無を判定する比較回路と、を備えている。前記カスケード接続回路は、前記複数の故障検知回路がカスケード接続されており、１段目の前記故障検知回路には前記モニタ信号が入力される。

本発明の第１実施形態に係わる故障検出回路の構成を示す概略ブロック図。第１の実施形態における故障検出回路の故障検出方法を説明するタイミングチャート。第２実施形態に係わる故障検出回路の構成を示す概略ブロック図。第２の実施形態における故障検出回路の故障検出方法を説明するタイミングチャート。第３の実施形態に係わる故障検出回路の構成を示す概略ブロック図。第３の実施形態の別の故障検出回路の構成を示す概略ブロック図。

以下、図面を参照して実施形態を説明する。
（第１の実施形態）
図１は、本発明の第１実施形態に係わる故障検出回路の構成を示す概略ブロック図である。本実施形態の故障検出回路は、モニタ信号生成回路１と、カスケード接続回路２と、比較回路３とから主に構成されている。

モニタ信号生成回路１は、ラッチ回路１１を有する。ラッチ回路１１は、外部から入力されるクロック信号に基づき、所定の周期でハイレベルとローレベルとを繰り返すモニタ信号を生成し、出力する。

カスケード接続回路２は、テスト対象となるモジュールの数と同数のＯＲ回路２１ａ、２１ｂ、…、２１ｘを有する。ＯＲ回路２１ａ、２１ｂ、…、２１ｘは、それぞれ、対応するモジュールに入力されるテストモード信号の故障を検出する回路である。ＯＲ回路２１ａには、モニタ信号生成回路１から出力されるモニタ信号と、故障検出対象であるテストモード信号（モジュール１００ａに入力するテストモード信号）とが入力され、検出結果を出力する。

ＯＲ回路２１ｂには、ＯＲ回路２１ａの検出結果と、故障検出対象であるテストモード信号（モジュール１００ｂに入力するテストモード信号）とが入力され、検出結果を出力する。以降も同様に、一段前のＯＲ回路２１からの検出結果の出力と、対応するモジュール１００に入力されるテストモード信号とを次の段のＯＲ回路２１に入力することを繰り返すことで、全てのＯＲ回路２１をカスケード接続する。最後に配置されたＯＲ回路２１ｘの出力信号は、比較回路３に入力される。

なお、本実施の形態において、各モジュール１００ａ、１００ｂ、…、１００ｘには、テスト実施時にはハイレベルの固定信号、通常動作にはローレベルの固定信号であるテストモード信号が入力される。従って、テストモード信号が正常値である場合、通常動作時には、前段のＯＲ回路２１から入力される信号をそのまま出力する。最初に配置されたＯＲ回路２１ａに入力される信号はモニタ信号であるので、全てのモジュール１００に入力されるテストモード信号が正常である場合（ローレベルの固定信号である場合）、最後に配置されたＯＲ回路２１ｘからは、モニタ信号と同波形の信号が出力される。

一方、テストモード信号が異常である場合、異常なテストモード信号が入力されたＯＲ回路２１からは、前段のＯＲ回路２１の出力信号とは異なる波形の信号が出力される。例えば、通常動作状態にもかかわらず、テストモード信号がハイレベルの固定信号の場合、異常なテストモード信号が入力されたＯＲ回路２１からは、ハイレベルの固定信号が出力される。なお、テストモード信号が正常でも、ＯＲ回路２１自体が故障して正しい値が出力されない場合にも、前段のＯＲ回路２１の出力信号とは異なる波形の信号が出力される。ＯＲ回路２１が故障すると、例えば、入力信号の値にかかわらず、ハイレベルやローレベルの固定信号が出力される。

カスケード接続回路２は、最初の段のＯＲ回路２１ａに入力されたモニタ信号が、以降のＯＲ回路２１を伝搬し、検出結果として出力される。一方、いずれかのＯＲ回路２１で故障が検出された場合、当該回路以降のＯＲ回路２１は、モニタ信号と異なる波形の信号（例えば、ハイレベルの固定信号）を伝搬し、検出結果として出力される。

比較回路３は、ＥＸＯＲ回路３１と、ラッチ回路３２と、アンド回路３３とを有する。ＥＸＯＲ回路３１には、モニタ生成回路１から出力されるモニタ信号と、カスケード接続回路２からの出力信号とが入力される。カスケード接続回路２で故障が検出されず、モニタ信号と同波形の信号が出力される場合、ＥＸＯＲ回路３１への２つの入力信号は常に同じ値となる。従って、ＥＸＯＲ回路３１からはローレベルの固定信号が出力される。

一方、カスケード接続回路２で故障が検出され、カスケード接続回路２からモニタ信号と異なる波形の信号が出力される場合、ＥＸＯＲ回路３１への２つの入力信号は同じ値である期間と異なる値である期間が生じる。例えば、カスケード接続回路２からハイレベルの固定信号が出力されている場合、ハイレベルとローレベルとをモニタ信号と同一の周期で繰り返す信号が、ＥＸＯＲ回路３１から出力される。

ラッチ回路３２は、外部から入力されるクロック信号に基づき、ＥＸＯＲ回路３１から入力される信号の周期を整える。

アンド回路３３は、ラッチ回路３２からの出力信号と、テスト実施状態であるか通常動作状態であるかを識別するための信号（テストマスター信号：テスト実施状態にはハイレベルの固定信号を出力し、通常動作状態にはローレベルの固定信号を出力する）が、インバータ３４を介して入力される。すなわち、テスト実施時において、アンド回路３３にはテストマスター信号としてローレベルの固定信号が入力されるため、常にローレベルの固定信号が、アラーム信号として出力される。一方、通常動作状態において、アンド回路３３にはテストマスター信号としてハイレベルの固定信号が入力される。従って、ラッチ回路３２からの出力信号が、アラーム信号として出力される。

なお、ラッチ回路３２と、アンド回路３３は、比較回路３の必須構成要素ではないため、省略可能である。

次に、本実施形態の故障検出回路の動作について説明する。図２は、第１の実施形態における故障検出回路の故障検出方法を説明するタイミングチャートである。なお、本実施形態における故障検出とは、通常動作状態におけるテストモード信号の故障、及び、故障検出回路であるＯＲ回路２１自体の故障の検出をいう。まず、モニタ信号生成回路１にクロック信号が入力され、所定の周期でハイレベルとローレベルとを繰り返すモニタ信号が出力される。

カスケード接続回路２の各ＯＲ回路２１ａ、２１ｂ、…、２１ｘからは、正常に動作している場合、モニタ信号と同じ波形の信号が出力される。図２には、ＯＲ回路２１の代表例として、ＯＲ回路２１ｂの波形を示している。ＯＲ回路２１ａ、２１ｂ、…、２１ｘは、前段のＯＲ回路２１の出力が次のＯＲ回路２１に入力されるよう、カスケード接続されている。従って、全てのテストモード信号が正常であり、全てのＯＲ回路２１ａ、２１ｂ、…、２１ｘも正常に動作している場合（ローレベルの固定信号である場合）、最後に配置されたＯＲ回路２１ｘから、モニタ信号と同波形の信号が出力される（図２のカスケード接続回路出力信号）。

比較回路３のＥＸＯＲ回路３１には、モニタ信号生成回路１で生成されたモニタ信号と、カスケード接続回路出力信号とが入力される。カスケード接続回路出力信号と、モニタ信号とが同波形の場合、ＥＸＯＲ回路３１からはローレベルの固定信号が出力される。ＥＸＯＲ回路３１から出力されるローレベルの固定信号は、ラッチ回路３２、アンド回路３３を経て、アラーム信号として比較回路３から出力される。

ここで、ある時刻において、ＯＲ回路２１ｂ自体に故障が発生し、常に、ローレベルの固定信号が出力される状態になると、ＯＲ回路２１ｂの出力信号が後段に接続されたＯＲ回路２１を伝播する。そして、カスケード接続回路出力信号として、ＯＲ回路２１を伝播されたローレベルの固定信号が出力される。

比較回路３のＥＸＯＲ回路３１は、モニタ信号がローレベルの期間は、カスケード接続回路出力信号の値と、モニタ信号の値が一致しているので、ローレベルの信号を出力する。ところが、モニタ信号がハイレベルの期間は、カスケード出力信号の値と、モニタ信号との値が不一致であるので、ハイレベルの信号を出力する。すなわち、ＯＲ回路２１ｂに故障が発生した場合、アラーム信号としてモニタ信号と同波形の信号が出力される。

なお、ＯＲ回路２１自体の故障でなく、テストモード信号に故障が発生し、ハイレベルの固定信号となってしまった場合は、アラーム信号としてモニタ信号と同周期・同位相、かつ、値が反対である信号（モニタ信号がハイレベルの期間は、ローレベルであり、モニタ信号がローレベルの期間は、ハイレベルである信号）が出力される。

また、ＯＲ回路２１ｂ自体に故障が発生し、常に、ハイレベルの固定信号が出力される場合にも、アラーム信号として、モニタ信号と同周期・同位相、かつ、値が反対である信号が出力される。

このように、本実施形態によれば、いずれかのモジュールに入力されるテストモード信号に故障が発生し、意図しない状態（ハイレベルの固定信号）になってしまった場合に加え、故障検出回路である複数のＯＲ回路のいずれかに故障が発生し、常にローレベル（またはハイレベル）の固定信号が出力される状態になってしまった場合にも、当該ＯＲ回路からは、モニタ信号と異なる波形の信号が出力される。全てのＯＲ回路はカスケード接続されているので、故障を検出、または、故障が発生したＯＲ回路の出力信号は、後段に接続されたＯＲ回路を伝播し、最後に配置されたＯＲ回路から出力される。カスケード接続回路出力信号波形とモニタ信号波形との一致／不一致を検知することにより、故障を検出するので、テストモード信号の故障検出と共に、故障検出回路自体の故障も検出することができる。
（第２の実施形態）
第１の実施形態では、テスト実施時にはハイレベルの固定信号、通常動作にはローレベルの固定信号であるテストモード信号の故障を検出していた。これに対し、第２の実施形態においては、テスト実施時にはローレベルの固定信号、通常動作にはハイレベルの固定信号であるテストモード信号の故障を検出する点が異なる。

図３は、第２実施形態に係わる故障検出回路の構成を示す概略ブロック図である。本実施形態の故障検出回路は、カスケード接続回路２´の構成を除き、第１の実施形態の故障検出回路と同様の構成である。同じ構成要素には同じ番号を付し、詳細な説明を省略する。

カスケード接続回路２´は、テスト対象となるモジュールの数と同数のＡＮＤ回路２１ａ´、２１ｂ´、…、２１ｘ´を有する。ＡＮＤ回路２１ａ´、２１ｂ´、…、２１ｘ´は、それぞれ、対応するモジュールに入力されるテストモード信号の故障を検出する回路である。ＡＮＤ回路２１ａ´には、モニタ信号生成回路１から出力されるモニタ信号と、故障検出対象であるテストモード信号（モジュール１００ａに入力するテストモード信号）とが入力され、検出結果を出力する。

ＡＮＤ回路２１ｂ´には、ＡＮＤ回路２１ａ´の検出結果と、故障検出対象であるテストモード信号（モジュール１００ｂに入力するテストモード信号）とが入力され、検出結果を出力する。以降も同様に、一段前のＡＮＤ回路２１´からの検出結果の出力と、対応するモジュール１００に入力されるテストモード信号とを次の段のＡＮＤ回路２１´に入力することを繰り返すことで、全てのＡＮＤ回路２１´をカスケード接続する。最後に配置されたＡＮＤ回路２１ｘ´の出力信号は、比較回路３に入力される。

次に、本実施形態の故障検出回路の動作について説明する。図４は、第２の実施形態における故障検出回路の故障検出方法を説明するタイミングチャートである。なお、本実施形態における故障検出とは、通常動作状態におけるテストモード信号の故障、及び、故障検出回路であるＡＮＤ回路２１´自体の故障の検出をいう。まず、モニタ信号生成回路１にクロック信号が入力され、所定の周期でハイレベルとローレベルとを繰り返すモニタ信号が出力される。

カスケード接続回路２の各ＡＮＤ回路２１ａ´、２１ｂ´、…、２１ｘ´からは、正常に動作している場合、モニタ信号と同じ波形の信号が出力される。図４には、ＡＮＤ回路２１´の代表例として、ＡＮＤ回路２１ｂ´の波形を示している。ＡＮＤ回路２１ａ´、２１ｂ´、…、２１ｘ´は、前段のＡＮＤ回路２１ｂ´の出力が次のＡＮＤ回路２１ｂ´に入力されるよう、カスケード接続されている。従って、全てのテストモード信号が正常であり、全てのＡＮＤ回路２１ａ´、２１ｂ´、…、２１ｘ´も正常に動作している場合（ハイレベルの固定信号である場合）、最後に配置されたＡＮＤ回路２１ｘ´から、モニタ信号と同波形の信号が出力される（図４のカスケード接続回路出力信号）。

ここで、ある時刻において、ＡＮＤ回路２１ｂ´自体に故障が発生し、常に、ローレベルの固定信号が出力される状態になると、ＡＮＤ回路２１ｂ´の出力信号が後段に接続されたＡＮＤ回路２１´を伝播する。そして、カスケード接続回路出力信号として、ＡＮＤ回路２１´を伝播されたローレベルの固定信号が出力される。

比較回路３のＥＸＯＲ回路３１は、モニタ信号がローレベルの期間は、カスケード接続回路出力信号の値と、モニタ信号の値が一致しているので、ローレベルの信号を出力する。ところが、モニタ信号がハイレベルの期間は、カスケード出力信号の値と、モニタ信号との値が不一致であるので、ハイレベルの信号を出力する。すなわち、ＡＮＤ回路２１ｂ´に故障が発生した場合、アラーム信号としてモニタ信号と同波形の信号が出力される。

なお、ＡＮＤ回路２１´自体の故障でなく、テストモード信号に故障が発生し、ローレベルの固定信号となってしまった場合も、アラーム信号としてモニタ信号と同波形の信号が出力される。

また、ＡＮＤ回路２１ｂ´自体に故障が発生し、常に、ハイレベルの固定信号が出力される場合には、アラーム信号として、モニタ信号と同周期・同位相、かつ、値が反対である信号が出力される。

このように、本実施形態によれば、いずれかのモジュールに入力されるテストモード信号に故障が発生し、意図しない状態（ローレベルの固定信号）になってしまった場合に加え、故障検出回路である複数のＡＮＤ回路のいずれかに故障が発生し、常にローレベル（またはハイレベル）の固定信号が出力される状態になってしまった場合にも、当該ＡＮＤ回路からは、モニタ信号と異なる波形の信号が出力される。全てのＡＮＤ回路はカスケード接続されているので、故障を検出、または、故障が発生したＡＮＤ回路の出力信号は、後段に接続されたＡＮＤ回路を伝播し、最後に配置されたＡＮＤ回路から出力される。カスケード接続回路出力信号波形とモニタ信号波形との一致／不一致を検知することにより、故障を検出するので、テストモード信号の故障検出と共に、故障検出回路自体の故障も検出することができる。
（第３の実施形態）
第１の実施形態の故障検出回路は、テストモード信号と、テストモード信号の故障を検出するＯＲ回路の故障を検出していた。これに対し、第３の実施形態においては、テストモード信号、ＯＲ回路の故障に加え、テストモード信号を出力するテストモードデコーダからモジュールまでの間の配線経路の故障も検出する点が異なる。

図５は、第３実施形態に係わる故障検出回路の構成を示す概略ブロック図である。本実施形態の故障検出回路は、テストモードデコーダ４が追加された点を除き、第１の実施形態の故障検出回路と同様の構成である。同じ構成要素には同じ番号を付し、詳細な説明を省略する。

各モジュール１００ａ、１００ｂ、…、１００ｘに入力されるテストモード信号は、テストモードデコーダ４で生成される。通常、テストモードデコーダ４は、モジュール１００から遠い位置にレイアウトされる。よって、信号伝播遅延を防止するために、テストモードデコーダ４と各モジュール１００ａ、１００ｂ、…、１００ｘとを接続する配線の途中に、リピートバッファ４１ａ、４１ｂ、…、４１ｘが挿入されている。

従来の故障検出回路は、各モジュール１００ａ、１００ｂ、…、１００ｘに入力されるテストモード信号を、全て束ねて故障判定回路（ＯＲ回路）に入力していた。故障判定回路をモジュール１００の近傍に配置してしまうと、テストモードデコーダ４から故障判定回路までの配線長が長くなってしまうため、配線効率が悪化する。従って、テストモードデコーダ４の近傍に故障判定回路を配置していた。しかし、この配置の場合、テストモードデコーダと各モジュール１００ａ、１００ｂ、…、１００ｘとを接続する配線や、配線の途中に挿入されリピートバッファ４１ａ、４１ｂ、…、４１ｘの故障が検出できない。

これに対し、図４に示す本実施形態の故障検出回路では、各テストモード信号の故障を検出するＯＲ回路２１はカスケード接続されている。従って、故障判定検出回路をモジュール１００の近傍に配置しても、テストモードデコーダ４から各ＯＲ回路２１までの配線長が従来のように長くならないため、カスケード接続回路２を、モジュール１００ａ、１００ｂ、…、１００ｘの近傍にレイアウトすることができる。よって、リピートバッファ４１ａ、４１ｂ、…、４１ｘは、テストモードデコーダ４とカスケード接続回路２との間に配置されるので、故障検出回路では、テストモード信号の故障、ＯＲ回路の故障に加え、テストモードデコーダ４からモジュール１００までの間の配線経路（リピートバッファ４１ａ、４１ｂ、…、４１ｘを含む）の故障も検出することができる。

図６は、第３実施形態に係わる故障検出回路の変形例の構成を示す概略ブロック図である。第２実施形態に示したように、ＯＲ回路２１に変えてＡＮＤ回路２１´を配置したカスケード接続回路２´の場合にも、カスケード接続回路２´を、モジュール１００ａ、１００ｂ、…、１００ｘの近傍にレイアウトすることができる。よって、リピートバッファ４１ａ、４１ｂ、…、４１ｘは、テストモードデコーダ４とカスケード接続回路２´との間に配置されるので、故障検出回路では、テストモード信号の故障、ＡＮＤ回路の故障に加え、テストモードデコーダ４からモジュール１００までの間の配線経路（リピートバッファ４１ａ、４１ｂ、…、４１ｘを含む）の故障も検出することができる。

本明細書における各「部」は、実施の形態の各機能に対応する概念的なもので、必ずしも特定のハードウェアやソフトウエア・ルーチンに１対１には対応しない。従って、本明細書では、実施の形態の各機能を有する仮想的回路ブロック（部）を想定して説明した。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、一例として示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…モニタ信号生成回路、２、２´…カスケード接続回路、３…比較回路、４…テストモードデコーダ、１１、３２…ラッチ回路、２１…ＯＲ回路、２１´、３３…ＡＮＤ回路、３１…ＥＸＯＲ回路、３４…インバータ、１００…モジュール

Claims

複数のモジュールのそれぞれに入力される複数のテストモード信号の故障検知に用いるモニタ信号を生成するモニタ信号生成回路と、
それぞれの前記テストモード信号の故障を検知する、複数の故障検知回路を備えたカスケード接続回路と、
前記カスケード接続回路からの出力信号と、前記モニタ信号とを比較し、故障有無を判定する比較回路と、
を備えており、前記カスケード接続回路は、前記複数の故障検知回路がカスケード接続されており、１段目の前記故障検知回路には前記モニタ信号が入力されることを特徴とする故障検出回路。
前記故障検知回路がＯＲ回路、または、ＡＮＤ回路によって構成されることを特徴とする、請求項１に記載の故障検出回路。
前記モジュールが通常動作状態にあるときに、前記テストモード信号がローレベルの固定信号であって、前記複数の故障検知回路が前記ＯＲ回路であることを特徴とする、請求項２に記載の故障検出回路。
前記モジュールが通常動作状態にあるときに、前記テストモード信号がハイレベルの固定信号であって、前記複数の故障検知回路が前記ＡＮＤ回路であることを特徴とする、請求項２に記載の故障検出回路。
前記モニタ信号は、周期的にハイレベルの信号とローレベルの信号とを繰り返すことを特徴とする、請求項１乃至請求項４のいずれか一項に記載の故障検出回路。
前記テストモード信号を生成するテストモードデコーダを更に有し、前記テストモードデコーダと前記複数の故障検知回路とを接続する配線の途中に、複数のバッファが配置されていることを特徴とする、請求項１乃至請求項５のいずれか一項に記載の故障検出回路。