JP2015158414A - 出力素子の故障検出装置及び検出方法 - Google Patents
出力素子の故障検出装置及び検出方法 Download PDFInfo
- Publication number
- JP2015158414A JP2015158414A JP2014032927A JP2014032927A JP2015158414A JP 2015158414 A JP2015158414 A JP 2015158414A JP 2014032927 A JP2014032927 A JP 2014032927A JP 2014032927 A JP2014032927 A JP 2014032927A JP 2015158414 A JP2015158414 A JP 2015158414A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- failure
- level
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
【課題】短絡等の故障が発生した出力素子が搭載された出力側装置を迅速かつ効率的に特定し、バックプレーンバスの伝送制御不能状態を回避する。【解決手段】少なくとも一つのオープンコレクタ仕様の出力素子を有する出力回路101−2と前記出力素子の故障の有無を診断する故障診断回路101−3と出力許可の有無を診断する出力許可診断回路101−4とをそれぞれ有する複数の出力側装置101と、前記出力側装置に出力許可信号を送出する出力許可信号出力回路103−3と前記出力回路からの信号が入力される入力回路とを有する入力側装置103と、前記出力側装置と入力側装置との間で各種信号の伝送を行うバックプレーンバス102と、を備え、前記故障診断回路は故障監視用レベル生成回路と故障検出回路を有するとともに、前記故障監視用レベル生成回路は前記各出力素子のエミッタ部に接続された共通のプルダウン抵抗を有する。【選択図】図2
Description
本発明は入出力制御装置に用いられる出力素子の故障検出装置及び検出方法に関する。
各種プロセス信号の入出力信号を制御する入出力制御装置は、例えば、入力側装置(入力側モジュール)及び出力側装置(出力側モジュール)等からなる複数のモジュールと、入力側装置と出力側装置との間のデータ伝送を行うバックプレーンバス等からなるバックプレーンバスとから構成される。
このうち出力側装置にはトランジスタからなる複数の出力素子が使用されているが、入出力装置の信頼性を高めるため、従来から、出力素子の短絡等の異常を検出するために故障検出手段を備えることが知られている。
例えば、出力素子のコレクタ−エミッタ間の短絡故障を検出する方法として、抵抗器で構成された分圧回路を用い、出力素子が短絡すると当該分圧回路の分圧比が変わることにより短絡時特有の出力電圧が発生するため、当該電圧を入力側装置で検出することで出力素子の短絡故障を検出する方法が提案されている(特許文献1)。
また、出力素子のコレクタ−エミッタ間の電圧を測定し、仮に出力素子オン時の電圧よりも低い電圧が測定された場合、出力素子が短絡したと見なして、出力素子の短絡故障を検出する方法も提案されている(特許文献2)。
上述した従来の故障検出方法では、オープンコレクタ仕様の出力素子が短絡したことを検出することはできるが、複数の出力側装置(出力側モジュール)がバックプレーンバスで入力側装置(入力側モジュール)に接続されている状態で、どの出力側装置の出力素子が短絡故障したかを特定することはできない。すなわち、従来は、出力素子の短絡故障を検出した場合、それが搭載された出力側装置を特定するためには、複数の出力側装置をそれぞれ入出力制御装置から取り外して出力素子の故障の有無を確認し、短絡故障の出力素子が搭載された出力側装置を特定して正常な出力側装置に交換する必要があり、そのための作業時間が長期化し、また、作業負担も大きいという課題があった。
さらに、オープンコレクタ仕様の出力素子に短絡故障が発生すると、当該短絡故障の出力素子が搭載された出力側装置のみならず、他の正常な出力側装置のデータ伝送にも影響を与え、バックプレーンバスによるデータ伝送制御が制御不能となる可能性があった。
本発明は上述した課題を解決するためになされたものであり、オープンコレクタ仕様の出力素子に短絡故障が発生したとしても、当該出力素子が搭載された出力側装置を迅速かつ効率的に特定することができるとともに、バックプレーンバスの伝送制御不能状態を回避することができる出力素子の故障検出装置及び検出方法を提供することを目的とする。
上記課題を解決するために、本実施形態に係る出力素子の故障検出装置は、少なくとも一つのオープンコレクタ仕様の出力素子を有する出力回路と前記出力素子の故障の有無を診断する故障診断回路と出力許可の有無を診断する出力許可診断回路とをそれぞれ有する複数の出力側装置と、前記出力側装置に出力許可信号を送出する出力許可信号出力回路と前記出力回路からの信号が入力される入力回路とを有する入力側装置と、前記出力側装置と入力側装置との間で各種信号の伝送を行うバックプレーンバスと、を備え、前記故障診断回路は故障監視用レベル生成回路と故障検出回路を有するとともに、前記故障監視用レベル生成回路は前記各出力素子のエミッタ部に接続された共通のプルダウン抵抗を有することを特徴とする。
本実施形態によれば、出力素子に短絡等の故障が発生した場合に、当該出力素子が搭載された出力側装置を迅速かつ効率的に特定することができるとともに、バックプレーンバスの伝送制御不能状態を回避することができる。
以下、本発明に係る出力素子の故障検出装置及び検出方法の実施形態について、図面を参照して説明する。
[第1の実施形態]
(構成)
第1の実施形態に係る出力素子の故障検出装置及び検出方法について、図1乃至図8を用いて説明する。
(構成)
第1の実施形態に係る出力素子の故障検出装置及び検出方法について、図1乃至図8を用いて説明する。
図2はバックプレーンバスを使用した制御装置の基本的な構成図であり、複数の出力側装置101、バックプレーンバス102及び少なくとも一つの入力側装置103から構成され、出力側装置101とバックプレーンバス102間はコネクタ104、バックプレーンバス102と入力側装置103間はコネクタ105を通じて、信号バスラインL1が導通されている。
出力側装置101はオープンコレクタ仕様の出力素子を有する出力回路101-2と出力素子の故障の有無を診断する故障診断回路101-3と出力許可の有無を診断する出力許可診断回路101-4と有し、入力側装置103は出力側装置101に出力許可信号を送出する出力許可信号出力回路103-3と出力回路101-2からの信号が入力される入力回路103-1(図8)とを有し、出力側装置101と入力側装置103との間で各種信号の伝送を行うバックプレーンバスは電源回路102-1(図7)を有する。
信号バスラインL1は、出力回路101-2内に主にデータ伝送用に設けられた複数(n個)の信号ラインL1-1〜L1-n(図3)と出力許可信号ラインL2(図2)及び故障通知信号ラインL3(図2)等を含めた複数の信号ラインの集合となっている。
出力許可信号ラインL2は、図2に示すように、入力側装置103の出力許可制御回路103-4によって制御される出力許可信号出力回路103-3によって信号バスラインL1の1部の要素の信号ラインとして出力側装置101と接続されている。
故障通知信号ラインL3は、図4に示すように、出力側装置101内の故障診断回路101-3の故障通知回路101-3cによって制御され、信号バスラインL1の1部の要素の信号ラインとして入力側装置103と接続されている。
出力側装置101の出力制御回路101-1は、図2に示すように、出力制御信号バスラインL101-1によって出力回路101-2と接続されている。出力制御信号バスラインL101-1は、図3に示すように、複数(n個)の出力制御信号ラインL101-1a1〜L101-1anの集合となっている。複数(n個)の出力制御信号ラインL101-1a1〜L101-1anは、オープンコレクタ仕様の出力素子として使用する複数(n個)のトランジスタ素子101-2a1〜101-2an(以下、出力素子という。)のベース部に接続されている。また、出力素子101-2a1〜101-2anのコレクタ部は、信号バスラインL1の要素である信号ラインL1-1〜L1-nに接続されている。
故障監視用レベル生成回路101-3aでは、図5に示すように、1つのプルダウン抵抗101-3aaが、複数(n個)の出力素子101-2a1〜101-2anのエミッタ部と故障監視用レベル信号ラインL101-2で接続されており、その抵抗値は出力素子101-2a1〜101-2anのうちの1つ若しくは複数がオン状態の場合に故障監視用レベル信号ラインL101-2のレベルが、図6に示す故障検出回路101-3bの基準電源101-3bbが発生するコンパレータ素子101-3baの入力比較用の基準レベルである信号ラインL101-3baのレベルより大きくなる抵抗値であり、かつ出力素子101-2a1〜101-2anの全てがオン状態の場合の信号バスラインL1の要素である信号ラインL1-1〜L1-nのレベルが「L」レベルとなる抵抗値となっている。
図6に示す故障検出回路101-3b内のコンパレータ素子101-3baは、入力となる故障監視用レベル信号ラインL101-2のレベルが基準電源101-3bbが発生する基準レベルより大きい場合に信号ラインL101-3bbに「H」レベルを出力し、小さい場合に「L」レベルを出力する。
また、論理AND素子101-3bdは、図6に示すように、コンパレータ素子101-3baの出力となる信号ラインL101-3bbと出力許可診断回路101-4の出力となる出力許可診断信号ラインL101-3を論理NOT素子101-3beによって反転させた信号ラインL101-3bcとの論理AND値を信号ラインL101-3aに出力する。
(作用)
上記のように構成された故障検出装置を用いた故障検出方法について説明する。なお、以下の説明ではオープンコレクタ仕様の出力素子101-2a1〜101-2anの短絡故障の有無を診断する例について説明する。
上記のように構成された故障検出装置を用いた故障検出方法について説明する。なお、以下の説明ではオープンコレクタ仕様の出力素子101-2a1〜101-2anの短絡故障の有無を診断する例について説明する。
入力側装置103は複数の出力側装置101に対し、順次又は適宜信号を出力するようバックプレーンバス102を介して出力許可信号を出力許可信号ラインL2に出力する。
各出力側装置101は、出力許可診断回路101-4で出力許可信号ラインL2上の出力許可信号が自己に対する出力許可信号か否かを診断し、自己に対するものであれば所定の信号を入力側装置103へ出力する(出力オン)一方、自己に対するものでなければ出力オフとする。
本実施形態では、出力オフ中の出力側装置101について短絡故障の有無を診断し、短絡故障が発生した出力側装置101を特定することを特徴とする。なお、出力オン中の出力側装置101については短絡故障の有無は診断しない。仮に、出力オン中の出力側装置101に短絡故障の出力素子があったとしても、パリティチェック等を用いた異常診断により、入力側装置103は入力された信号の異常を検出することができる。
以下、出力オフ中、出力許可信号が出されていない出力側装置101の故障検出方法を図1のフロー図を用いて説明する。
まず、前述したように、出力許可診断回路101-4は出力許可信号ラインL2を診断し(ステップ101、以下「S101」という。)、出力許可信号が当該出力側装置101の出力を許可するものでないと診断した場合は、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「L」レベルを出力する(S101-1)。
まず、前述したように、出力許可診断回路101-4は出力許可信号ラインL2を診断し(ステップ101、以下「S101」という。)、出力許可信号が当該出力側装置101の出力を許可するものでないと診断した場合は、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「L」レベルを出力する(S101-1)。
なお、出力許可信号が当該出力側装置101の出力を許可するものであれば、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「H」レベルを出力し、所定の信号をバックプレーンバス102を介して入力側装置103へ出力する(図示せず)。
出力許可診断信号ラインL101-3が「L」レベルである場合は、出力制御回路101-1から出力制御信号バスラインL101-1a1〜L101-1anの全てに「L」レベルが出力され(図3)、複数(n個)の出力素子101-2a1〜101-2anの全ては出力オフ(出力ハイインピーダンス)となる(S101-2)。
その後、この状態で故障診断回路101-3の故障監視用レベル生成回路101-3aは故障監視用レベル信号ラインL101-2のレベルを診断する(S102)。
その後、この状態で故障診断回路101-3の故障監視用レベル生成回路101-3aは故障監視用レベル信号ラインL101-2のレベルを診断する(S102)。
故障監視用レベル信号ラインL101-2のレベルは、出力素子101-2a1〜101-2anが全て正常である場合はプルダウン抵抗101-3aaに電源回路102-1からの電流が流れないために「L」レベルとなり、図6に示す故障検出回路101-3bのコンパレータ素子101-3baの入力比較用の基準レベルである信号ラインL101-3baのレベルより小さくなるため、コンパレータ素子101-3baの出力である信号ラインL101-3bbは「L」レベルとなる。また信号ラインL101-3bcは、出力許可診断信号ラインL101-3を論理NOT素子101-3beによって反転させたもので「H」レベルである(S102-1)。
この状態において、論理AND素子101-3bdの出力である信号ラインL101-3aは「L」レベルが出力される(S102-2)。
この状態において、論理AND素子101-3bdの出力である信号ラインL101-3aは「L」レベルが出力される(S102-2)。
一方、出力素子101-2a1〜101-2anのうちの1つ又は複数のもののコレクタ−エミッタ間が短絡故障状態の場合、故障監視用レベル信号ラインL101-2のレベルは、プルダウン抵抗101-3aaに電源回路102-1からの電流が流れるためにコンパレータ素子101-3baの入力比較用の基準レベルである信号ラインL101-3baのレベルより大きくなり、コンパレータ素子101-3baの出力である信号ラインL101-3bbは「H」レベルとなる。
その際、信号ラインL101-3bcは、出力許可診断信号ラインL101-3を論理NOT素子101-3beによって反転させたもので「H」レベルである(S102-3)。
その際、信号ラインL101-3bcは、出力許可診断信号ラインL101-3を論理NOT素子101-3beによって反転させたもので「H」レベルである(S102-3)。
この状態において、論理AND素子101-3bdの出力である信号ラインL101-3aは「H」レベルが出力されて、正常状態とは異なるレベルになるため短絡故障である旨が検出できる(102-4)。
その後、故障通知回路101-3cは、論理AND素子101-3bdの出力である信号ラインL101-3aに「H」レベルが出力されるとLED等の表示素子又はブザー等の音響素子を駆動することで故障通知を実施するか、及び/又は故障通知信号ラインL3を駆動することで入力側装置に故障通知を行う。
複数の出力側装置101は、入力側装置103の指令により順次出力オンオフを繰り返すが、本実施形態では出力オフとなった出力側装置101に対し上述したフローで説明した故障診断を実施することで、故障が発生した出力側装置101を効率的かつ迅速に特定することができる。
(効果)
以上説明したように、本第1の実施形態によれば、出力が許可されない出力側装置101について、順次各出力素子101-2a1〜101-2anの故障診断を行うことにより、出力側装置101をバックプレーンバス102に接続したままで、当該故障が発生した出力側装置101を効率的かつ迅速に特定することができる。
以上説明したように、本第1の実施形態によれば、出力が許可されない出力側装置101について、順次各出力素子101-2a1〜101-2anの故障診断を行うことにより、出力側装置101をバックプレーンバス102に接続したままで、当該故障が発生した出力側装置101を効率的かつ迅速に特定することができる。
また、各出力素子101-2a1〜101-2anの全てが1つのプルダウン抵抗101-3aaを共有する構成としているため、出力素子101-2a1〜101-2anの各々がプルダウン抵抗を1つずつ占有する構成とした場合に比べて、部品点数の削減、コストの低減化及び故障率の低減を図ることができる。
[第2の実施形態]
第2の実施形態に係る出力素子の故障検出装置及び検出方法について、図9乃至図11を参照して説明する。なお、上記実施形態と同一又は類似の構成には同一符号を付し、重複説明を省略する。
第2の実施形態に係る出力素子の故障検出装置及び検出方法について、図9乃至図11を参照して説明する。なお、上記実施形態と同一又は類似の構成には同一符号を付し、重複説明を省略する。
(構成)
本第2の実施形態では、第1の実施形態の故障診断回路101-3(図4)及び故障監視用レベル生成回路101-3a(図5)の代わりにそれぞれ図9及び図10に示す故障診断回路101-3及び故障監視用レベル生成回路101-3aを用いる構成としている。
本第2の実施形態では、第1の実施形態の故障診断回路101-3(図4)及び故障監視用レベル生成回路101-3a(図5)の代わりにそれぞれ図9及び図10に示す故障診断回路101-3及び故障監視用レベル生成回路101-3aを用いる構成としている。
第1の実施形態の故障診断方法では、オープンコレクタ仕様の出力素子に短絡故障が起こると、当該短絡故障の出力素子が搭載された出力側装置101からレベルノイズが発生すること等により、他の正常な出力側素子のデータ伝送にも影響を与え、バックプレーンバスによるデータ伝送制御が制御不能となる可能性がある。本第2の実施形態では、そのような事態を避けるため、図9、図10に示すように、故障監視用レベル生成回路101-3aのプルダウン抵抗101-3aaに対して並列接続されるスイッチ101-3acを追加する構成とする。スイッチ101-3acは、出力許可診断回路101-4から出力される出力許可診断信号ラインL101-3が「H」レベルの場合に投入となり、「L」レベルの場合に開放となる。
(作用)
本第2の実施形態は、前述したように、出力素子101-2a1〜101-2anのうちの1つ若しくは複数を出力オンさせている場合に故障監視用レベル信号ラインL101-2のレベルを「L」レベルにすることにより信号バスラインL1の要素である信号ラインL1-1〜L1-nのうちの出力オンさせている信号ラインのレベルが大きくなることを回避することを特徴とする。
本第2の実施形態は、前述したように、出力素子101-2a1〜101-2anのうちの1つ若しくは複数を出力オンさせている場合に故障監視用レベル信号ラインL101-2のレベルを「L」レベルにすることにより信号バスラインL1の要素である信号ラインL1-1〜L1-nのうちの出力オンさせている信号ラインのレベルが大きくなることを回避することを特徴とする。
以下、第2の実施形態の故障検出方法について、図11のフロー図を用いて説明する。
出力許可診断回路101-4は出力許可信号ラインL2上の出力許可信号を診断し(ステップ101、以下「S101」という。)、出力許可信号L2が当該出力側装置101の出力を許可するものでないと診断された場合は、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「L」レベルを出力する(S101-1)。
出力許可診断回路101-4は出力許可信号ラインL2上の出力許可信号を診断し(ステップ101、以下「S101」という。)、出力許可信号L2が当該出力側装置101の出力を許可するものでないと診断された場合は、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「L」レベルを出力する(S101-1)。
また、出力許可信号L2が当該出力側装置101の出力を許可するものであれば、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「H」レベルを出力する。
出力許可信号が当該出力側装置101の出力を許可するものであると診断された場合は、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「H」レベルを出力する。
出力許可信号が当該出力側装置101の出力を許可するものであると診断された場合は、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「H」レベルを出力する。
出力許可診断信号ラインL101-3が「H」レベルである場合は、出力制御回路101-1から複数(n個)の出力制御信号ラインL101-1a1〜L101-1anの0若しくは1つ若しくは複数に「H」レベルが出力され、「H」レベルが出力された当該の出力素子は出力オンとなり、信号バスラインL1の要素である信号ラインL1-1〜L1-nのうちの当該の出力素子のコレクタ部に接続されたものに「L」レベルが出力される。
この状態で故障監視用レベル信号ラインL101-2のレベルは、スイッチ101-3acが投入されるために「L」レベルとなる。
この状態で故障監視用レベル信号ラインL101-2のレベルは、スイッチ101-3acが投入されるために「L」レベルとなる。
故障監視用レベル信号ラインL101-2のレベルは、コンパレータ素子101-3baの入力比較用の基準レベルである信号ラインL101-3baのレベルより小さくなるため、コンパレータ素子101-3baの出力である信号ラインL101-3bbは「L」レベルとなる。また信号ラインL101-3bcは、出力許可診断信号ラインL101-3を論理NOT素子101-3beによって反転させたもので「L」レベルである。
この状態において、論理AND素子101-3bdの出力である信号ラインL101-3aは「L」レベルが出力される。
この状態において、論理AND素子101-3bdの出力である信号ラインL101-3aは「L」レベルが出力される。
一方、出力許可信号ラインL2上の出力許可信号が当該の出力側装置の出力を許可するものでないと診断された場合は、図11に示すように、第1の実施形態と同様に出力許可診断回路101-4は出力許可診断信号ラインL101-3に「L」レベルを出力する(S101-1)。
出力許可診断信号ラインL101-3が「L」レベルである場合は、出力制御回路101-1から出力制御信号バスラインL101-1a1〜L101-1anの全てに「L」レベルが出力され、複数(n個)の出力素子101-2a1〜101-2anの全ては出力オフ(出力ハイインピーダンス)となる(S101-2)。
この状態でスイッチ101-3acが解放されるため(S111)、電気回路及び作用は第1の実施形態と同様である(S102、S102-1、S102-2、S102-3、S102-4、S103)。
次に、故障監視用レベル信号ラインL101-2のレベルとコンパレータ素子101-3baの入力比較用の基準レベルである信号ラインL101-3baのレベルを比較し(S102)、その大小に応じてコンパレータ素子101-3baの出力である信号ラインL101-3bbは「H」レベル若しくは「L」レベルが出力される。
信号ラインL101-3bcは、出力許可診断信号ラインL101-3を論理NOT素子101-3beによって反転させたもので「H」レベルである(S102-1、S102-3)。
信号ラインL101-3bcは、出力許可診断信号ラインL101-3を論理NOT素子101-3beによって反転させたもので「H」レベルである(S102-1、S102-3)。
この状態において、論理AND素子101-3bdの出力である信号ラインL101-3aのレベルは、第1の実施形態と同様に「H」レベル若しくは「L」レベルが出力される(S102-2、S102-4)。信号ラインL101-3aのレベルが「H」レベルの場合は、第1の実施形態と同様に正常状態とは異なるレベルになるため短絡故障である旨が検出できる(S102-4)。
その後、第1の実施形態と同様に故障通知回路101-3cは、論理AND素子101-3bdの出力である信号ラインL101-3aに「H」レベルが出力されるとLED等の表示素子又はブザー等の音響素子を駆動することで故障通知を実施するか、及び/又は故障通知信号ラインL3を駆動することで入力側装置に故障通知を実施する。
本実施形態では出力オフとなった出力側装置101に対し上述したフローで説明した故障診断を順次実施することで、故障が発生した出力側装置101を効率的かつ迅速に特定することができる。また、故障監視用レベル生成回路101-3aのプルダウン抵抗101-3aaに対して並列接続されるスイッチ101-3acを設けたことで、バックプレーンバスによるデータ伝送制御が制御不能となる事態を避けることができる。
(効果)
以上説明したように、本第2の実施形態によれば、上記第1の実施形態の作用効果に加え、故障監視用レベル信号ラインL101-2のレベルを「L」レベルにすることにより、ノイズ等によりバックプレーンバスにおけるデータ伝送制御が制御不能となる事態を避けることができるため、データ伝送の信頼性を向上させることができる。
以上説明したように、本第2の実施形態によれば、上記第1の実施形態の作用効果に加え、故障監視用レベル信号ラインL101-2のレベルを「L」レベルにすることにより、ノイズ等によりバックプレーンバスにおけるデータ伝送制御が制御不能となる事態を避けることができるため、データ伝送の信頼性を向上させることができる。
[第3の実施形態]
第3の実施形態に係る出力素子の故障検出装置及び検出方法について説明する。なお、上記実施形態と同一又は類似の構成には同一符号を付し、重複説明を省略する。
第3の実施形態に係る出力素子の故障検出装置及び検出方法について説明する。なお、上記実施形態と同一又は類似の構成には同一符号を付し、重複説明を省略する。
(構成)
本第3の実施形態の構成は第2の実施形態と同様であるが、本実施形態では、特に、図5及び図10に示すプルダウン抵抗101-3aaを、少なくとも一つの出力素子101-2a1〜101-2anが短絡故障状態の場合に、プルダウン抵抗101-3aaに電源回路102-1からの電流が流れることで発生する故障監視用レベル信号ラインL101-2のレベルが「H」レベルになる抵抗値とし、かつ故障監視用レベル信号ラインL101-2のレベルが基準電源101-3bbが発生するコンパレータ素子101-3baの入力比較用の基準レベルである信号ラインL101-3baのレベルより大きくなる抵抗値としている。
本第3の実施形態の構成は第2の実施形態と同様であるが、本実施形態では、特に、図5及び図10に示すプルダウン抵抗101-3aaを、少なくとも一つの出力素子101-2a1〜101-2anが短絡故障状態の場合に、プルダウン抵抗101-3aaに電源回路102-1からの電流が流れることで発生する故障監視用レベル信号ラインL101-2のレベルが「H」レベルになる抵抗値とし、かつ故障監視用レベル信号ラインL101-2のレベルが基準電源101-3bbが発生するコンパレータ素子101-3baの入力比較用の基準レベルである信号ラインL101-3baのレベルより大きくなる抵抗値としている。
(作用)
以下、第3の実施形態の故障検出装置を用いた故障検出方法について、主に第2の実施形態からの変更箇所を中心に説明する。
以下、第3の実施形態の故障検出装置を用いた故障検出方法について、主に第2の実施形態からの変更箇所を中心に説明する。
まず、図11に示すように、出力許可診断回路101-4は出力許可信号を診断し(ステップ101、以下「S101」という。)、出力許可信号が当該出力側装置101の出力を許可するものでないと診断された場合は、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「L」レベルを出力する(S101-1)。
また、出力許可信号が当該出力側装置101の出力を許可するものであれば、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「H」レベルを出力する。
また、出力許可信号が当該出力側装置101の出力を許可するものであれば、出力許可診断回路101-4は出力許可診断信号ラインL101-3に「H」レベルを出力する。
出力許可診断信号ラインL101-3が「L」レベルである場合は、出力制御回路101-1から出力制御信号バスラインL101-1a1〜L101-1anの全てに「L」レベルが出力され、複数(n個)の出力素子101-2a1〜101-2anの全ては出力オフ(出力ハイインピーダンス)となる。
この状態でスイッチ101-3acが解放されるため、電気回路及び作用としては上記第2の実施形態と同様となる。
この状態でスイッチ101-3acが解放されるため、電気回路及び作用としては上記第2の実施形態と同様となる。
一方、出力素子101-2a1〜101-2anの少なくとも一つが短絡故障状態の場合、故障監視用レベル信号ラインL101-2のレベルは、プルダウン抵抗101-3aaに電源回路102-1からの電流が流れるためにコンパレータ素子101-3baの入力比較用の基準レベルである信号ラインL101-3baのレベルより大きくなり、かつ「H」レベルとなる。
信号バスラインL1の要素である信号ラインL1-1〜L1-nのうちのコレクタ−エミッタ間が短絡故障状態の出力素子のコレクタ部に接続されたものに出力されるレベルは、上記第2の実施形態のものでは全て「L」レベルとなるが、本第3の実施形態では抵抗値が変更されているため、故障監視用レベル信号ラインL101-2のレベルは「H」レベルとなる。
そして、コンパレータ素子101-3baの出力である信号ラインL101-3bbは、「H」レベルとなり、信号ラインL101-3bcは出力許可診断信号ラインL101-3を論理NOT素子101-3beによって反転させたもので「H」レベルである(S102-3)。
この状態において、論理AND素子101-3bdの出力である信号ラインL101-3aは「H」レベルが出力されて、上記実施形態と同様に正常状態とは異なるレベルになるため短絡故障である旨が検出できる。
その後、故障通知回路101-3cは、論理AND素子101-3bdの出力である信号ラインL101-3aに「H」レベルが出力されるとLED等の表示素子又はブザー等の音響素子を駆動することで故障通知を実施するか、及び/又は故障通知信号ラインL3を駆動することで入力側装置に故障通知を行う。
(効果)
以上説明したように、本実施形態によれば、プルダウン抵抗101-3aaを、故障監視用レベル信号ラインL101-2のレベルが「H」レベルになる抵抗値とし、かつ故障監視用レベル信号ラインL101-2のレベルが基準電源101-3bbが発生するコンパレータ素子101-3baの入力比較用の基準レベルである信号ラインL101-3baのレベルより大きくなる抵抗値とすることで、信号バスラインL1の要素である信号ラインL1-1〜L1-nのうちの当該の出力素子のコレクタ部に接続されたものに出力されるレベルが「L」レベルではなく正常状態と同じ「H」レベルとなるため、その後も継続して他の出力側装置と入力側装置の間のデータ伝送を可能とする。
これにより、バックプレーンバスにおけるデータ伝送制御が制御不能となる事態を避けることができるため、データ伝送の信頼性を向上させることができる。
以上説明したように、本実施形態によれば、プルダウン抵抗101-3aaを、故障監視用レベル信号ラインL101-2のレベルが「H」レベルになる抵抗値とし、かつ故障監視用レベル信号ラインL101-2のレベルが基準電源101-3bbが発生するコンパレータ素子101-3baの入力比較用の基準レベルである信号ラインL101-3baのレベルより大きくなる抵抗値とすることで、信号バスラインL1の要素である信号ラインL1-1〜L1-nのうちの当該の出力素子のコレクタ部に接続されたものに出力されるレベルが「L」レベルではなく正常状態と同じ「H」レベルとなるため、その後も継続して他の出力側装置と入力側装置の間のデータ伝送を可能とする。
これにより、バックプレーンバスにおけるデータ伝送制御が制御不能となる事態を避けることができるため、データ伝送の信頼性を向上させることができる。
以上、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、組み合わせ、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
101…出力側装置、101−1…出力制御回路、101−2…出力回路、101−3…故障診断回路、101−4…出力許可診断回路、102…バックプレーンバス、102−1…電源回路、103…入力側装置、103−1…入力回路、103−2…入力制御回路、103−3…出力許可出力回路、103−4…出力許可制御回路、104、105…コネクタ、L1…信号バスライン、L2…出力許可信号ライン、L3…故障通知信号ライン。
Claims (6)
- 少なくとも一つのオープンコレクタ仕様の出力素子を有する出力回路と前記出力素子の故障の有無を診断する故障診断回路と出力許可の有無を診断する出力許可診断回路とをそれぞれ有する複数の出力側装置と、前記出力側装置に出力許可信号を送出する出力許可信号出力回路と前記出力回路からの信号が入力される入力回路とを有する入力側装置と、前記出力側装置と入力側装置との間で各種信号の伝送を行うバックプレーンバスと、を備え、
前記故障診断回路は故障監視用レベル生成回路と故障検出回路を有するとともに、前記故障監視用レベル生成回路は前記各出力素子のエミッタ部に接続された共通のプルダウン抵抗を有することを特徴とする出力素子の故障検出装置。 - 前記プルダウン抵抗に対し、前記出力許可診断回路からの出力許可信号の有無に応じてオンオフするスイッチを並列に設けたことを特徴とする請求項1に記載の出力素子の故障検出装置。
- 前記故障検出回路は前記故障監視用レベル生成回路からハイレベル又はローレベルの信号が入力されるコンパレータ素子を有し、前記プルダウン抵抗の抵抗値は前記出力素子の少なくとも一つが故障した際に前記故障監視用レベル生成回路が生成する信号がハイレベルになる大きさであることを特徴とする請求項1又は2に記載の出力素子の故障検出装置。
- 前記故障診断回路は、前記出力許可診断回路が、出力許可信号が無しと診断した場合に、前記出力素子の故障診断を行うことを特徴とする請求項1乃至3のいずれか1項に記載の出力素子の故障検出装置。
- 前記故障診断回路は故障通知回路をさらに有し、前記故障検出回路が故障を検出した場合に、当該故障を表示又は報知することを特徴とする請求項1乃至4のいずれか1項に記載の出力素子の故障検出装置。
- 前記請求項1乃至5に記載の出力素子の故障検出装置を用いて、出力素子の故障を検出することを特徴とする出力素子の故障検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014032927A JP2015158414A (ja) | 2014-02-24 | 2014-02-24 | 出力素子の故障検出装置及び検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014032927A JP2015158414A (ja) | 2014-02-24 | 2014-02-24 | 出力素子の故障検出装置及び検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015158414A true JP2015158414A (ja) | 2015-09-03 |
Family
ID=54182499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014032927A Pending JP2015158414A (ja) | 2014-02-24 | 2014-02-24 | 出力素子の故障検出装置及び検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015158414A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10401419B2 (en) | 2017-03-17 | 2019-09-03 | Kabushiki Kaisha Toshiba | Failure detection circuit, failure detection system and failure detection method |
-
2014
- 2014-02-24 JP JP2014032927A patent/JP2015158414A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10401419B2 (en) | 2017-03-17 | 2019-09-03 | Kabushiki Kaisha Toshiba | Failure detection circuit, failure detection system and failure detection method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150340977A1 (en) | Motor drive device including function to detect failure in inverter and power line | |
JP4862405B2 (ja) | 絶縁ゲート形パワー半導体素子の故障検出装置 | |
TW201544820A (zh) | 逆變器電路之短路故障檢測裝置及方法 | |
TW201527770A (zh) | 電子元件檢測裝置及其檢測方法 | |
US11372796B2 (en) | Bus subscriber and method for operating a bus subscriber | |
JP2008090354A (ja) | 電源障害監視方法及びその装置 | |
KR102071404B1 (ko) | Bms의 페일 세이프 장치 및 방법 | |
JP2014187804A (ja) | 電力変換システム | |
US20200287746A1 (en) | Communication failure detection device | |
JP2019096960A (ja) | 伝送装置及び伝送方法 | |
JP2015158414A (ja) | 出力素子の故障検出装置及び検出方法 | |
US20150095734A1 (en) | Detecting hidden fault using fault detection circuit | |
US20170149638A1 (en) | Verifying communication lanes by individually disconnecting transmit wires by wire polarity | |
CN113992501A (zh) | 一种故障定位系统、方法及计算装置 | |
CN102445899A (zh) | 监控电路 | |
JP6435249B2 (ja) | 接点入力制御装置 | |
JP6344302B2 (ja) | 組電池制御装置 | |
CN113535618A (zh) | 用于通过串行接口收发器进行故障检测和报告的系统和方法 | |
JP6991109B2 (ja) | 電力変換装置 | |
JP6361202B2 (ja) | 情報処理装置、診断方法、及び、プログラム | |
JP6734752B2 (ja) | エンコーダ自動判定装置 | |
US9742906B2 (en) | Method and device for testing in a DSL environment | |
US20180034568A1 (en) | Method and associated apparatus for performing cable diagnostics in a network system | |
US20170155546A1 (en) | Duplex control device and duplex system | |
JP2014007726A (ja) | シリアル転送システムに適用されフェイルセーフ方法を伴うチップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170106 |