CN113365413A - 线路板及其制造方法 - Google Patents
线路板及其制造方法 Download PDFInfo
- Publication number
- CN113365413A CN113365413A CN202010279780.3A CN202010279780A CN113365413A CN 113365413 A CN113365413 A CN 113365413A CN 202010279780 A CN202010279780 A CN 202010279780A CN 113365413 A CN113365413 A CN 113365413A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- adhesion promoting
- promoting material
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 112
- 230000001737 promoting effect Effects 0.000 claims abstract description 103
- 229910000679 solder Inorganic materials 0.000 claims abstract description 51
- 239000010410 layer Substances 0.000 claims description 283
- 239000002335 surface treatment layer Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000003466 welding Methods 0.000 claims description 4
- 150000001336 alkenes Chemical class 0.000 claims description 3
- 229920001400 block copolymer Polymers 0.000 claims description 3
- JRZJOMJEPLMPRA-UHFFFAOYSA-N olefin Natural products CCCCCCCC=C JRZJOMJEPLMPRA-UHFFFAOYSA-N 0.000 claims description 3
- 229920000098 polyolefin Polymers 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明提供一种线路板及其制造方法。线路板包括增层线路层、图案化导电层、第一附着力促进材料层、第二附着力促进材料层、第一防焊层及第二防焊层。增层线路层具有第一表面及与第一表面相对的第二表面。图案化导电层配置于第二表面。第一附着力促进材料层配置于增层线路层的第一表面，且包括至少一第一开口。第二附着力促进材料层配置于增层线路层的第二表面及图案化导电层上，且包括至少一第二开口。第一防焊层配置于第一附着力促进材料层上，且包括至少一第三开口。第三开口对应于第一开口设置。第二防焊层配置于第二附着力促进材料层上，且包括至少一第四开口。第四开口对应于第二开口设置。本发明的线路板具有较佳的良率及可靠度。
Description
技术领域
本发明涉及一种线路板及其制造方法，尤其涉及一种具有附着力促进材料层的线路板及其制造方法。
背景技术
目前，在印刷电路板上进行化学镀表面处理工艺时，例如是在进行化镍浸钯金(ENEPIG)、化镍浸金(ENIG)或化钯浸金(EPIG)的工艺时，常会在防焊层的开孔底部侧壁发现有界面渗镀异常的情形。只是随着印刷电路板上的线宽或线距不断缩小时，例如是当线宽或线距小于25微米时，这样接口渗镀异常的情形会使得相邻的线路电性连接，因而导致有短路问题发生，并影响良率以及焊接后的可靠度。
发明内容
本发明是针对一种线路板，具有较佳的良率及可靠度。
本发明针对一种线路板的制造方法，用以制造上述的线路板。
根据本发明的实施例，本实施例的线路板包括增层线路层、图案化导电层、第一附着力促进材料层、第二附着力促进材料层、第一防焊层以及第二防焊层。增层线路层具有第一表面以及与第一表面相对的第二表面。图案化导电层配置于增层线路层的第二表面。第一附着力促进材料层配置于增层线路层的第一表面，且包括至少一第一开口。第二附着力促进材料层配置于增层线路层的第二表面以及图案化导电层上，且包括至少一第二开口。第一防焊层配置于第一附着力促进材料层上，且包括至少一第三开口。第三开口对应于第一开口设置。第二防焊层配置于第二附着力促进材料层上，且包括至少一第四开口。第四开口对应于第二开口设置。
在根据本发明的实施例中，上述的第一开口以及第三开口暴露出增层线路层的一部分，且第二开口以及第四开口暴露出图案化导电层的接垫。
在根据本发明的实施例中，上述的第一附着力促进材料层以及第二附着力促进材料层的材料包括氯化聚烯烃以及烯烃基嵌段共聚物
在根据本发明的实施例中，上述的第一附着力促进材料层以及第二附着力促进材料层的厚度小于1微米
在根据本发明的实施例中，上述的第一附着力促进材料层以及第二附着力促进材料层的厚度小于图案化导电层的厚度
在根据本发明的实施例中，上述的第一附着力促进材料层配置于第一防焊层与增层线路层之间的界面，且第二附着力促进材料层配置于第二防焊层与图案化导电层之间的界面。
在根据本发明的实施例中，上述的增层线路层包括线路层。线路层暴露于增层线路层的第一表面，且第一附着力促进材料层配置于第一防焊层与线路层之间的界面。
在根据本发明的实施例中，上述的线路板还包括：金属表面处理层。金属表面处理层配置于第一开口、第二开口、第三开口以及第四开口内。
根据本发明的实施例，本实施例的线路板的制造方法包括以下步骤。首先，形成增层线路层以及图案化导电层。增层线路层具有第一表面以及与第一表面相对的第二表面，且图案化导电层位于增层线路层的第二表面。而后，形成第一附着力促进材料层于增层线路层的第一表面，并形成第二附着力促进材料层于增层线路层的第二表面以及图案化导电层上。而后，形成第一防焊层于第一附着力促进材料层上，并形成第二防焊层于第二附着力促进材料层上。第一防焊层包括至少一第三开口，且第二防焊层包括至少一第四开口。然后，移除部分第一附着力促进材料层，以形成至少一第一开口。第一开口对应于第三开口设置。接着，移除部分第二附着力促进材料层，以形成至少一第二开口。第二开口对应于第四开口设置。
在根据本发明的实施例中，上述的线路板的制造方法还包括以下步骤：形成金属表面处理层于第一开口、第二开口、第三开口以及第四开口内。
基于上述，本发明的实施例的线路板中，由于将第一附着力促进材料层配置于第一防焊层与线路层之间的界面，且将第二附着力促进材料层配置于第二防焊层与图案化导电层之间的界面，因而增加第一附着力促进材料层与线路层之间的结合力，并增加第二附着力促进材料层与图案化导电层之间的结合力。因此，相较于现有，本实施例的线路板在进行化学镀表面处理工艺时，可避免有接口渗镀异常以及短路的情形发生，进而达到良好的焊接效果与电气导通特性。藉此，使得本实施例的线路板可具有较佳的良率及可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1A至图1D示出为本发明一实施例的线路板的制造方法的剖面示意图；
图2示出为本发明另一实施例的线路板的剖面示意图。
附图标号说明
100、100a：线路板；
110：增层线路层；
110a：第一表面；
110b：第二表面；
111、112：线路层；
111a：接垫；
113、114：介电层；
113a：表面；
115、116：导电孔；
120：图案化导电层；
121：导电图案间隙；
122：接垫；
130：第一附着力促进材料层；
130a：第一开口；
131：第二附着力促进材料层；
131a：第二开口；
140：第一防焊层；
140a：第三开口；
141：第二防焊层；
141a：第四开口；
150、151：金属表面处理层；
T1、T2、T3、T4、T5：厚度。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1D示出为本发明一实施例的线路板的制造方法的剖面示意图。
请先参照图1A，首先，形成增层线路层110。增层线路层110具有第一表面110a以及与第一表面110a相对的第二表面110b。增层线路层110包括至少一线路层111、112、至少一介电层113、114以及至少一导电孔115、116。介电层113覆盖线路层111，以使线路层111内埋于介电层113且使线路层111的接垫111a暴露于介电层113的表面(即增层线路层110的第一表面110a)。线路层112与介电层114依序迭置于介电层113的表面113a上。第三表面113a与第一表面110a彼此相对。导电孔115贯穿介电层113，以电性连接线路层111与线路层112。导电孔116贯穿介电层114，以电性连接不同层的线路层112。在一些实施例中，线路层111与线路层112的材料例如是铜，但不以此为限。
接着，形成图案化导电层120于增层线路层110的第二表面110b，以使图案化导电层120覆盖部分的增层线路层110。图案化导电层120包括导电图案间隙121与接垫122。图案化导电层120远离线路层111，但邻近于线路层112。图案化导电层120的接垫122可通过导电孔116与线路层112电性连接。图案化导电层120的导电图案间隙121暴露出增层线路层110的介电层114。在一些实施例中，图案化导电层120的材料例如是铜，但不以此为限。
接着，请参照图1B，形成第一附着力促进材料层130于增层线路层110的第一表面110a，并形成第二附着力促进材料层131于增层线路层110的第二表面110b以及图案化导电层120上。形成第一附着力促进材料层130与第二附着力促进材料层131的方法包括旋转涂布(spin coating)或溅镀(sputter)等方式，但不以此为限。在本实施例中，第一附着力促进材料层130覆盖线路层111以及介电层113的表面(即增层线路层110的第一表面110a)。第二附着力促进材料层131覆盖图案化导电层120、导电图案间隙121的侧壁以及导电图案间隙121的底部(即增层线路层110的第二表面110b)。也就是说，第二附着力促进材料层131覆盖由导电图案间隙121暴露出的增层线路层110的介电层114。在本实施例中，第一附着力促进材料层130以及第二附着力促进材料层131的材料包括氯化聚烯烃以及烯烃基嵌段共聚物，但不以此为限。第一附着力促进材料层130以及第二附着力促进材料层131分别利用例如是配位化学(cordination chemistry)、化学键结(chemical bonding)、扩散作用力或偶极作用力的方式附着于线路层111或图案化导电层120上，以增加第一附着力促进材料层130与线路层111之间的结合力，并增加第二附着力促进材料层131与图案化导电层120之间的结合力。
此外，在本实施例中，第一附着力促进材料层130的厚度T1以及第二附着力促进材料层131的厚度T2皆小于图案化导电层120的厚度T3。第一附着力促进材料层130的厚度T1以及第二附着力促进材料层131的厚度T2皆小于线路层111的厚度T4以及线路层112的厚度T5。在一些实施例中，第一附着力促进材料层130的厚度T1以及第二附着力促进材料层131的厚度T2例如是小于1微米，但不以此为限。
接着，请参照图1C，形成第一防焊层140于第一附着力促进材料层130上，并形成第二防焊层141于第二附着力促进材料层131上。第一防焊层140包括至少一第三开口140a，且第二防焊层141包括至少一第四开口141a。第三开口140a暴露出部分的第一附着力促进材料层130，且第四开口141a暴露出部分的第二附着力促进材料层131。
在本实施例中，第一附着力促进材料层130可与第一防焊层140形成永久的共价键，以增加第一附着力促进材料层130与第一防焊层140之间的结合力。第二附着力促进材料层131可与第二防焊层141形成永久的共价键，以增加第二附着力促进材料层131与第二防焊层141之间的结合力。
接着，请参照图1D，移除部分第一附着力促进材料层130以形成至少一第一开口130a，并移除部分第二附着力促进材料层131以形成至少一第二开口131a。具体来说，移除由第三开口140a暴露出的部分的第一附着力促进材料层130，且移除由第四开口141a暴露出的部分的第二附着力促进材料层131。藉此，使第一开口130a对应于第三开口140a设置，且使第二开口131a对应于第四开口141a设置。在本实施例中，第一开口130a以及第三开口140a暴露出增层线路层110的一部分(即线路层111的接垫111a)，且第二开口131a以及第四开口141a暴露出图案化导电层120的接垫122。至此，已制造完成本实施例的线路板100。
简言之，本实施例的线路板100包括增层线路层110、图案化导电层120、第一附着力促进材料层130、第二附着力促进材料层131、第一防焊层140以及第二防焊层141。增层线路层110具有第一表面110a以及与第一表面110a相对的第二表面110b。图案化导电层120配置于增层线路层110的第二表面110b。第一附着力促进材料层130配置于增层线路层110的第一表面110a，且包括至少一第一开口130a。第二附着力促进材料层131配置于增层线路层110的第二表面110b以及图案化导电层120上，且包括至少一第二开口131a。第一防焊层140配置于第一附着力促进材料层130上，且包括至少一第三开口140a。第三开口140a对应于第一开口130a设置。第二防焊层141配置于第二附着力促进材料层131上，且包括至少一第四开口141a。第四开口141a对应于第二开口131a设置。
此外，在本实施例中，第一附着力促进材料层130配置于第一防焊层140与增层线路层110之间的界面；第二附着力促进材料层131配置于第二防焊层141与图案化导电层120之间的界面，且配置于第二防焊层141与增层线路层110之间的界面。在一些实施例中，第一附着力促进材料层130配置于第一防焊层140与线路层111之间的界面。在一些实施例中，第一附着力促进材料层130配置于第一防焊层140与接垫111a之间的界面，且第二附着力促进材料层131配置于第二防焊层141与接垫122之间的界面。也就是说，第一附着力促进材料层130的两侧分别接触第一防焊层140与接垫111a，且第二附着力促进材料层131的两侧分别接触第二防焊层141与接垫122。
在本实施例的线路板100中，由于将第一附着力促进材料层130配置于第一防焊层140与线路层111之间的界面，且将第二附着力促进材料层131配置于第二防焊层141与图案化导电层120之间的界面，因而增加第一附着力促进材料层130与线路层111之间的结合力，并增加第二附着力促进材料层131与图案化导电层120之间的结合力。因此，相较于现有，本实施例的线路板100在进行化学镀表面处理工艺时，可避免有接口渗镀异常以及短路的情形发生，进而达到良好的焊接效果与电气导通特性。藉此，使得本实施例的线路板100可具有较佳的良率及可靠度。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2示出为本发明另一实施例的线路板的剖面示意图。请同时参考图1D与图2，本实施例的线路板100a与图1D中的线路板100相似，惟二者主要差异之处在于：本实施例的线路板100a还包括金属表面处理层150、151。
具体来说，请参照图2，金属表面处理层150形成于第一开口130a及第三开口140a内，以覆盖由第一开口130a以及第三开口140a暴露出的增层线路层110的该部分(即线路层111的接垫111a)。金属表面处理层151形成于第二开口131a以及第四开口141a内，以覆盖由第二开口131a以及第四开口141a暴露出的图案化导电层120的接垫122。
此外，在本实施例中，金属表面处理层150与金属表面处理层151具有导电性。金属表面处理层150与金属表面处理层151可包括由不同材料形成的多个子层的复合层。金属表面处理层150与金属表面处理层151的材料例如是镍、钯、金、银、锡等或其组合，但不以此为限。
综上所述，本发明的实施例的线路板中，由于将第一附着力促进材料层配置于第一防焊层与线路层之间的界面，且将第二附着力促进材料层配置于第二防焊层与图案化导电层之间的界面，因而增加第一附着力促进材料层与线路层之间的结合力，并增加第二附着力促进材料层与图案化导电层之间的结合力。因此，相较于现有，本实施例的线路板在进行化学镀表面处理工艺时，可避免有接口渗镀异常以及短路的情形发生，进而达到良好的焊接效果与电气导通特性。藉此，使得本实施例的线路板可具有较佳的良率及可靠度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种线路板，其特征在于，包括：
增层线路层，具有第一表面以及与所述第一表面相对的第二表面；
图案化导电层，配置于所述增层线路层的所述第二表面；
第一附着力促进材料层，配置于所述增层线路层的所述第一表面，包括至少一第一开口；
第二附着力促进材料层，配置于所述增层线路层的所述第二表面以及所述图案化导电层上，包括至少一第二开口；
第一防焊层，配置于所述第一附着力促进材料层上，包括至少一第三开口，且所述至少一第三开口对应于所述至少一第一开口设置；以及
第二防焊层，配置于所述第二附着力促进材料层上，包括至少一第四开口，且所述至少一第四开口对应于所述至少一第二开口设置。
2.根据权利要求1所述的线路板，其特征在于，所述至少一第一开口以及所述至少一第三开口暴露出所述增层线路层的一部分，且所述至少一第二开口以及所述至少一第四开口暴露出所述图案化导电层的接垫。
3.根据权利要求1所述的线路板，其特征在于，所述第一附着力促进材料层以及所述第二附着力促进材料层的材料包括氯化聚烯烃以及烯烃基嵌段共聚物。
4.根据权利要求1所述的线路板，其特征在于，所述第一附着力促进材料层以及所述第二附着力促进材料层的厚度小于1微米。
5.根据权利要求1所述的线路板，其特征在于，所述第一附着力促进材料层以及所述第二附着力促进材料层的厚度小于所述图案化导电层的厚度。
6.根据权利要求1所述的线路板，其特征在于，所述第一附着力促进材料层配置于所述第一防焊层与所述增层线路层之间的界面，且所述第二附着力促进材料层配置于所述第二防焊层与所述图案化导电层之间的界面。
7.根据权利要求1所述的线路板，其特征在于，所述增层线路层包括线路层，所述线路层暴露于所述增层线路层的所述第一表面，且所述第一附着力促进材料层配置于所述第一防焊层与所述线路层之间的界面。
8.根据权利要求1所述的线路板，其特征在于，还包括：
金属表面处理层，配置于所述至少一第一开口、所述至少一第二开口、所述至少一第三开口以及所述至少一第四开口内。
9.一种线路板的制造方法，其特征在于，包括：
形成增层线路层，所述增层线路层具有第一表面以及与所述第一表面相对的第二表面；
形成图案化导电层于所述增层线路层的所述第二表面；
形成第一附着力促进材料层于所述增层线路层的所述第一表面，并形成第二附着力促进材料层于所述增层线路层的所述第二表面以及所述图案化导电层上；
形成第一防焊层于所述第一附着力促进材料层上，并形成第二防焊层于所述第二附着力促进材料层上，其中所述第一防焊层包括至少一第三开口，所述第二防焊层包括至少一第四开口；
移除部分所述第一附着力促进材料层，以形成至少一第一开口，且所述至少一第一开口对应于所述至少一第三开口设置；以及
移除部分所述第二附着力促进材料层，以形成至少一第二开口，且所述至少一第二开口对应于所述至少一第四开口设置。
10.根据权利要求9所述的线路板的制造方法，其特征在于，还包括：
形成金属表面处理层于所述至少一第一开口、所述至少一第二开口、所述至少一第三开口以及所述至少一第四开口内。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109107369 | 2020-03-06 | ||
| TW109107369A TWI751506B (zh) | 2020-03-06 | 2020-03-06 | 線路板及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113365413A true CN113365413A (zh) | 2021-09-07 |
| CN113365413B CN113365413B (zh) | 2024-03-01 |
Family
ID=77524438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010279780.3A Active CN113365413B (zh) | 2020-03-06 | 2020-04-10 | 线路板及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11166387B2 (zh) |
| CN (1) | CN113365413B (zh) |
| TW (1) | TWI751506B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040001961A1 (en) * | 2002-06-28 | 2004-01-01 | Takao Ono | Curable resin composition useful for coating, multi-layer printed wiring board, printed wiring board and dry film |
| CN101193502A (zh) * | 2006-11-22 | 2008-06-04 | 全懋精密科技股份有限公司 | 电路板结构及其制作方法 |
| CN101483977A (zh) * | 2008-01-09 | 2009-07-15 | 欣兴电子股份有限公司 | 线路板及其制备方法 |
| CN101521992A (zh) * | 2008-02-29 | 2009-09-02 | 富葵精密组件(深圳)有限公司 | 于电路基板的焊点形成预焊料的方法及覆晶封装方法 |
| TW201039415A (en) * | 2009-04-20 | 2010-11-01 | Phoenix Prec Technology Corp | Package substrate structure and flip-chip package structure and methods of fabricating the same |
| TW201318113A (zh) * | 2011-10-26 | 2013-05-01 | Unimicron Technology Corp | 封裝基板及其製法 |
| CN103582304A (zh) * | 2012-07-30 | 2014-02-12 | 富葵精密组件(深圳)有限公司 | 透明印刷电路板及其制作方法 |
| US20150195902A1 (en) * | 2014-01-09 | 2015-07-09 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
| CN106034383A (zh) * | 2015-03-12 | 2016-10-19 | 中国科学院理化技术研究所 | 一种低熔点金属图案或线路的制作方法 |
| US20170084589A1 (en) * | 2015-09-23 | 2017-03-23 | Mediatek Inc. | Semiconductor package structure and method for forming the same |
| CN106888553A (zh) * | 2015-12-16 | 2017-06-23 | 欣兴电子股份有限公司 | 线路板结构及其制作方法 |
| US20190206774A1 (en) * | 2017-12-29 | 2019-07-04 | Intel Corporation | Multi-layer solder resists for semiconductor device package surfaces and methods of assembling same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI390692B (zh) * | 2009-06-23 | 2013-03-21 | Unimicron Technology Corp | 封裝基板與其製法暨基材 |
| CN102387656B (zh) * | 2010-08-30 | 2013-10-09 | 富葵精密组件(深圳)有限公司 | 具有接地屏蔽结构的电路板及其制作方法 |
| TWI543307B (zh) * | 2012-09-27 | 2016-07-21 | 欣興電子股份有限公司 | 封裝載板與晶片封裝結構 |
| CN103436097B (zh) | 2013-09-06 | 2015-11-25 | 深圳市深联电路有限公司 | 一种防止pcb侧蚀的混合阻焊油墨 |
| US20160185498A1 (en) * | 2014-12-30 | 2016-06-30 | Avery Dennison Corporation | Halogen-Free Barrier Constructions and Related Methods |
| JP6643816B2 (ja) * | 2015-05-18 | 2020-02-12 | スリーエム イノベイティブ プロパティズ カンパニー | 粘着性物品、及び車両部材を補強する方法 |
| KR102434435B1 (ko) * | 2015-10-26 | 2022-08-19 | 삼성전자주식회사 | 인쇄회로기판 및 이를 가지는 반도체 패키지 |
| WO2017088168A1 (en) * | 2015-11-27 | 2017-06-01 | Dow Global Technologies Llc | Adhesive formulations for fabric/poe adhesion |
| KR102419881B1 (ko) * | 2017-08-10 | 2022-07-12 | 캐논 가부시끼가이샤 | 패턴 형성 방법 |
| JP7202784B2 (ja) | 2018-04-27 | 2023-01-12 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| CN112638063B (zh) * | 2019-09-24 | 2022-03-08 | 宏启胜精密电子(秦皇岛)有限公司 | 防水线路板及其制作方法 |
-
2020
- 2020-03-06 TW TW109107369A patent/TWI751506B/zh active
- 2020-04-10 CN CN202010279780.3A patent/CN113365413B/zh active Active
- 2020-04-14 US US16/847,688 patent/US11166387B2/en active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040001961A1 (en) * | 2002-06-28 | 2004-01-01 | Takao Ono | Curable resin composition useful for coating, multi-layer printed wiring board, printed wiring board and dry film |
| CN101193502A (zh) * | 2006-11-22 | 2008-06-04 | 全懋精密科技股份有限公司 | 电路板结构及其制作方法 |
| CN101483977A (zh) * | 2008-01-09 | 2009-07-15 | 欣兴电子股份有限公司 | 线路板及其制备方法 |
| CN101521992A (zh) * | 2008-02-29 | 2009-09-02 | 富葵精密组件(深圳)有限公司 | 于电路基板的焊点形成预焊料的方法及覆晶封装方法 |
| TW201039415A (en) * | 2009-04-20 | 2010-11-01 | Phoenix Prec Technology Corp | Package substrate structure and flip-chip package structure and methods of fabricating the same |
| TW201318113A (zh) * | 2011-10-26 | 2013-05-01 | Unimicron Technology Corp | 封裝基板及其製法 |
| CN103582304A (zh) * | 2012-07-30 | 2014-02-12 | 富葵精密组件(深圳)有限公司 | 透明印刷电路板及其制作方法 |
| US20150195902A1 (en) * | 2014-01-09 | 2015-07-09 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
| CN106034383A (zh) * | 2015-03-12 | 2016-10-19 | 中国科学院理化技术研究所 | 一种低熔点金属图案或线路的制作方法 |
| US20170084589A1 (en) * | 2015-09-23 | 2017-03-23 | Mediatek Inc. | Semiconductor package structure and method for forming the same |
| CN106888553A (zh) * | 2015-12-16 | 2017-06-23 | 欣兴电子股份有限公司 | 线路板结构及其制作方法 |
| US20190206774A1 (en) * | 2017-12-29 | 2019-07-04 | Intel Corporation | Multi-layer solder resists for semiconductor device package surfaces and methods of assembling same |
Also Published As
| Publication number | Publication date |
|---|---|
| US11166387B2 (en) | 2021-11-02 |
| TWI751506B (zh) | 2022-01-01 |
| TW202135615A (zh) | 2021-09-16 |
| CN113365413B (zh) | 2024-03-01 |
| US20210282275A1 (en) | 2021-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101006619B1 (ko) | 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법 | |
| US9295150B2 (en) | Method for manufacturing a printed circuit board | |
| EP1942711B1 (en) | Method of manufacturing a wiring board including electroplating | |
| KR102659691B1 (ko) | 회로기판 | |
| WO2006112337A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR102040605B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| CN106304662A (zh) | 电路板及其制作方法 | |
| TWI419627B (zh) | 線路板結構及其製作方法 | |
| JP2009253294A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2011014644A (ja) | 配線基板およびその製造方法 | |
| CN102111964A (zh) | 电路板制作方法 | |
| CN113365413B (zh) | 线路板及其制造方法 | |
| KR20040024381A (ko) | 인쇄회로기판의 도금방법 | |
| KR102531702B1 (ko) | 인쇄회로기판의 제조방법 | |
| US11304310B1 (en) | Method of fabricating circuit board | |
| CN117956679A (zh) | 电路板结构及其制作方法 | |
| CN108305836B (zh) | 封装基板及其制法 | |
| CN108666293B (zh) | 线路载板及其制造方法 | |
| CN117956678A (zh) | 电路板结构及其制作方法 | |
| TWI547047B (zh) | 連接器的製造方法 | |
| KR20190125264A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR20200049748A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| TW201422856A (zh) | 電鍍方法 | |
| CN101866905B (zh) | 基板结构及其制造方法 | |
| TWI395523B (zh) | 電路板結構及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |