CN117956679A - 电路板结构及其制作方法 - Google Patents
电路板结构及其制作方法 Download PDFInfo
- Publication number
- CN117956679A CN117956679A CN202211296880.2A CN202211296880A CN117956679A CN 117956679 A CN117956679 A CN 117956679A CN 202211296880 A CN202211296880 A CN 202211296880A CN 117956679 A CN117956679 A CN 117956679A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- metal layer
- dielectric
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 485
- 229910052751 metal Inorganic materials 0.000 claims abstract description 133
- 239000002184 metal Substances 0.000 claims abstract description 133
- 239000002335 surface treatment layer Substances 0.000 claims abstract description 51
- 229910000679 solder Inorganic materials 0.000 claims abstract description 36
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 17
- 239000011521 glass Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 4
- 102100040678 Programmed cell death protein 1 Human genes 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000012792 core layer Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 101710089372 Programmed cell death protein 1 Proteins 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种电路板结构及其制作方法。电路板结构包括承载板、配置于承载板上的薄膜重布层、电性连接薄膜重布层与承载板的多个焊球及表面处理层。薄膜重布层包括第一介电层、多个接垫、第一金属层、第二介电层、第二金属层以及第三介电层。第一介电层的顶表面高于每一接垫的上表面。第一金属层配置在第一介电层的第一表面上。第二介电层具有暴露出部分第一金属层的多个第二开口。第二金属层延伸至第二开口内与第一金属层电性连接。第三介电层具有暴露出部分第二金属层的多个第三开口。表面处理层配置于接垫的上表面上。本发明的电路板结构可有效地避免后续形成在接垫上的表面处理层因细间距而产生电性短路,可具有较佳的结构可靠度。
Description
技术领域
本发明涉及一种基板结构及其制作方法,尤其涉及一种电路板结构及其制作方法。
背景技术
现今电子产品功能多元且效能更强,产品需求的I/O数也随之升高,因而使得产品接点尺寸(pad size)及接点间距(pad pitch)越来越小。此外,上述需求也造成表面处理制程不易制作,尤其是在细间距(fine space)的产品上,因在移除暂时载板后即进行表面处理程序,易导致架桥问题(bridge issue)而产生电性短路。
发明内容
本发明是针对一种电路板结构,其具有较佳的结构可靠度。
本发明还针对一种电路板结构的制作方法,用以制作上述的电路板结构。
根据本发明的实施例,电路板结构包括承载板、薄膜重布层、多个焊球以及表面处理层。薄膜重布层配置于承载板上。薄膜重布层包括第一介电层、多个接垫、第一金属层、第二介电层、第二金属层以及第三介电层。第一介电层具有彼此相对的顶表面与第一表面以及多个第一开口。接垫分别位于第一开口内,且每一接垫具有上表面,而顶表面高于上表面。第一金属层配置在第一介电层的第一表面上。第二介电层覆盖第一介电层及第一金属层且具有暴露出部分第一金属层的多个第二开口。第二金属层配置于第二介电层上且延伸至第二开口内与第一金属层电性连接。第三介电层覆盖第二介电层及第二金属层且具有暴露出部分第二金属层的多个第三开口。焊球配置于薄膜重布层的第三介电层与承载板之间且填充于第三开口内。焊球电性连接薄膜重布层的第二金属层与承载板。表面处理层配置于接垫的上表面上。
在根据本发明的实施例的电路板结构中,上述的表面处理层的表面切齐于第一介电层的顶表面。
在根据本发明的实施例的电路板结构中,上述的表面处理层的表面低于第一介电层的顶表面。
在根据本发明的实施例的电路板结构中,上述的表面处理层的表面突出于第一介电层的顶表面。
在根据本发明的实施例的电路板结构中,上述的每一接垫还具有相对于上表面的第二表面,且第二表面切齐于第一介电层的第一表面。
在根据本发明的实施例的电路板结构中,上述的第一介电层的第一开口暴露出部分第一金属层而定义为接垫。
在根据本发明的实施例的电路板结构中,上述的电路板结构还包括图案化种子层,配置于第一金属层上,且部分图案化种子层位于第一金属层与第一介电层之间。第一介电层的第一开口暴露出部分图案化种子层而定义为接垫。
在根据本发明的实施例的电路板结构中,上述的电路板结构还包括底胶,填充于薄膜重布层的第三介电层与承载板之间且覆盖焊球。
在根据本发明的实施例的电路板结构中,上述的第一介电层、第二介电层以及第三介电层分别为光敏介电层。
根据本发明的实施例,电路板结构的制作方法,其包括以下步骤。形成薄膜重布层于暂时载板上。薄膜重布层包括第一介电层、金属层、第一金属层、第二介电层、第二金属层以及第三介电层。第一介电层与金属层形成于暂时载板上。第一介电层具有多个第一开口,而金属层位于第一开口内。第一介电层相对远离暂时载板的第一表面切齐于金属层相对远离暂时载板的第二表面。第一金属层形成在第一介电层与金属层上。第二介电层覆盖第一介电层及第一金属层且具有暴露出部分第一金属层的多个第二开口。第二金属层配置于第二介电层上且延伸至第二开口内与第一金属层电性连接。第三介电层覆盖第二介电层及第二金属层且具有暴露出部分第二金属层的多个第三开口。通过多个焊球将薄膜重布层组装至承载板上。焊球位于第三介电层与承载板之间且填充于第三开口内。焊球电性连接第二金属层与承载板。将薄膜重布层组装至承载板上之后,移除暂时载板而暴露出第一介电层的顶表面。至少移除部分金属层而形成多个接垫。第一介电层的顶表面高于每一接垫的上表面。形成表面处理层于接垫上。
在根据本发明的实施例的电路板结构的制作方法中,上述的暂时载板包括玻璃基板、离型膜以及种子层。离型膜位于玻璃基板与种子层之间。形成薄膜重布层于暂时载板上的步骤包括:形成第一介电层于种子层上。第一介电层的第一开口暴露出部分种子层。形成金属层于第一介电层的第一开口内。形成第一图案化种子层及其上的第一金属层于第一介电层与金属层上。形成第二介电层于第一介电层上。形成第二图案化种子层及其上的第二金属层于第二介电层上以及第二开口内。形成第三介电层于第二介电层上。
在根据本发明的实施例的电路板结构的制作方法中,上述的移除暂时载板以及至少部分金属层的步骤包括:移除玻璃基板与离型膜。以蚀刻的方式移除种子层以及部分金属层。
在根据本发明的实施例的电路板结构的制作方法中,上述的以蚀刻的方式完全移除金属层,以暴露出部分第一图案化种子层而形成接垫。
在根据本发明的实施例的电路板结构的制作方法中,上述的以蚀刻的方式完全移除金属层以及部分第一图案化种子层,以暴露出部分第一金属层而形成接垫。
在根据本发明的实施例的电路板结构的制作方法中,上述的表面处理层的表面切齐于第一介电层的顶表面。
在根据本发明的实施例的电路板结构的制作方法中,上述的表面处理层的表面低于第一介电层的顶表面。
在根据本发明的实施例的电路板结构的制作方法中,上述的表面处理层的表面突出于第一介电层的顶表面。
在根据本发明的实施例的电路板结构的制作方法中,上述的电路板结构的制作方法还包括于移除暂时载板之前,填充底胶于薄膜重布层的第三介电层与承载板之间且覆盖焊球。
在根据本发明的实施例的电路板结构的制作方法中,上述的第一介电层、第二介电层以及第三介电层分别为光敏介电层。
基于上述,在本发明的电路板结构的设计中,第一介电层的顶表面高于每一接垫的上表面,即第一介电层可视为天然屏障(dam),可有效地避免后续形成在接垫上的表面处理层因细间距导致架桥问题而产生电性短路。因此,本发明的电路板结构可具有较佳的结构可靠度。
附图说明
图1A至图1Q是依照本发明的一实施例的一种电路板结构的制作方法的剖面示意图;
图2是依照本发明的一实施例的一种电路板结构的剖面示意图;
图3是依照本发明的另一实施例的一种电路板结构的剖面示意图;
图4是依照本发明的另一实施例的一种电路板结构的剖面示意图;
图5是依照本发明的另一实施例的一种电路板结构的剖面示意图;
图6是依照本发明的另一实施例的一种电路板结构的剖面示意图;
图7是依照本发明的另一实施例的一种电路板结构的剖面示意图;
图8是依照本发明的另一实施例的一种电路板结构的剖面示意图;
图9是依照本发明的另一实施例的一种电路板结构的剖面示意图。
附图标记说明
1:暂时载板;
2:玻璃基板;
4:离型膜;
6、S1、S2:种子层;
10a、10b、10c、10d、10e、10f、10g、10h、10i:电路板结构;
100:薄膜重布层;
110:第一介电层;
111:第一表面;
112:第一开口;
113:顶表面;
120、M1、M2:金属层;
121:第二表面;
125:第一图案化种子层;
130:第一金属层;
135:第二图案化种子层;
140:第二介电层;
142:第二开口;
150:第二金属层;
160:第三介电层;
162:第三开口;
200:承载板;
210:核心层;
220:第一增层线路层;
222、232:线路层;
224、234:介电层;
226、236:导电孔;
230:第二增层线路层;
240:导电通孔;
250:第一防焊层;
252、262:防焊开口;
260:第二防焊层;
270:第一表面处理层;
280:第二表面处理层;
300:焊球;
400:底胶;
500a、500b、500c:表面处理层;
501、502、503:表面;
P1、P2:图案化光致抗蚀剂层;
PD1、PD2、PD3:接垫;
T1、T2、T3:上表面。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1Q是依照本发明的一实施例的一种电路板结构的制作方法的剖面示意图。关于本实施例的电路板的制作方法,首先,请参考图1A,提供暂时载板1,暂时载板1包括玻璃基板2、离型膜4以及种子层6,其中离型膜4位于玻璃基板2与种子层6之间。种子层6的材质例如是钛,但并不以此为限。
接着,请参考图1B,形成第一介电层110于种子层6上。第一介电层110具有多个第一开口112,而第一开口112暴露出部分种子层6。此处,形成第一介电层110的方法例如是以涂布(coating)的方式于种子层6上形成介电层,接着,对此界电层进行雷射钻孔,而形成具有第一开口112的第一介电层110,但并不以此为限。第一介电层110可例如是光敏介电层。
接着,请参考图1C,通过种子层6进行电镀(plating)制程,以形成金属层120于第一介电层110的第一开口112内,即金属层120位于第一开口112内。至此,第一介电层110与金属层120形成于暂时载板1上,而第一介电层110相对远离暂时载板1的第一表面111切齐于金属层120相对远离暂时载板1的第二表面121。由于本实施例是先形成第一介电层110于暂时载板1,之后才电镀形成金属层120,因而可改善结构平整性,可避免可靠度异常并可提升产品电性。
接着,请参考图1D,以溅镀(sputtering)的方式形成种子层S1于第一介电层110与金属层120上,其中种子层S1完全覆盖第一介电层110的第一表面111与金属层120的第二表面121。种子层S1的材质例如是钛,但并不以此为限。
接着,请参考图1E,形成图案化光致抗蚀剂层P1于种子层S1上,其中图案化光致抗蚀剂层P1暴露出部分种子层S1。
接着,请参考图1F,通过种子层S1进行电镀制程,以形成金属层M1于图案化光致抗蚀剂层P1所暴露出的种子层S1上。
接着,请同时参考图1F以及图1G,以剥离法(stripping)以及蚀刻法(etching)来移除图案化光致抗蚀剂层P1及位于其下方的种子层S1,而形成第一图案化种子层125及其上的第一金属层130于第一介电层110与金属层120上。第一图案化种子层125及其上的第一金属层130暴露出第一介电层110的部分第一表面111,且第一图案化种子层125及其上的第一金属层130定义为横向图案化线路层。
接着,请参考图1H,形成第二介电层140于第一介电层110上。第二介电层140覆盖第一介电层110及第一金属层130且具有暴露出部分第一金属层130的多个第二开口142。此处,形成第二介电层140的方法例如是以涂布(coating)的方式于第一介电层110上形成介电层,接着,对此界电层进行雷射钻孔,而形成具有第二开口142的第二介电层140,但并不以此为限。第二介电层140可例如是光敏介电层。
接着,请参考图1I,以溅镀的方式形成种子层S2于第二介电层140上以及第二开口142内。种子层S2直接接触第二开口142所暴露出的第一金属层130。种子层S2的材质例如是钛,但并不以此为限。
接着,请参考图1J,形成图案化光致抗蚀剂层P2于种子层S2上,其中图案化光致抗蚀剂层P2暴露出部分种子层S2。
接着,请参考图1K,通过种子层S2进行电镀制程,以形成金属层M2于图案化光致抗蚀剂层P2所暴露出的种子层S2上。
接着,请参考图1L,以剥离法以及蚀刻法来移除移除图案化光致抗蚀剂层P2及位于其下方的种子层S2,而形成第二图案化种子层135及其上的第二金属层150于第二介电层140上以及第二开口142内。第二图案化种子层135及其上的第二金属层150配置于第二介电层140上且延伸至第二开口142内与第一金属层130电性连接。第二图案化种子层135及其上的第二金属层150暴露出部分第二介电层140。位于第二介电层140上的第二图案化种子层135及其上的第二金属层150可定义为横向图案化线路层,而位于第二开口142内的第二介电层140上的第二图案化种子层135及其上的第二金属层150可定义为纵向导电通孔,可连接上、下两横向图案化线路层。
接着,请参考图1M,形成第三介电层160于第二介电层140上。第三介电层160覆盖第二介电层140及第二金属层150且具有暴露出部分第二金属层150的多个第三开口162。第三介电层160可例如是光敏介电层。至此,已形成薄膜重布层100于暂时载板1上,其中薄膜重布层100包括第一介电层110、金属层120、第一图案化种子层125、第一金属层130、第二介电层140、第二图案化种子层135、第二金属层150以及第三介电层160。
接着,请参考图1N,翻转暂时载板1及形成于其上的薄膜重布层100,而使暂时载板1在上方,而薄膜重布层100在下方。紧接着,通过多个焊球300将薄膜重布层100组装至承载板200上。承载板200包括核心层210、第一增层线路层220、第二增层线路层230、多个导电通孔240、第一防焊层250、第二防焊层260、第一表面处理层270以及第二表面处理层280。第一增层线路层220与第二增层线路层230分别位于核心层210的相对两侧,且分别具有多层线路层222、232、多层介电层224、234以及多个导电孔226、236。线路层222、232与介电层224、234交替配置,且相邻两线路层222、232通过对应的导电孔226、236电性连接。导电通孔240贯穿核心层210且电性连接第一增层线路层220的线路层222与第二增层线路层230的线路层232。第一防焊层250与第二防焊层260分别配置于第一增层线路层220与第二增层线路层230上,且分别具有暴露出最外侧的线路层222、232的防焊开口252、262。第一表面处理层270与第二表面处理层280分别配置于防焊开口252、262所暴露出的线路层222、232上。焊球300位于第三介电层160与承载板200的第一防焊层250之间且填于第三开口162内以及防焊开口252内。焊球300电性连接第二金属层150与第一表面处理层270,而使薄膜重布层100电性连接至承载板200。
紧接着,请再参考图1N,填充底胶400于薄膜重布层100的第三介电层160与承载板200的第一防焊层250之间且覆盖焊球300。
接着,请同时参考图1N以及图1O,将薄膜重布层100组装至承载板200上之后,移除玻璃基板2与离型膜4。举例来说,例如是通过向位于玻璃基板2与种子层6之间的离型膜4施加外部能量(例如,热和/或压力等),从而使离型膜4与种子层6分层;或者是,可以使用其他合适的制程,例如机械移除(mechanical removing)、蚀刻、研磨(grinding)等来移除玻璃基板2和离型膜4。
之后,请同时参考图1O以及图1P,以蚀刻的方式移除种子层6以及部分金属层120,而形成多个接垫PD1。此时,暂时载板1已移除而暴露出第一介电层110的顶表面113。第一介电层110的顶表面113高于每一接垫PD1的上表面T1。
最后,请参考图1Q,形成表面处理层500a于接垫PD1上。此处,表面处理层500a的表面501实质上是切齐于第一介电层110的顶表面113。表面处理层500a的材质例如是电镀镍金、电镀锡银、化镍钯金、化锡或化钯金,但并不以此为限。
简言之,本实施例是在移除暂时载板1之后,先对金属层120进行蚀刻,之后才进行表面处理层500a的制作,因此于形成表面处理层500a时,第一介电层110可作为屏障来降低/避免因架桥问题而产生电性短路。至此,已完成电路板结构10a的制作。于一实施例中,电路板结构10a例如是测试探针卡,但不以此为限。
在结构上,请再参考图1Q,电路板结构10a包括薄膜重布层100、承载板200、焊球300以及表面处理层500a。薄膜重布层100配置于承载板200上且包括第一介电层110、接垫PD1、第一金属层130、第二介电层140、第二金属层150以及第三介电层160。第一介电层110具有彼此相对的第一表面111与顶表面113以及第一开口112。接垫PD1分别位于第一开口112内,且每一接垫PD1具有上表面T1,而顶表面113高于上表面T1。第一金属层130配置在第一介电层110的第一表面111上,其中第一金属层130为横向图案化线路层,可与纵向的接垫PD1电性连接。第二介电层140覆盖第一介电层110及第一金属层130且具有暴露出部分第一金属层130的多个第二开口142。第二金属层150配置于第二介电层140上且延伸至第二开口142内与第一金属层130电性连接。第三介电层160覆盖第二介电层140及第二金属层150且具有暴露出部分第二金属层150的多个第三开口162。焊球300配置于薄膜重布层100的第三介电层160与承载板200之间且填充于第三开口162内。焊球300电性连接薄膜重布层100的第二金属层150与承载板200。表面处理层500a配置于接垫PD1的上表面T1上,其中表面处理层500a的表面501切齐于第一介电层110的顶表面113。此外,本实施例的电路板结构10a还包括底胶400,其中底胶400填充于薄膜重布层100的第三介电层160与承载板200之间且覆盖焊球300。
简言之,在本实施例的电路板结构10a的设计中,第一介电层110的顶表面113高于每一接垫PD1的上表面T1,即第一介电层110可视为天然屏障,可有效地避免后续形成在接垫PD1上的表面处理层500a因细间距导致架桥问题而产生电性短路。因此,本实施例的电路板结构10a可具有较佳的结构可靠度。
以下将列举其他实施例以作为说明。在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,下述实施例不再重复赘述。
图2是依照本发明的一实施例的一种电路板结构的剖面示意图。请同时参照图1Q与图2,本实施例的电路板结构10b与图1Q中的电路板结构10a相似,惟二者主要差异之处在于:在本实施例中,表面处理层500b的表面502突出于第一介电层110的顶表面113,可增加表面处理层500b的覆盖面积,以防止第一介电层110受损。
图3是依照本发明的另一实施例的一种电路板结构的剖面示意图。请同时参照图1Q与图3,本实施例的电路板结构10c与图1Q中的电路板结构10a相似,惟二者主要差异之处在于:在本实施例中,表面处理层500c的表面503低于第一介电层110的顶表面113,可减少滑针的可能性。
图4是依照本发明的另一实施例的一种电路板结构的剖面示意图。请同时参照图1Q与图4,本实施例的电路板结构10d与图1Q中的电路板结构10a相似,惟二者主要差异之处在于:于图1O的步骤时,以蚀刻的方式完全移除金属层120,而暴露出部分第一图案化种子层125而形成接垫PD2。在此蚀刻步骤中,第一图案化种子层125可作为蚀刻金属层120之蚀刻阻挡层。第一介电层110的顶表面113高于每一接垫PD2的上表面T2。表面处理层500a的表面501实质上是切齐于第一介电层110的顶表面113。由于完全移除金属层120,因而增加了表面处理层500a的容置空间,可增加表面耐磨性。
图5是依照本发明的另一实施例的一种电路板结构的剖面示意图。请同时参照图4与图5,本实施例的电路板结构10e与图4中的电路板结构10d相似,惟二者主要差异之处在于:在本实施例中,表面处理层500b的表面502突出于第一介电层110的顶表面113,可增加表面处理层500b的覆盖面积,以防止第一介电层110受损。
图6是依照本发明的另一实施例的一种电路板结构的剖面示意图。请同时参照图4与图6,本实施例的电路板结构10f与图4中的电路板结构10f相似,惟二者主要差异之处在于:在本实施例中,表面处理层500c的表面503低于第一介电层110的顶表面113,可减少滑针的可能性。
图7是依照本发明的另一实施例的一种电路板结构的剖面示意图。请同时参照图1Q与图7,本实施例的电路板结构10g与图1Q中的电路板结构10a相似,惟二者主要差异之处在于:于图1O的步骤时,以蚀刻的方式完全移除金属层120以及部分第一图案化种子层125,以暴露出部分第一金属层130而形成接垫PD3。在此蚀刻步骤中,第一图案化种子层125及第一金属层130可分别作为蚀刻金属层120及蚀刻第一图案化种子层125之蚀刻阻挡层。第一介电层110的顶表面113高于每一接垫PD3的上表面T3。表面处理层500a的表面501实质上是切齐于第一介电层110的顶表面113。由于移除部分第一图案化种子层125,因而可排除对讯号的影响。
图8是依照本发明的另一实施例的一种电路板结构的剖面示意图。请同时参照图7与图8,本实施例的电路板结构10h与图7中的电路板结构10g相似,惟二者主要差异之处在于:在本实施例中,表面处理层500b的表面502突出于第一介电层110的顶表面113,可增加表面处理层500b的覆盖面积,以防止第一介电层110受损。
图9是依照本发明的另一实施例的一种电路板结构的剖面示意图。请同时参照图7与图9,本实施例的电路板结构10i与图7中的电路板结构10g相似,惟二者主要差异之处在于:在本实施例中,表面处理层500c的表面503低于第一介电层110的顶表面113,可减少滑针的可能性。
综上所述,在本发明的电路板结构的设计中,第一介电层的顶表面高于每一接垫的上表面,即第一介电层可视为天然屏障,可有效地避免后续形成在接垫上的表面处理层因细间距导致架桥问题而产生电性短路。因此,本发明的电路板结构可具有较佳的结构可靠度。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (19)
1.一种电路板结构,其特征在于,包括:
承载板;
薄膜重布层,配置于所述承载板上,所述薄膜重布层包括第一介电层、多个接垫、第一金属层、第二介电层、第二金属层以及第三介电层,所述第一介电层具有彼此相对的顶表面与第一表面以及多个第一开口,所述多个接垫分别位于所述多个第一开口内,且所述多个接垫中的每一个具有上表面,所述顶表面高于所述上表面,所述第一金属层配置在所述第一介电层的所述第一表面上,所述第二介电层覆盖所述第一介电层及所述第一金属层且具有暴露出部分所述第一金属层的多个第二开口,所述第二金属层配置于所述第二介电层上且延伸至所述多个第二开口内与所述第一金属层电性连接,所述第三介电层覆盖所述第二介电层及所述第二金属层且具有暴露出部分所述第二金属层的多个第三开口;
多个焊球,配置于所述薄膜重布层的所述第三介电层与所述承载板之间且填充于所述多个第三开口内,其中所述多个焊球电性连接所述薄膜重布层的所述第二金属层与所述承载板;以及
表面处理层,配置于所述多个接垫的所述上表面上。
2.根据权利要求1所述的电路板结构,其特征在于,所述表面处理层的表面切齐于所述第一介电层的所述顶表面。
3.根据权利要求1所述的电路板结构,其特征在于,所述表面处理层的表面低于所述第一介电层的所述顶表面。
4.根据权利要求1所述的电路板结构,其特征在于,所述表面处理层的表面突出于所述第一介电层的所述顶表面。
5.根据权利要求1所述的电路板结构,其特征在于,所述多个接垫中的每一个还具有相对于所述上表面的第二表面,且所述第二表面切齐于所述第一介电层的所述第一表面。
6.根据权利要求1所述的电路板结构,其特征在于,所述第一介电层的所述多个第一开口暴露出部分所述第一金属层而定义为所述多个接垫。
7.根据权利要求1所述的电路板结构,其特征在于,还包括:
图案化种子层,配置于所述第一金属层上,且部分所述图案化种子层位于所述第一金属层与所述第一介电层之间,所述第一介电层的所述多个第一开口暴露出部分所述图案化种子层而定义为所述多个接垫。
8.根据权利要求1所述的电路板结构,其特征在于,还包括:
底胶,填充于所述薄膜重布层的所述第三介电层与所述承载板之间且覆盖所述多个焊球。
9.根据权利要求1所述的电路板结构,其特征在于,所述第一介电层、所述第二介电层以及所述第三介电层分别为光敏介电层。
10.一种电路板结构的制作方法,其特征在于,包括:
形成薄膜重布层于暂时载板上,所述薄膜重布层包括第一介电层、金属层、第一金属层、第二介电层、第二金属层以及第三介电层,所述第一介电层与所述金属层形成于所述暂时载板上,所述第一介电层具有多个第一开口,而所述金属层位于所述多个第一开口内,且所述第一介电层相对远离所述暂时载板的第一表面切齐于所述金属层相对远离所述暂时载板的第二表面,所述第一金属层形成在所述第一介电层与所述金属层上,所述第二介电层覆盖所述第一介电层及所述第一金属层且具有暴露出部分所述第一金属层的多个第二开口,所述第二金属层配置于所述第二介电层上且延伸至所述多个第二开口内与所述第一金属层电性连接,所述第三介电层覆盖所述第二介电层及所述第二金属层且具有暴露出部分所述第二金属层的多个第三开口;
通过多个焊球将所述薄膜重布层组装至承载板上,其中所述多个焊球位于所述第三介电层与所述承载板之间且填充于所述多个第三开口内,所述多个焊球电性连接所述第二金属层与所述承载板;
将所述薄膜重布层组装至所述承载板上之后,移除所述暂时载板而暴露出所述第一介电层的顶表面,且至少移除部分所述金属层而形成多个接垫,其中所述第一介电层的所述顶表面高于所述多个接垫中的每一个的上表面;以及
形成表面处理层于所述多个接垫上。
11.根据权利要求10所述的电路板结构的制作方法,其特征在于,所述暂时载板包括玻璃基板、离型膜以及种子层,所述离型膜位于所述玻璃基板与所述种子层之间,而形成所述薄膜重布层于所述暂时载板上的步骤包括:
形成所述第一介电层于所述种子层上,所述第一介电层的所述多个第一开口暴露出部分所述种子层;
形成所述金属层于所述第一介电层的所述多个第一开口内;
形成第一图案化种子层及其上的所述第一金属层于所述第一介电层与所述金属层上;
形成所述第二介电层于所述第一介电层上;
形成第二图案化种子层及其上的所述第二金属层于所述第二介电层上以及所述多个第二开口内;以及
形成所述第三介电层于所述第二介电层上。
12.根据权利要求11所述的电路板结构的制作方法,其特征在于,移除所述暂时载板以及至少部分所述金属层的步骤包括:
移除所述玻璃基板与所述离型膜;以及
以蚀刻的方式移除所述种子层以及部分所述金属层。
13.根据权利要求11所述的电路板结构的制作方法,其特征在于,以蚀刻的方式完全移除所述金属层,以暴露出部分所述第一图案化种子层而形成所述多个接垫。
14.根据权利要求11所述的电路板结构的制作方法,其特征在于,以蚀刻的方式完全移除所述金属层以及部分所述第一图案化种子层,以暴露出部分所述第一金属层而形成所述多个接垫。
15.根据权利要求10所述的电路板结构的制作方法,其特征在于,所述表面处理层的表面切齐于所述第一介电层的所述顶表面。
16.根据权利要求10所述的电路板结构的制作方法,其特征在于,所述表面处理层的表面低于所述第一介电层的所述顶表面。
17.根据权利要求10所述的电路板结构的制作方法,其特征在于,所述表面处理层的表面突出于所述第一介电层的所述顶表面。
18.根据权利要求10所述的电路板结构的制作方法,其特征在于,还包括:
于移除所述暂时载板之前,填充底胶于所述薄膜重布层的所述第三介电层与所述承载板之间且覆盖所述多个焊球。
19.根据权利要求10所述的电路板结构的制作方法,其特征在于,所述第一介电层、所述第二介电层以及所述第三介电层分别为光敏介电层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211296880.2A CN117956679A (zh) | 2022-10-21 | 2022-10-21 | 电路板结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211296880.2A CN117956679A (zh) | 2022-10-21 | 2022-10-21 | 电路板结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117956679A true CN117956679A (zh) | 2024-04-30 |
Family
ID=90794868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211296880.2A Pending CN117956679A (zh) | 2022-10-21 | 2022-10-21 | 电路板结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117956679A (zh) |
-
2022
- 2022-10-21 CN CN202211296880.2A patent/CN117956679A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4558776B2 (ja) | 回路基板の製造方法 | |
KR101006619B1 (ko) | 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법 | |
KR101077380B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US20060157852A1 (en) | Circuit barrier structure of semiconductor packaging substrate and method for fabricating the same | |
KR100966336B1 (ko) | 고밀도 회로기판 및 그 형성방법 | |
US7698813B2 (en) | Method for fabricating conductive blind via of circuit substrate | |
JP2011527830A (ja) | 導体間隙が縮小された超小型電子相互接続素子 | |
JP2018037461A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US8416577B2 (en) | Coreless substrate and method for making the same | |
US20130029500A1 (en) | Connector and fabrication method thereof | |
US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
US7154176B2 (en) | Conductive bumps with non-conductive juxtaposed sidewalls | |
KR101048515B1 (ko) | 전자 소자 내장 인쇄회로기판 및 그 제조 방법 | |
CN117956679A (zh) | 电路板结构及其制作方法 | |
TWI829396B (zh) | 電路板結構及其製作方法 | |
KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
US20210382088A1 (en) | Manufacturing method of integrated substrate | |
CN113365413B (zh) | 线路板及其制造方法 | |
TWI826060B (zh) | 電路板結構及其製作方法 | |
CN117956678A (zh) | 电路板结构及其制作方法 | |
TW202418518A (zh) | 電路板結構及其製作方法 | |
JP4193479B2 (ja) | 素子実装基板の製造方法 | |
US11678439B2 (en) | Circuit board | |
US6317974B1 (en) | Methods for creating wear resistant contact edges |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |