CN113345504A - 半导体存储器设备及其操作方法 - Google Patents

半导体存储器设备及其操作方法 Download PDF

Info

Publication number
CN113345504A
CN113345504A CN202010928277.6A CN202010928277A CN113345504A CN 113345504 A CN113345504 A CN 113345504A CN 202010928277 A CN202010928277 A CN 202010928277A CN 113345504 A CN113345504 A CN 113345504A
Authority
CN
China
Prior art keywords
program
current sensing
state
semiconductor memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010928277.6A
Other languages
English (en)
Inventor
崔亨进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113345504A publication Critical patent/CN113345504A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

提供了半导体存储器设备及其操作方法。半导体存储器设备包括：具有多个存储器单元的存储器单元阵列，该多个存储器单元被编程为多个编程状态；外围电路，该外围电路用于通过多个编程循环对多个存储器单元中的所选择的存储器单元执行编程操作；电流感测电路，该电流感测电路用于通过对存储器单元中的所选择的存储器单元执行个体状态电流感测操作来确定多个编程状态中的每个编程状态的验证结果；以及控制逻辑，该控制逻辑用于基于多个编程循环中的被执行的编程循环的数目来控制电流感测电路执行个体状态电流感测操作。

Description

半导体存储器设备及其操作方法
相关申请的交叉引用
本申请根据35U.S.C.§119(a)要求于2020年3月3日向韩国知识产权局提交的韩国专利申请号10-2020-0026687的优先权，其全部公开内容通过引用并入本文。
技术领域
本公开总体上涉及电子设备，并且更具体地涉及半导体存储器设备及其操作方法。
背景技术
最近的计算机环境的范例已转移到无处不在的计算环境，其中可以随时随地地使用计算环境。这促进了诸如移动电话、数码相机、笔记本计算机等的便携式电子设备的更多使用。这种便携式电子设备通常可以包括使用半导体存储器设备(即，数据存储设备)的存储器系统。数据存储设备用作便携式电子设备的主存储器设备或辅助存储器设备。
由于没有机械驱动部件，所以使用半导体存储器设备的数据存储设备具有优异的稳定性和耐久性、高信息访问速度和低功耗。在具有这种优点的存储器系统的示例中，数据存储设备包括通用串行总线(USB)存储器设备、具有各种接口的存储卡、固态驱动装置(SSD)等。
半导体存储器设备通常被分类为易失性存储器设备和非易失性存储器设备。
非易失性存储器设备具有相对较慢的写入和读取速度，但是即使在电源中断的情况下也保留所存储的数据。因此，无论是否供电，非易失性存储器设备均用于存储待保留的数据。
易失性存储器的示例包括只读存储器(ROM)、掩码ROM(MROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻型RAM(RRAM)和铁电RAM(FRAM)等。闪存被分类为NOR型闪存和NAND型闪存。
发明内容
根据本公开的一个方面，提供了半导体存储器设备，其包括：存储器单元阵列，该存储器单元阵列具有被编程为多个编程状态的多个存储器单元；外围电路，该外围电路被配置为通过多个编程循环对多个存储器单元中的所选择的存储器单元执行编程操作；电流感测电路，该电流感测电路被配置为通过对存储器单元中的所选择的存储器单元执行个体(individual)状态电流感测操作来确定多个编程状态中的每个编程状态的验证结果；以及控制逻辑，该控制逻辑被配置为基于多个编程循环中所执行的编程循环的数目来控制电流感测电路执行个体状态电流感测操作。
根据本公开的另一方面，提供了半导体存储器设备，其包括：存储器单元阵列，该存储器单元阵列具有被编程为第一至第n编程状态的多个存储器单元，其中n为大于2的正整数；外围电路，该外围电路被配置为通过多个编程循环对多个存储器单元中的所选择的存储器单元执行编程操作；电流感测电路，该电流感测电路被配置为对存储器单元中的所选择的存储器单元执行与第一至第n编程状态分别对应的个体状态电流感测操作；控制逻辑，该控制逻辑被配置为控制外围电路执行编程操作，并且控制电流感测电路在多个编程循环中的初始m个编程循环期间，跳过与第一编程状态相对应的个体状态电流感测操作，其中m是大于1的正整数。
根据本公开的又一方面，提供了用于操作半导体存储器设备的方法，方法包括：执行与多个编程状态中的第一编程状态相对应的第一编程操作；以及在完成第一编程操作之后，执行第二编程操作，第二编程操作与第二编程状态相对应，第二编程状态的阈值电压分布高于第一编程状态的阈值电压分布，其中多个第一编程循环在第一编程操作中顺序地被执行，其中多个第一编程循环中的初始m个(m为大于1的正整数)编程循环中的每个编程循环包括编程脉冲施加操作和验证操作，并且其中多个第一编程循环中的第(m+1)至最后一个编程循环中的每个编程循环包括编程脉冲施加操作、验证操作以及与第一编程状态相对应的个体状态电流感测操作。
用于操作半导体存储器设备的方法包括：在执行第二编程操作之后，执行与第三编程状态相对应的第三编程操作，第三编程状态的阈值电压分布高于第二编程状态的阈值电压分布，其中在第三编程操作中多个第三编程循环顺序地被执行，其中多个第三编程循环中的初始k个编程循环中的每个编程循环包括编程脉冲施加操作和验证操作，并且其中多个第三编程循环中的第(k+1)至最后一个编程循环中的每个编程循环包括编程脉冲施加操作、验证操作以及与第三编程状态相对应的个体状态电流感测操作。
附图说明
现在将在下文中参考附图更充分地描述示例实施例；然而，它们可以以不同的形式实施，并且不应被解释为限于本文中阐述的实施例。相反，提供这些实施例使得本公开将是透彻和完整的，并且将示例实施例的范围充分传达给本领域技术人员。
在附图中，为了清楚说明，可能会夸大尺寸。将理解，当一个元素被称为在两个元素“之间”时，它可以是两个元素之间的唯一元素，或者也可以存在一个或多个中间元素。贯穿全文，相同的附图标记表示相同的元素。
图1是图示了根据本公开的一个实施例的半导体存储器设备的框图。
图2是图示图1所示的存储器单元阵列的一个实施例的示图。
图3是图示了图2所示的存储器块中的任一存储器块的电路图。
图4是图示了图2所示的存储器块中的一个存储器块的另一实施例的电路图。
图5是图示了图1所示的存储器单元阵列中包括的多个存储器块中的任一存储器块的一个实施例的电路图。
图6是示意性地图示了根据本公开的一个示例性实施例的页面缓冲器的示图。
图7是图示了根据本公开的一个实施例的控制逻辑的框图。
图8是图示了图7所示的感测模式控制器的框图。
图9是图示了三级单元的编程状态的示图。
图10是图示了根据本公开的一个实施例的基于个体状态电流感测操作的编程操作的示图。
图11和图12是图示了根据本公开的一个实施例的用于操作半导体存储器设备的方法的流程图。
图13是图示了具有图1所示的半导体存储器设备的存储器系统的一个实施例的框图。
图14是图示了图13所示的存储器系统的一个应用示例的框图。
图15是图示了具有参考图14描述的存储器系统的计算系统的框图。
具体实施方式
本文所公开的具体结构或功能描述仅是说明性的，以用于描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式实施，并且不能被解释为限于本文中阐述的实施例。
在下文中，将参考附图来详细描述本公开的示例性实施例，以使本领域技术人员能够容易地实现本公开的技术精神。
实施例提供了一种能够减少编程操作中的电流消耗的半导体存储器设备以及用于操作半导体存储器设备的方法。
图1是图示了根据本公开的一个实施例的半导体存储器设备的框图。
参考图1，半导体存储器设备100可以包括存储器单元阵列110、地址解码器120、读/写电路130、控制逻辑140、电压发生器150和电流感测电路160。
存储器单元阵列110可以包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz可以通过字线WL连接到地址解码器120。多个存储器块BLK1至BLKz可以通过位线BL1至BLm连接到读/写电路130。多个存储器块BLK1至BLKz中的每个存储器块可以包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元，并且可以利用具有竖直沟道结构的非易失性存储器单元来配置。存储器单元阵列110可以被配置为具有二维结构的存储器单元阵列。在一些实施例中，存储器单元阵列110可以被配置为具有三维结构的存储器单元阵列。同时，在存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以存储至少1位数据。在一个实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储1位数据的单级单元(SLC)。在另一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储2位数据的多级单元(MLC)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储3位数据的三级单元(TLC)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储4位数据的四级单元(QLC)。在一些实施例中，存储器单元阵列110可以包括各自存储5位或更多位数据的多个存储器单元。
地址解码器120可以通过字线WL连接到存储器单元阵列110。地址解码器120可以在控制逻辑140的控制下进行操作。地址解码器120可以通过半导体存储器设备100中的输入/输出缓冲器(未示出)来接收地址。
地址解码器120可以对所接收的地址中的块地址进行解码。地址解码器120可以基于经解码的块地址来选择至少一个存储器块。另外，在编程操作期间的编程脉冲施加操作中，地址解码器120可以将由电压发生器150生成的编程电压Vpgm施加到所选择的存储器块的所选择的字线，并且可以将由电压发生器150生成的通过电压Vpass施加到其他未被选择的字线。另外，在编程验证操作中，地址解码器120可以将由电压发生器150生成的验证电压Vverify施加到所选择的存储器块的所选择的字线，并且可以将通过电压Vpass施加到其他未被选择的字线。此外，在读取操作期间的读取电压施加操作中，地址解码器120可以将由电压发生器150生成的读取电压Vread施加至所选择的存储器块的所选择的字线，并且可以将通过电压Vpass施加至其他未被选择的字线。
地址解码器120可以对所接收的地址中的列地址进行解码。地址解码器120可以将经解码的列地址传输到读/写电路130。
半导体存储器设备100的编程和读取操作可以以页面为单位来执行。在请求编程和读取操作时接收的地址可以包括块地址、行地址和列地址。地址解码器120可以基于块地址和行地址来选择一个存储器块和一个字线。列地址可以由地址解码器120解码，以被提供给读/写电路130。在本说明书中，连接到一个字线的存储器单元可以被指定为“物理页面”。
读/写电路130可以包括多个页面缓冲器PB1至PBm。读/写电路130可以在读取操作中作为“读取电路”进行操作，并且可以在写入操作中作为“写入电路”进行操作。多个页面缓冲器PB1至PBm可以通过位线BL1至BLm连接到存储器单元阵列110。
多个页面缓冲器PB1至PBm可以临时存储在编程操作中从外部设备接收的待编程数据DATA，并且可以基于临时存储的数据DATA来控制对应位线BL1至BLm的电位电平。
多个页面缓冲器PB1至PBm通过连续地向与存储器单元连接的位线提供感测电流，以便在编程验证操作中感测存储器单元的阈值电压，来基于对应存储器单元的编程状态，通过感测节点来感测电流量的变化，并且将所感测的变化锁存为感测数据。
读/写电路130可以基于从控制逻辑140输出的页面缓冲器控制信号来进行操作。
控制逻辑140可以连接到地址解码器120、读/写电路130、电压发生器150和电流感测电路160。控制逻辑140可以通过半导体存储器设备100的输入/输出缓冲器(未示出)来接收命令CMD和控制信号CTRL。控制逻辑140可以基于控制信号CTRL来控制半导体存储器设备100的整体操作。
同时，控制逻辑140可以基于从电流感测电路160接收的通过信号PASS或失败信号FAIL来确定对特定目标编程状态或所有目标编程状态的验证操作是否已通过或失败。
控制逻辑140可以控制读/写电路130和电流感测电路160，以在编程操作中正在执行设定数目的编程循环的同时跳过个体状态电流感测操作，并在执行设定数目的编程循环之后执行个体状态电流感测操作。例如，在与第一至第n编程状态相对应的编程操作中，控制逻辑140可以控制读/写电路130和电流感测电路160，以在初始m个编程循环期间，跳过与第一编程状态相对应的个体状态电流感测操作。此外，控制逻辑140可以控制读/写电路130和电流感测电路160，以在编程操作(对应于第二至第n编程状态中的每个编程状态)中，在对紧接在前的编程状态的个体状态电流感测操作被确定为通过之后的k个编程循环期间，跳过个体状态电流感测操作。例如，控制逻辑140可以控制读/写电路130和电流感测电路160，以在对第一编程状态的个体状态电流感测操作被确定为通过之后的k个编程循环期间，跳过对第二编程状态的个体状态电流感测操作；并且在对第二编程状态的个体状态电流感测操作被确定为通过之后的k个编程循环期间，跳过对第三编程状态的个体状态电流感测操作。
电压发生器150可以基于从控制逻辑140输出的控制信号，在编程操作期间的编程脉冲施加操作中生成编程电压Vpgm和通过电压Vpass，并且可以在编程验证操作中生成验证电压Vverify和通过电压Vpass。另外，电压发生器150可以在读取操作中生成读取电压Vread和通过电压Vpass。
感测电路160可以基于在电流感测操作中从控制逻辑140接收到的允许位VRY_BIT<#>来生成参考电流，并且可以通过对从在读/写电路130中所包括的页面缓冲器PB1至PBm接收的感测电压VPB与由参考电流生成的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
更具体地，电流感测电路160可以通过以下步骤来确定是否完成了与特定目标编程状态相对应的验证操作，或者是否完成了与所有目标编程状态相对应的验证操作：对基于在页面缓冲器PB1至PBm中的每个页面缓冲器中所包括的位线感测锁存器的值生成的电压与电流感测操作中由参考电流生成的参考电压进行比较。稍后将参考图6来描述在页面缓冲器PB1至PBm中的每个页面缓冲器中所包括的位线感测锁存器。
地址解码器120、读/写电路130和电压发生器150可以用作“外围电路”，该“外围电路”对存储器单元阵列110执行读取操作、编程操作和擦除操作。外围电路在控制逻辑140的控制下对存储器单元阵列110执行读取操作、编程操作和擦除操作。
图2是图示了图1所示的存储器单元阵列的一个实施例的示图。
参考图2，存储器单元阵列110可以包括多个存储器块BLK1至BLKz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底(未示出)上的多个存储器单元。多个存储器单元可以沿+X、+Y和+Z方向布置。每个存储器块的结构将参考图3和图4来更详细地描述。
图3是图示了图2所示的存储器块BLK1至BLKz中的任一存储器块BLKa的电路图。
参考图3，存储器块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在一个实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以形成为“U”形。在存储器块BLKa中，m个单元串可以沿行方向(即，+X方向)布置。图3图示了沿列方向(即，+Y方向)布置的两个单元串。然而，这是为了便于描述，并且将理解，可以在列方向上布置三个单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管式晶体管(pipe transistor)PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1到MCn可以具有彼此相似的结构。在一个实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，可以在每个单元串中提供用于提供沟道层的柱(pillar)。在一个实施例中，可以在每个单元串中提供用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一者的柱。
每个单元串的源极选择晶体管SST可以被连接在公共源极线CSL和存储器单元MC1至MCp之间。
在一个实施例中，布置在同一行上的单元串的源极选择晶体管可以被连接到在行方向上延伸的源极选择线，并且布置在不同行上的单元串的源极选择晶体管可以被连接到不同源极选择线。在图3中，第一行上的单元串CS11至CS1m的源极选择晶体管可以被连接至第一源极选择线SSL1。第二行上的单元串CS21至CS2m的源极选择晶体管可以被连接至第二源极选择线SSL2。
在另一实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同地连接至一个源极选择线。
每个单元串的第一至第n存储器单元MC1至MCn可以被连接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可以被划分为第一至第p存储器单元MC1至MCp和第(p+1)至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp可以沿+Z方向的相反方向顺序地布置，并且可以串联连接在源极选择晶体管SST和管式晶体管PT之间。第(p+1)至第n存储器单元MCp+1至MCn可以在+Z方向上顺序地布置，并且可以串联连接在管式晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp以及第(p+1)至第n存储器单元MCp+1至MCn可以通过管式晶体管PT连接。每个单元串的第一至第n存储器单元MC1至MCn的栅极电极可以分别连接至第一至第n字线WL1至WLn。
每个单元串的管式晶体管PT的栅极可以被连接至管线PL。
每个单元串的漏极选择晶体管DST可以被连接在对应位线与存储器单元MCp+1至MCn之间。沿行方向布置的单元串可以被连接至沿行方向延伸的漏极选择线。第一行上的单元串CS11至CS1m的漏极选择晶体管可以被连接至第一漏极选择线DSL1。第二行上的单元串CS21至CS2m的漏极选择晶体管可以被连接至第二漏极选择线DSL2。
沿列方向布置的单元串可以被连接至沿列方向延伸的位线。在图3中，第一列上的单元串CS11和CS21可以连接到第一位线BL1。第m列上的单元串CS1m和CS2m可以连接到第m位线BLm。
与在行方向上布置的单元串中的相同字线连接的存储器单元可以构成一个页面。例如，与在第一行上的单元串CS11至CS1m中的第一字线WL1连接的存储器单元可以构成一个页面。与在第二行上的单元串CS21至CS2m中的第一字线WL1连接的存储器单元可以构成另一页面。当漏极选择线DSL1和DSL2中的任一个漏极选择线被选择时，可以选择在一个行方向上布置的单元串。当字线WL1至WLn中的任一个字线被选择时，可以在所选择的单元串中选择一个页面。
在另一实施例中，可以提供偶数位线和奇数位线来代替第一至第m位线BL1至BLm。附加地，在行方向上布置的单元串CS11至CS1m或CS21至CS2m中的偶数编号的单元串可以分别连接至偶数位线，并且在行方向上布置的单元串CS11至CS1m或CS21m至CS2m中的奇数编号的单元串可以分别连接至奇数位线。
在一个实施例中，第一至第n存储器单元MC1至MCn中的至少一个存储器单元可以用作伪存储器单元。例如，可以提供至少一个伪存储器单元来减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。备选地，可以提供至少一个伪存储器单元来减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当伪存储器单元的数目增加时，可以改进存储器块BLKa的操作的可靠性。另一方面，存储器块BLKa的尺寸可能增加。当伪存储器单元的数目减少时，存储器块BLKa的尺寸可能减小。另一方面，存储器块BLKa的操作的可靠性可能劣化。
为了有效地控制至少一个伪存储器单元，伪存储器单元可以具有所需的阈值电压。在存储器块BLKa的擦除操作之前或之后，可以对全部或一些伪存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，伪存储器单元的阈值电压可以控制施加到与相应伪存储器单元连接的伪字线的电压，使得伪存储器单元可以具有所需的阈值电压。
图4是图示了可以在图2中示出的存储器块BLK1至BLKz中的一个存储器块的另一实施例BLKb的电路图。
参考图4，存储器块BLKb可以包括多个单元串CS11’至CS1m’和CS21’至CS2m’。多个单元串CS11’至CS1m’和CS21’至CS2m’中的每个单元串均沿+Z方向延伸。多个单元串CS11’至CS1m’和CS21’至CS2m’中的每个单元串可以包括可以堆叠在存储器块BLKb下面的衬底(未示出)上的至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST可以连接在公共源极线CSL与存储器单元MC1至MCn之间。布置在同一行上的单元串的源极选择晶体管可以连接到相同的源极选择线。布置在第一行上的单元串CS11’至CS1m’的源极选择晶体管可以连接至第一源极选择线SSL1。布置在第二行上的单元串CS21’至CS2m’的源极选择晶体管可以连接到第二源极选择线SSL2。在另一实施例中，单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可以共同地连接至一个源极选择线。
每个单元串的第一至第n存储器单元MC1至MCn可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极电极可以分别连接至第一至第n字线WL1至WLn。
每个单元串的漏极选择晶体管DST可以连接在对应位线与存储器单元MC1至MCn之间。沿行方向布置的单元串的漏极选择晶体管可以连接至沿行方向延伸的漏极选择线。第一行上的单元串CS11’至CS1m’的漏极选择晶体管可以连接至第一漏极选择线DSL1。第二行上的单元串CS21’至CS2m’的漏极选择晶体管可以连接到第二漏极选择线DSL2。
因此，除了从图4中的每个单元串中排除了管式晶体管PT之外，图4的存储器块BLKb具有与图3的存储器块BLKa的电路类似的电路。
在另一实施例中，可以提供偶数位线和奇数位线来代替第一至第m位线BL1至BLm。附加地，在行方向上布置的单元串CS11’至CS1m’或CS21’至CS2m’中的偶数编号的单元串可以分别连接至偶数位线，并且在行方向上布置的单元串CS11’至CS1m’或CS21’至CS2m’中的奇数编号的单元串可以分别连接至奇数位线。
在一个实施例中，第一至第n存储器单元MCl至MCn中的至少一个存储器单元可以用作伪存储器单元。例如，可以提供至少一个伪存储器单元来减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。备选地，可以提供至少一个伪存储器单元来减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当伪存储器单元的数目增加时，可以改进存储器块BLKb的操作的可靠性。另一方面，可能增加存储器块BLKb的尺寸。当伪存储器单元的数目减少时，存储器块BLKb的尺寸可以减小。另一方面，存储器块BLKb的操作的可靠性可能劣化。
为了有效地控制至少一个伪存储器单元，伪存储器单元可以具有所需的阈值电压。在存储器块BLKb的擦除操作之前或之后，可以对全部或一些伪存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，伪存储器单元的阈值电压控制向与相应伪存储器单元连接的伪字线施加的电压，使得伪存储器单元可以具有所需的阈值电压。
图5是图示了图1所示的存储器单元阵列110中包括的多个存储器块BLK1至BLKz中的任一存储器块BLKc的一个实施例的电路图。
参考图5，存储器块BLKc可以包括多个串CS1至CSm。多个串CS1至CSm可以分别连接至多个位线BL1至BLm。多个串CS1至CSm中的每一个可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST和存储器单元MC1至MCn中的每一个可以具有相似的结构。在一个实施例中，选择晶体管SST和DST和存储器单元MC1至MCn中的每一个可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，可以在每个单元串中提供用于提供沟道层的柱。在一个实施例中，可以在每个单元串中提供用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一者的柱。
每个单元串的源极选择晶体管SST可以连接在公共源极线CSL和存储器单元MC1至MCn之间。
每个单元串的第一至第n存储器单元MC1至MCn可以连接在源极选择晶体管SST和漏极选择晶体管DST之间。
每个单元串的漏极选择晶体管DST连接在对应位线与存储器单元MC1至MCn之间。
连接到同一字线的存储器单元可以构成一个页面。当选择漏极选择线DSL时，单元串CS1至CSm可以被选择。当选择字线WL1至WLn中的任一者时，所选择的单元串中的一个页面可以被选择。
在另一实施例中，可以提供偶数位线和奇数位线来代替第一至第m位线BL1至BLm。所布置的单元串CS1至CSm中的偶数编号的单元串可以分别连接至偶数位线，并且单元串CS1至CSm中的奇数编号的单元串可以分别连接至奇数位线。
如上所述，连接到一个字线的存储器单元可以构成一个物理页面。在图5所示的示例中，在属于存储器块BLKc的存储器单元中，连接到多个字线WL1至WLn之中的任一字线的m个存储器单元可以构成一个物理页面。
如图2至图4所示，半导体存储器设备100的存储器单元阵列110可以被配置为三维结构，但是也可以如图5所示被配置为二维结构。
图6是示意性地图示了根据本公开的一个示例性实施例的页面缓冲器131的示图。
在编程验证操作中，可以通过位线BL来感测在存储器单元中存储的数据或存储器单元的阈值电压。页面缓冲器131可以包括用于存储这种感测结果的位线感测锁存器BSLAT1314。此外，在编程脉冲施加操作中，位线感测锁存器1314可以用于确定施加到位线BL的编程允许电压或编程禁止电压。
页面缓冲器131可以包括多个数据锁存器1311、1312和1313，该多个数据锁存器1311、1312和1313用于存储在编程操作中从外部设备输入的编程数据。例如，在图6所示的实施例中，页面缓冲器131可以存储3位数据。数据锁存器LAT1 1311可以存储最高有效位(MSB)，数据锁存器LAT2 1312可以存储中央有效位(CSB)，数据锁存器LAT3 1313可以存储最低有效位(LSB)。数据锁存器1311、1312和1313可以维持所存储的编程数据，直到存储器单元被完全编程为止。
附加地，缓存锁存器CSLAT 1315可以在从位线感测锁存器1314的读取操作中接收从存储器单元读取的数据，并且通过数据输出线Data-out将所接收的数据输出到页面缓冲器131的外部设备。
同时，页面缓冲器131可以包括位线连接晶体管1316,位线连接晶体管1316用于控制位线BL到位线感测锁存器1314、数据锁存器1311、1312和1313以及缓存锁存器1315的连接。位线连接晶体管1316可以由位线连接信号PB_SENSE控制。例如，当从存储器单元读取数据时，位线连接晶体管1316可以导通，以将位线BL和位线感测锁存器1314电连接。此外，当在位线感测锁存器1314中存储的数据被传输到缓存锁存器1315时，位线连接晶体管1316可以关断。
在存储器单元的编程操作期间的编程验证操作中，表示与对应位线BL连接的存储器单元的阈值电压是否可以大于与目标状态相对应的验证电压的值可以将被存储在位线感测锁存器1314中。例如，当与位线BL连接的存储器单元的阈值电压小于与目标状态相对应的验证电压时，值“0”可以被存储在位线感测锁存器1314中。在值“0”正在被存储在位线感测锁存器1314中时，当施加编程脉冲时，编程允许电压可以被施加至位线BL。同时，在正在执行编程操作时，当与位线BL连接的存储器单元的阈值电压大于与目标状态相对应的验证电压时，值“1”可以存储在位线感测锁存器1314中。当值“1”被存储在位线感测锁存器1314中时，可以在下一编程循环中将位线感测锁存器1314的值保持为“1”，并且当施加编程脉冲时，可以将编程禁止电压施加到位线。同时，由于在与擦除状态E相对应的存储器单元的情况下不必增加阈值电压，因此页面缓冲器131的位线感测锁存器1314(可以连接至与擦除状态E相对应的存储器单元)在编程早期阶段可以具有值“1”。
因此，可以基于位线感测锁存器1314的值来确定与页面缓冲器131的位线BL连接的存储器单元是否已被编程为目标编程状态。电流感测电路160可以基于在页面缓冲器131的位线感测锁存器1314中存储的值来执行电流感测操作。因此，电流感测电路160可以确定与特定目标编程状态相对应的验证操作是否已完成、或与所有目标编程状态相对应的验证操作是否已完成。
图7是图示了根据本公开的一个实施例的控制逻辑140的框图。
参考图7，控制逻辑140可以包括编程脉冲计数器141和感测模式控制器142。编程脉冲计数器141可以通过对在编程操作期间向所选择的字线施加的编程脉冲的数目进行计数来更新第一编程脉冲计数值N_PGM_1。因此，可以确定当前执行的编程循环的数目。
编程脉冲计数器141可以通过如下操作来更新第二编程脉冲计数值N_PGM_2：对在个体状态电流感测操作的结果被确定为通过之后向所选择的字线施加的编程脉冲的数目进行计数。
即，编程脉冲计数器141可以在编程操作期间，每当编程循环被执行时就对第一编程脉冲计数值N_PGM_1进行计数和更新，并且可以通过对在个体状态电流感测操作的结果(与被确定为通过的第一编程状态相对应)之后施加到所选择的字线的编程脉冲的数目进行计数来更新第二编程脉冲计数值N_PGM_2。附加地，编程脉冲计数器141可以通过对在个体状态电流感测操作的结果(与被确定为通过的第二编程状态相对应)之后施加到所选择的字线的编程脉冲的数目重新计数来更新第二编程脉冲计数值N_PGM_2，并且可以通过对在个体状态电流感测操作的结果(与被确定为通过的第三编程状态相对应)之后施加到所选择的字线的编程脉冲的数目重新计数来更新第二编程脉冲计数值N_PGM_2。即，编程脉冲计数器141可以通过对在个体状态电流感测操作的结果(与第一至第(n-1)编程状态中的每一个相对应)之后施加到所选择的字线的编程脉冲的数目重新计数来更新第二编程脉冲计数值N_PGM_2。因此，可以确定在每个个体状态电流感测操作的结果被确定为通过之后执行的编程循环的数目。
编程脉冲计数器141可以将第一编程脉冲计数值N_PGM_1和第二编程脉冲计数值N_PGM_2传送到感测模式控制器143。感测模式控制器143可以基于所接收的第一编程脉冲计数值N_PGM_1或所接收的第二编程脉冲计数值N_PGM_2来生成电流感测模式信号CSC_MD。更具体地，感测模式控制器143可以通过将所接收的第一编程脉冲计数值N_PGM_1与预先确定的第一阈值进行比较来生成当前感测模式控制信号CSC_MD。而且，感测模式控制器143可以通过将所接收的第二编程脉冲计数值N_PGM_2与预先确定的第二阈值进行比较来生成当前感测模式控制信号CSC_MD。为此，感测模式控制器143可以包括存储装置(例如，存储第一阈值和第二阈值的寄存器)。
例如，当第一编程脉冲计数值N_PGM_1小于第一阈值时，感测模式控制器143可以生成允许与第一编程状态相对应的个体状态电流感测操作被跳过的电流感测模式信号CSC_MD，并且将电流感测模式信号CSC_MD传送到电流感测电路160。而且，当第一编程脉冲计数值N_PGM_1等于或大于第一阈值时，感测模式控制器143可以生成允许执行与第一编程状态相对应的个体状态电流感测操作的电流感测模式信号CSC_MD，并且将电流感测模式信号CSC_MD传送到电流感测电路160。
当第二编程脉冲计数值N_PGM_2小于第二阈值时，感测模式控制器143可以生成允许与第二至第n编程状态中的任一个编程状态相对应的个体状态电流感测操作被跳过的电流感测模式信号CSC_MD，并且将电流感测模式信号CSC_MD传送到电流感测电路160。而且，当第二编程脉冲计数值N_PGM_2等于或大于第二阈值时，感测模式控制器143可以生成允许执行与第二至第n编程状态中的任一个编程状态相对应的个体状态电流感测操作的电流感测模式信号CSC_MD，并且可以将电流感测模式信号CSC_MD传送到电流感测电路160。
电流感测模式信号CSC_MD可以被传送到如图1所示的电流感测电路160。电流感测电路160可以基于电流感测模式信号CSC_MD来执行个体状态电流感测操作。
图8是图示了图7所示的感测模式控制器143的框图。
参考图8，感测模式控制器143可以包括第一寄存器143A、第二寄存器143B和比较器143C。
第一寄存器143A可以存储第一阈值SET1，并且将在对第一编程状态的编程操作期间在验证操作中存储的第一阈值SET1输出到比较器143C。
第二寄存器143B可以存储第二阈值SET2，并且将在对第二至第n编程状态的编程操作期间在验证操作中存储的第二阈值SET2输出到比较器143C。
比较器143C可以基于从编程脉冲计数器(图7所示的141)接收的第一编程脉冲计数值N_PGM_1或第二编程脉冲计数值N_PGM_2来生成并输出电流感测模式信号CSC_MD。
更具体地，比较器143C可以通过在第一编程状态下的编程操作中对第一编程脉冲计数值N_PGM_1和第一阈值SET1进行比较来生成并输出电流感测模式信号CSC_MD。例如，当第一编程脉冲计数值N_PGM_1小于第一阈值SET1时，比较器143C可以生成并输出允许与第一编程状态相对应的个体状态电流感测操作被跳过的电流感测模式信号CSC_MD。
此外，比较器143C可以通过在第二至第n编程状态下的编程操作中对第二编程脉冲计数值N_PGM_2和第二阈值SET2进行比较来生成并输出电流感测模式信号CSC_MD。例如，当第二编程脉冲计数值N_PGM_2小于第二阈值SET2时，比较器143C可以生成并输出允许与第二至第n编程状态中的每一个编程状态相对应的个体状态电流感测操作被跳过的电流感测模式信号CSC_MD。
图9是图示了三级单元的编程状态的示图。
参考图9，三级单元(TLC)具有与一个擦除状态E和七个编程状态P1至P7分别对应的阈值电压状态。擦除状态E和第一至第七编程状态P1至P7可以具有对应位码。根据需要，各种位码可以被提供给擦除状态E和第一至第七编程状态P1至P7。
可以基于第一至第七读取电压R1至R7来区分阈值电压状态。附加地，第一至第七验证电压VR1至VR7可以用于确定与每个编程状态相对应的存储器单元是否已被完全编程。
例如，第二验证电压VR2可以被施加到字线，以验证在所选择的物理页面中包括的存储器单元中与第二编程状态相对应的存储器单元。与第二编程状态P2相对应的存储器单元可以通过图6所示的数据锁存器1311、1312和1313来区分。例如，当与第二编程状态相对应的位码是“101”时，连接到页面缓冲器(其中“1”、“0”和“1”的值可以分别存储在数据锁存器1311、1312和1313中)的存储器单元可以是待被编程为第二编程状态P2的存储器单元。在待被编程为第二编程状态P2的存储器单元中，其中位线感测锁存器1314的值为“0”的存储器单元可以是尚未被编程为第二编程状态P2的存储器单元，并且位线感测锁存器1314的值为“1”的存储器单元可以是已被完全编程为第二编程状态P2的存储器单元。
通过将第二验证电压VR2施加到字线并执行位线BL感测，当存储器单元的阈值小于第二验证电压VR2时，位线感测锁存器1314的值可以保持“0”。同时，当存储器单元的阈值大于第二验证电压VR2时，位线感测锁存器1314的值可以变为“1”。当位线感测锁存器1314的值变为“1”时，可以在下一编程循环中将编程禁止电压施加到与对应存储器单元连接的位线BL。因此，即使当编程脉冲被施加到字线时，对应存储器单元的阈值电压也可能不再增加。
如上所述，可以对待被编程为第二编程状态P2的存储器单元单独执行改变与第二验证电压VR2相对应的位线感测锁存器1314的值的操作。可以由如图1所示的电流感测电路160来执行待被编程为第二编程状态P2的存储器单元是否已被完全编程(即，确定验证通过/失败)。
在图1所示的示例中，电流感测电路160可以通过将参考电压与感测电压VPB进行比较来确定验证通过或验证失败，该参考电压基于与待被编程为第二编程状态P2的存储器单元的数目相对应的参考电流，该感测电压VPB基于在待被编程为第二编程状态P2的存储器单元中的具有比验证电压VR2大的阈值电压的存储器单元的数目相对应的感测电流。即，电流感测电路160可以通过将感测电压VPB与参考值进行比较来针对第二编程状态P2确定验证通过或验证失败，该感测电压VPB基于待被编程为第二编程状态P2的存储器单元中在位线感测锁存器BSLAT中存储的值为1的存储器单元的数目而被确定。
如上所述，电流感测电路160可以针对特定编程状态(例如，P2)来执行验证通过/失败的确定。在下文中，贯穿本说明书，针对多个编程状态中的特定编程状态确定验证通过/失败的操作将被称为“个体状态电流感测操作”。在个体状态电流感测操作中，可以确定待被编程为特定编程状态的存储器单元是否已被完全编程。
另一方面，针对全部编程状态P1至P7确定验证通过/失败的操作将被称为“整体状态电流感测操作”。在整体状态电流感测操作中，可以通过将参考电压与感测电压进行比较来确定整体编程操作是否已完成，该参考电压与在所选择的物理页面中包括的存储器单元的总数相对应，该感测电压与在所选择的物理页面中包括的存储器单元中已被完全编程的存储器单元(包括与擦除状态相对应的存储器单元)的数目相对应。即，在整体状态电流感测操作中，相对于第二目标编程状态P2的验证通过或验证失败可以通过将感测电压VPB与参考电压进行比较来确定，感测电压VPB基于在所选择的物理页面中包括的全部存储器单元中在位线感测锁存器BSLAT中存储的值为“1”的存储器单元的数目而被确定。
尽管可以在图9中图示了三级单元的目标编程状态，但是这仅是例示性的，并且在半导体存储器设备中包括的多个存储器单元中的每一个存储器单元可以是多层单元(MLC)。在另一实施例中，在半导体存储器设备中包括的多个存储器单元中的每一个存储器单元可以是四级单元(QLC)。
图10是图示了根据本公开的一个实施例的基于个体状态电流感测操作的编程操作的示图。
参考图9和图10，图示了对第一至第七编程状态P1至P7执行编程操作的一个实施例。在编程操作中，可以顺序地执行与第一至第七编程状态P1至P7相对应的多个编程循环LOOP1至LOOP16。例如，编程循环LOOP1至LOOP5可以对应于第一编程状态P1，并且编程循环LOOP6至LOOP9可以对应于第二编程状态P2。附加地，编程循环LOOP10至LOOP12可以对应于第三状态P3，编程循环LOOP13可以对应于第六编程状态P6，并且编程循环LOOP14至LOOP16可以对应于第七编程状态P7。尽管在图10中未图示与第四和第五编程状态P4和P5相对应的编程循环，但是，为了便于描述，未图示一些编程循环，并且与第四和第五编程状态P4和P5相对应的编程循环可以基本上设置在编程循环LOOP12和编程循环LOOP13之间并在其之间执行。
编程循环LOOP1至LOOP16中的每一个可以包括编程脉冲施加操作和至少一个验证操作，并且某些编程循环(例如，LOOP1和LOOP2、LOOP6、LOOP10和LOOP14)的个体状态电流感测操作可以被跳过。
这将在下文中更详细地描述。
在对第一编程状态P1的编程操作中的初始m(m为大于1的正整数)个编程循环期间，可以跳过个体状态电流感测操作，在多个编程状态P1至P7中，第一编程状态P1的阈值电压分布为最低。例如，在本公开的实施例中，可以在可以初始执行的两个编程循环LOOP1和LOOP2的每一个编程循环中跳过个体状态电流感测操作。第一编程脉冲VP1的施加操作和使用与第一编程状态相对应的验证电压VR1的验证操作可以在编程循环LOOP1中执行，并且第二编程脉冲VP2的施加操作和使用验证电压VR1的验证操作可以在编程循环LOOP2中执行。在编程循环LOOP3至LOOP5中的每一个编程循环中，可以执行与第一编程状态P1相对应的编程脉冲施加操作、验证操作和个体状态电流感测操作。在编程循环LOOP3中，可以执行第三编程脉冲VP3的施加操作、使用与第一编程状态相对应的验证电压VR1的验证操作以及与第一编程状态P1相对应的个体状态电流感测操作。当与第一编程状态P1相对应的个体状态电流感测操作被确定为失败CSC-FAIL时，第四编程脉冲VP4的施加操作、使用与第二编程状态P2相对应的验证电压VR1和验证电压VR2的验证操作以及与第一编程状态P1相对应的个体状态电流感测操作可以在下一编程循环LOOP4中执行。当与第一编程状态P1相对应的个体状态电流感测操作被确定为失败CSC1-FAIL时，第五编程脉冲VP5的施加操作、使用验证电压VR1和验证电压VR2的验证操作以及与第一编程状态P1相对应的个体状态电流感测操作可以在下一编程循环LOOP5中执行。当与第一编程状态P1相对应的个体状态电流感测操作被确定为通过CSC1-PASS时，可以确定与待被编程为第一编程状态P1的存储器单元相对应的编程操作和相对于下一编程状态(例如，第二编程状态P2)的编程循环LOOP6至LOOP9可以被执行。
在编程循环(与除了多个编程状态P1至P7之中阈值电压分布最低的第一编程状态P1之外的其他编程状态P2至P7中的，在编程操作期间已完成了先前编程操作的编程状态相对应)之后的初始k(k是大于1的正整数)个编程循环期间，可以跳过个体状态电流感测操作。例如，可以在执行编程循环(与其他编程状态P2至P7中的，在编程操作期间已完成先前编程操作的编程状态相对应)之后的一个编程循环中跳过个体状态电流感测操作。
例如，在与第二编程状态相对应的多个编程循环LOOP6至LOOP9中，其中与第一编程状态P1相对应的个体状态电流感测操作被确定为通过CSC1-PASS的编程循环LOOP5被执行之后，与第二编程状态相对应的个体状态电流感测操作可以不在一个编程循环LOOP6中被执行，并且与第二编程状态相对应的个体状态电流感测操作在其他编程循环LOOP7至LOOP9中被执行。第六编程脉冲VP6的施加操作以及使用第二验证电压VR2和第三编程状态的验证操作可以在编程循环LOOP6上执行。随后，编程脉冲施加操作、验证操作以及与第二编程状态P2相对应的个体状态电流感测操作可以在编程循环LOOP7至LOOP9中的每一个编程循环中被执行。第七编程脉冲VP7的施加操作、使用验证电压VR2和验证电压VR3的验证操作以及与第二编程状态P2相对应的个体状态电流感测操作可以在编程循环LOOP7中执行。当与第二编程状态P2相对应的个体状态电流感测操作被确定为失败CSC2-FAIL时，第八编程脉冲VP8的施加操作、使用验证电压VR2和验证电压VR3的验证操作以及与第二编程状态P2相对应的个体状态电流感测操作可以在下一编程循环LOOP8中执行。当与第二编程状态P2相对应的个体状态电流感测操作被确定为失败CSC2-FAIL时，第九编程脉冲VP9的施加操作、使用验证电压VR2和验证电压VR3的验证操作以及与第二编程状态P2相对应的个体状态电流感测操作可以在下一编程循环LOOP9中执行。当与第二编程状态P2相对应的个体状态电流感测操作被确定为通过CSC2-PASS时，确定与待被编程为第二编程状态P2的存储器单元相对应的编程操作已完成，并且可以针对下一编程状态(例如，第三编程状态P3)来执行编程循环LOOP10至LOOP12。
例如，在与第三编程状态相对应的多个编程循环LOOP10至LOOP12之中，在其中与第二编程状态P2相对应的个体状态电流感测操作被确定为通过CSC2-PASS的编程循环LOOP9被执行之后，个体状态电流感测操作可以不在一个编程循环LOOP10中被执行，并且与第三编程状态相对应的个体状态电流感测操作在其他编程循环LOOP11至LOOP12中执行。第十编程脉冲VP10的施加操作和使用验证电压VR3、与第四编程状态相对应的验证电压VR4以及与第五编程状态相对应的验证电压VR5的验证操作可以在编程循环LOOP10中执行。随后，编程脉冲的施加操作、验证操作以及与第三编程状态P3相对应的个体状态电流感测操作可以在编程循环LOOP11和LOOP12中的每一个编程循环中被执行。第十一编程脉冲VP11的施加操作、使用验证电压VR3、验证电压VR4和验证电压VR5的验证操作以及与第三编程状态P3相对应的个体状态电流感测操作可以在编程循环LOOP11中被执行。当与第三编程状态P3相对应的个体状态电流感测操作被确定为失败CSC3-FAIL时，第十二编程脉冲VP12的施加操作、使用验证电压VR3、验证电压VR4和验证电压VR5的验证操作以及与第三编程状态P3相对应的个体状态电流感测操作可以在下一编程循环LOOP12中执行。当与第三编程状态P3相对应的个体状态电流感测操作被确定为通过CSC3-PASS时，可以确定与待被编程为第三编程状态P3的存储器单元相对应的编程操作已完成，并且可以执行关于下一编程状态(例如，第四编程状态P4)的编程循环。
第十六编程脉冲V16的施加操作、使用与第六编程状态P6相对应的验证电压VR6、与第七编程状态P7相对应的验证电压VR7的验证操作以及与第六编程状态P6相对应的个体状态电流感测操作可以在与第六编程状态P6相对应的编程循环13中执行。当与第六编程状态P6相对应的个体状态电流感测操作被确定为通过CSC6-PASS时，可以确定与待执行为第六编程状态P6的存储器单元相对应的编程操作已完成，并且可以执行关于下一编程状态(例如，第七编程状态P7)的编程循环。
例如，在与第七编程状态相对应的多个编程循环LOOP14至LOOP16之中，其中与第六编程状态P6相对应的个体状态电流感测操作被确定为通过CSC6-PASS的编程循环LOOP13被执行之后，与第七编程状态相对应的个体状态电流感测操作可以不在一个编程循环LOOP14中执行，并且与第七编程状态相对应的个体状态电流感测操作在其他编程循环LOOP15至LOOP16中被执行。第十四编程脉冲VP14的施加操作和使用与第七编程状态P7相对应的验证电压的验证操作可以在编程循环LOOP14中执行。随后，编程脉冲施加操作、验证操作和与第七编程状态P7相对应的个体状态电流感测操作可以在编程循环LOOP15和LOOP16中的每一个编程循环中执行。第十五编程脉冲VP15的施加操作、使用验证电压VR7的验证操作以及与第七编程状态P7相对应的个体状态电流感测操作可以在编程循环LOOP15中执行。当与第七编程状态P7相对应的个体状态电流感测操作被确定为失败CSC7-FAIL时，第十六编程脉冲VP16的施加操作、使用验证电压VR7的验证操作以及与第七编程状态P7相对应的个体状态电流感测操作可以在下一编程循环LOOP16中执行。当与第七编程状态P7相对应的个体状态电流感测操作被确定为通过CSC7-PASS时，可以确定与待被编程为第七编程状态P7的存储器单元相对应的编程操作已完成。
当确定对第七编程状态P7的编程操作已完成时，可以执行整体状态电流感测操作CSC-ALL，该整体状态电流感测操作CSC-ALL确定对所有编程状态P1至P7的编程操作是否已完成。
当整体状态电流感测操作CSC-ALL被确定为失败时，可以在执行附加编程脉冲施加操作之后，重新执行整体状态电流感测操作CSC-ALL。
当至少一个编程循环要在每个编程状态中被执行时，可以完成对多个编程状态中的每一个编程状态的编程操作。因此，当在与每个编程状态相对应的多个编程循环中的初始编程循环中执行个体状态电流感测操作时，很可能发生故障。因此，在本公开的实施例中，在与每个编程状态相对应的多个编程循环中的初始编程循环中，个体状态电流感测操作被跳过，使得可以减少由于个体状态电流感测操作引起的电流消耗。
图11和图12是图示了根据本公开的一个实施例的用于操作半导体存储器设备的方法的流程图。
下面将参考图1、图7、图8、图9、图11和图12来描述该方法。
在本公开的实施例中，如下情况将作为一个示例进行描述：其中多个存储器单元可以被编程为多个编程状态P1至P7，并且对多个编程状态P1至P7的编程操作可以顺序地被执行。
在步骤S1010中，可以通过将编程脉冲施加到所选择的字线来增加与施加了编程允许电压的位线连接的存储器单元的阈值电压，以执行编程操作。例如，读/写电路130的多个页面缓冲器PB1至PBm临时存储从外部设备接收的待编程数据DATA，并基于临时存储的数据DATA来控制对应位线BL1至BLm的电位电平。电压发生器150生成编程电压Vpgm和通过电压Vpass。编程电压Vpgm可以是图10中所示的第一编程脉冲VP1。地址解码器120可以将编程电压Vpgm施加到所选择的字线，并且可以将通过电压Vpass施加到未被选择的字线。第一编程脉冲VP1可以是增量步进脉冲编程(ISPP)方法的起始编程脉冲。编程脉冲计数器141通过对所施加的编程脉冲的数目进行计数来更新第一编程脉冲计数值N_PGM_1。
在步骤S1020中，电压发生器150生成验证电压Vverify和通过电压Vpass。验证电压Vverify可以是图10所示的验证电压VR1。地址解码器120可以将验证电压Vverify施加到所选择的字线，并且可以将通过电压Vpass施加到未被选择的字线。读/写电路130的多个页面缓冲器PB1至PBm基于对应位线BL1至BLm的电流量来执行验证操作。当连接到对应位线的存储器单元已被完全编程时，多个页面缓冲器PB1至PBm基于验证操作的结果，将编程禁止电压施加到对应位线，并且当连接到对应位线的存储器单元尚未被完全编程时，多个页面缓冲器PB1至PBm可以基于验证操作的结果，将编程允许电压施加到对应位线。
在步骤S1030中，感测模式控制器143通过将从编程脉冲计数器141接收的第一编程脉冲计数值N_PGM_1与第一阈值进行比较来生成电流感测模式控制信号CSC_MD。
例如，当第一编程脉冲计数值N_PGM_1小于第一阈值(否)时，电流感测电路160基于感测模式控制信号CSC_MD而跳过与第一编程状态相对应的个体状态电流感测操作。在步骤S1040中，控制逻辑1040设置下一编程脉冲来执行下一编程循环。下一编程脉冲可以是从刚刚施加的编程脉冲增加了步进电压的新的编程脉冲。
例如，当第一编程脉冲计数值N_PGM_1等于或大于第一阈值(是)时，在步骤S1050中，电流感测电路160基于感测模式控制信号CSC_MD而对第一编程状态执行个体状态电流感测操作。例如，电流感测电路160可以基于在对第一编程状态的个体状态电流感测操作中从控制逻辑140接收的允许位VRY_BIT<#>来生成参考电流，并通过将由参考电流生成的参考电压与从在读/写电路130中包括的页面缓冲器PB1至PBm接收的感测电压VPB进行比较来输出通过信号PASS或失败信号FAIL。更具体地，电流感测电路160可以通过将感测电压VPB与参考电压进行比较来生成并输出通过信号PASS或失败信号FAIL，该感测电压VPB基于多个页缓冲器PB1至PBm中的、与第一编程状态相对应的、数据要在其中被编程的页面缓冲器中的每个页面缓冲器的位线感测锁存器1314的值而被生成，该参考电压由对第一编程状态的个体状态电流感测操作中的参考电流生成。
在步骤S1060中，控制逻辑140通过从电流感测电路160接收通过信号PASS或失败信号FAIL来确定与第一编程状态相对应的验证操作是否已经通过或失败。例如，当从电流感测电路160接收失败信号FAIL时(失败)，半导体存储器设备从步骤S1040重新执行上述步骤。
当从电流感测电路160接收通过信号PASS时(通过)，控制逻辑140确定与第一编程状态相对应的验证操作已通过。因此，在步骤S1070中，控制逻辑1040对与下一编程循环相对应的下一编程脉冲以及与下一编程状态相对应的验证电压进行设置。
在步骤S1080中，可以通过将新设置的编程脉冲施加到所选择的字线来增加与施加了编程允许电压的位线连接的存储器单元的阈值电压。电压发生器150生成新设置的编程脉冲和通过电压Vpass。地址解码器120可以将由电压发生器150生成的编程脉冲施加到所选择的字线，并且可以将通过电压Vpass施加到未被选择的字线。编程脉冲计数器141可以通过对在上述步骤S1060中确定验证操作已通过之后施加的编程脉冲的数目进行计数来更新第二编程脉冲计数值N_PGM_2。
在步骤S1090中，电压发生器150生成至少一个新设置的验证电压和通过电压Vpass。地址解码器120可以将验证电压施加到所选择的字线，并且可以将通过电压Vpass施加到未被选择的字线。读/写电路130的多个页面缓冲器PB1至PBm基于对应位线BL1至BLm的电流量来执行验证操作。当连接到对应位线的存储器单元已被完全编程时，多个页面缓冲器PB1至PBm基于验证操作的结果，将编程禁止电压施加到对应位线，并且当连接到对应位线的存储器单元尚未被完全编程时，多个页面缓冲器PB1至PBm可以基于验证操作的结果，将编程允许电压施加到对应位线。
在步骤S1100中，感测模式控制器1430通过将从编程脉冲计数器141接收的第二编程脉冲计数值N_PGM_2与第二阈值进行比较来生成电流感测模式控制信号CSC_MD。在一个示例中，第二阈值可以对应于一到四倍。
例如，当第二编程脉冲计数值N_PGM_2小于第二阈值时(否)，电流感测电路160基于感测模式控制信号CSC_MD，跳过与第二至第七编程状态中的目标编程状态相对应的个体状态电流感测操作。在步骤S1110中，控制逻辑1040设置下一编程脉冲来执行下一编程循环。下一编程脉冲可以是从刚刚施加的编程脉冲增加了步进电压的新的编程脉冲。
例如，当第二编程脉冲计数值N_PGM_2等于或大于第二阈值时(是)，在步骤S1120中，电流感测电路160基于感测模式控制信号CSC_MD，执行与第二至第七编程状态中的目标编程状态相对应的个体状态电流感测操作。例如，电流感测电路160可以基于在对目标编程状态的个体状态电流感测操作中从控制逻辑140接收的允许位VRY_BIT<#>来生成参考电流，并通过将参考电压与感测电压VPB进行比较来输出与目标编程状态相对应的通过信号PASS或失败信号FAIL，该参考电压由参考电流生成，该感测电压VPB从在读/写电路130中包括的页面缓冲器PB1至PBm被接收。更具体地，电流感测电路160可以通过将感测电压VPB与参考电压进行比较来生成并输出通过信号PASS或失败信号FAIL，该感测电压VPB基于多个页缓冲器PB1至PBm中的、与第一编程状态相对应的、数据待在其中被编程的每个页面缓冲器中的每个页面缓冲器的位线感测锁存器1314的值而被生成，该参考电压由对第二编程状态的个体状态电流感测操作中的参考电流生成。
在步骤S1130中，控制逻辑140通过从电流感测电路160接收通过信号PASS或失败信号FAIL来确定与目标编程状态相对应的验证操作是通过还是失败。例如，当从电流感测电路160接收失败信号FAIL时(失败)，半导体存储器设备从步骤S1110重新执行上述步骤。
当从电流感测电路160接收通过信号PASS时(通过)，在步骤S1140中，控制逻辑140可以检查从步骤S1120到目前为止已执行的个体状态电流感测操作是否是对最后编程状态(例如，P7)的个体状态电流感测操作。例如，当确定到目前为止尚未对最后编程状态(例如，P7)执行个体状态电流感测操作时(否)，半导体存储器设备从步骤S1070重新执行上述步骤。
当确定在步骤S1120中已对最后编程状态(例如，P7)执行个体状态电流感测操作时(是)，在步骤S1150中，电流感测电路160执行整体状态电流感测操作。例如，电流感测电路160可以基于在整体状态电流感测操作中从控制逻辑140接收的允许位VRY_BIT<#>来生成参考电流，并且通过对由参考电流生成的参考电压与从在读/写电路130中包括的页面缓冲器PB1至PBm接收的感测电压VPB进行比较来输出与目标编程状态相对应的通过信号PASS或失败信号FAIL。更具体地，电流感测电路160可以通过将感测电压VPB与由参考电流生成的参考电压进行比较来生成并输出通过信号PASS或失败信号FAIL，该感测电压VPB基于在对第一至第七编程状态的电流感测操作中的每个页面缓冲器PB1至PBm的位线感测锁存器1314的值而被生成。
在步骤S1160中，控制逻辑140通过从电流感测电路160接收通过信号PASS或失败信号FAIL来确定与所有编程状态相对应的验证操作是通过还是失败。例如，当从电流感测电路160接收失败信号FAIL时(失败)，在步骤S1170中，可以向所选择的字线施加新的编程脉冲，并且然后半导体存储器设备从步骤S1150重新执行上述步骤。
当从电流感测电路160接收通过信号PASS时(通过)，可以结束对与所选择的字线相对应的页面的编程操作。
图13是图示了具有图1所示的半导体存储器设备的存储器系统的一个实施例1000的框图。
参考图13，存储器系统1000可以包括半导体存储器设备100和控制器1100。半导体存储器设备100可以是参考图1描述的半导体存储器设备100。在下文中，将省略重复的描述。
控制器1100可以连接到主机Host和半导体存储器设备100。控制器1100基于来自主机Host的请求访问半导体存储器设备100。例如，控制器1100控制半导体存储器设备100的读取、写入、擦除和后台操作。控制器1100提供半导体存储器设备100与主机Host之间的接口。控制器1100驱动固件来控制半导体存储器设备100。
控制器1100可以包括随机存取存储器(RAM)1110、处理单元1120、主机接口1130、存储器接口1140和纠错块1150。RAM 1110可以用作以下中的至少一者：处理单元1120的工作存储器、半导体存储器设备100与主机Host之间的高速缓存存储器以及半导体存储器设备100与主机Host之间的缓冲存储器。处理单元1120控制控制器1100的整体操作。此外，控制器1100可以临时存储在写入操作中从主机Host提供的编程数据。
主机接口1130可以包括用于在主机Host和控制器1100之间交换数据的协议。在一个示例性实施例中，控制器1100通过各种接口协议(例如，通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-Express(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子(IDE)协议和私有协议)中的至少一种接口协议与主机Host通信。
存储器接口1140与半导体存储器设备100接合。例如，存储器接口1140可以包括NAND接口或NOR接口。
纠错块1150通过使用纠错码(ECC)来检测并纠正从半导体存储器设备100接收的数据的错误。处理单元1120可以基于纠错块1150的错误检测结果来调整读取电压，并且控制半导体存储器设备100执行重新读取。在一个示例性实施例中，纠错块1150可以被提供为控制器1100的组件。
控制器1100和半导体存储器设备100可以被集成到一个半导体设备中。在一个示例性实施例中，控制器1100和半导体存储器设备100可以被集成到一个半导体设备中，以构成存储器卡。例如，控制器1100和半导体存储器设备100可以被集成到一个半导体设备中，以构成存储器卡(例如，PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、存储器棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS))。
控制器1100和半导体存储器设备100可以被集成到一个半导体设备中，以构成半导体驱动装置(固态驱动装置(SSD))。半导体驱动装置SSD可以包括被配置为将数据存储在半导体存储器中的存储设备。如果存储器系统1000被用作半导体驱动装置SSD，则可以显著改进与存储器系统1000连接的主机Host的操作速度。
作为另一示例，可以将存储器系统1000提供为电子设备(例如，计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、Web平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、3维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发射/接收信息的设备、构成家庭网络的各种电子设备之一、构成计算机网络的各种电子设备之一、构成远程信息处理网络的各种电子设备之一、RFID设备或构成计算系统的各种组件之一)的各种组件之一。
在一个示例性实施例中，半导体存储器设备100或存储器系统1000可以以各种形式封装。例如，可以以诸如叠层封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、Waffle封装式管芯、晶圆形式的管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、缩小小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆叠封装(WSP)的方式来封装半导体存储器设备100或存储器系统1000。
图14是图示了图13所示的存储器系统的应用示例的框图。
参考图14，存储器系统2000可以包括半导体存储器设备2100和控制器2200。半导体存储器设备2100可以包括多个半导体存储器芯片。多个半导体存储器芯片可以被划分为多个组。
在图14中，图示了其中多个组分别通过第一至第k信道CH1至CHk来与控制器2200通信的情况。每个半导体存储器芯片可以与参考图1描述的半导体存储器设备100相同地配置和操作。
每个组通过一个公共信道与控制器2200通信。控制器2200可以与参考图13描述的控制器1100相同地配置。控制器2200通过多个信道CH1至CHk来控制半导体存储器设备2100的多个存储器芯片。
图15是图示了具有参考图14描述的存储器系统的计算系统的框图。
参考图15，计算系统3000可以包括中央处理单元3100、RAM3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
存储器系统2000可以通过系统总线3500电连接到中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理单元3100处理的数据可以存储在存储器系统2000中。
在图15中，图示了其中半导体存储器设备2100通过控制器2200连接到系统总线3500的情况。然而，半导体存储器设备2100可以直接连接到系统总线3500。控制器2200的功能可以由中央处理单元3100和RAM 3200执行。
在图15中，图示了其中提供参考图14描述的存储器系统2000的情况。然而，存储器系统2000可以由参考图13描述的存储器系统1000代替。在一个示例性实施例中，计算系统3000可以包括参考图13至图14描述的存储器系统1000和2000两者。
根据本公开，在半导体存储器设备的编程操作中的设置编程循环期间，可以跳过个体状态电流感测操作，使得可以防止电流消耗。
尽管已参考本公开的某些示例性实施例示出和描述了本公开，但是本领域技术人员将理解，可以在不脱离如所附权利要求书及其等同物所限定的本公开的精神和范围的情况下，在形式和细节上进行各种改变。因此，本公开的范围不应当限于上述示例性实施例，而不仅应当由所附权利要求书而且还应当由其等同物确定。
在上述实施例中，可以选择性地执行所有步骤或者可以省略部分步骤。在每个实施例中，步骤不一定按照所描述的顺序执行，并且可以重新布置。在本说明书和附图中公开的实施例仅是示例，以促进对本公开的理解，并且本公开不限于此。即，对于本领域技术人员显而易见的是，可以基于本公开的技术范围进行各种修改。
同时，已在附图和说明书中描述了本公开的示例性实施例。尽管此处使用了特定术语，但是这些仅是为了解释本公开的实施例。因此，本公开不限于上述实施例，并且在本公开的精神和范围内可以有许多变化。对于本领域技术人员应显而易见的是，除了本文公开的实施例之外，还可以基于本公开的技术范围进行各种修改。

Claims (21)

1.一种半导体存储器设备，包括：
存储器单元阵列，具有多个存储器单元，所述多个存储器单元被编程为多个编程状态；
外围电路，被配置为：通过多个编程循环，对所述多个存储器单元中的所选择的存储器单元执行编程操作；
电流感测电路，被配置为：通过对所述存储器单元中的所述所选择的存储器单元执行个体状态电流感测操作，确定所述多个编程状态中的每个编程状态的验证结果；以及
控制逻辑，被配置为：基于多个编程循环中的、被执行的编程循环的数目，控制所述电流感测电路，以执行所述个体状态电流感测操作。
2.根据权利要求1所述的半导体存储器设备，其中所述控制逻辑：
通过控制所述外围电路，控制所述多个编程循环顺序地被执行，以及
控制所述电流感测电路，以在所述多个编程循环中的初始m个编程循环正在被执行时，跳过所述个体状态电流感测操作，其中m是大于1的正整数。
3.根据权利要求1所述的半导体存储器设备，其中所述控制逻辑：
控制与所述多个编程状态相对应的所述多个编程循环顺序地被执行；
控制所述外围电路，以在对所述多个编程状态中的第一编程状态的编程操作中，执行所述多个编程循环中的、与所述第一编程状态相对应的编程循环，以及
控制所述电流感测电路，以在与所述第一编程状态相对应的所述编程循环中的初始m个编程循环期间，跳过与所述第一编程状态相对应的所述个体状态电流感测操作。
4.根据权利要求3所述的半导体存储器设备，其中所述控制逻辑控制所述电流感测电路，以从与所述第一编程状态相对应的所述编程循环中的第m+1个编程循环，执行与所述第一编程状态相对应的所述个体状态电流感测操作。
5.根据权利要求3所述的半导体存储器设备，其中所述控制逻辑：
控制所述外围电路，以对所述多个编程状态中的第二编程状态至第n编程状态顺序地执行编程操作，
控制外围电路，以在与所述第二编程状态至所述第n编程状态中的任一个编程状态相对应的编程操作中，顺序地执行所述多个编程循环中的、与所述一个编程状态相对应的编程循环，以及
控制所述电流感测电路，以在与所述一个编程状态相对应的所述编程循环中的初始k个编程循环期间，跳过与所述一个编程状态相对应的所述个体状态电流感测操作，其中k是大于1的正整数。
6.根据权利要求5所述的半导体存储器设备，其中所述控制逻辑控制所述电流感测电路，以从与所述一个编程状态相对应的所述编程循环中的第k+1个编程循环，执行与所述一个编程状态相对应的所述个体状态电流感测操作。
7.根据权利要求1所述的半导体存储器设备，其中所述外围电路包括多个页面缓冲器，所述多个页面缓冲器被连接到所述存储器单元阵列的位线，并且
其中所述多个页面缓冲器在验证操作中向所述位线提供感测电流，以感测所述所选择的存储器单元的阈值电压，感测所述位线的电流量，并且然后将所感测的电流量锁存为感测数据，并通过使用经锁存的所述感测数据来生成感测电压。
8.根据权利要求7所述的半导体存储器设备，其中所述电流感测电路基于在所述个体状态电流感测操作中从所述控制逻辑接收的允许位，生成参考电压，并且通过将所述参考电压和所述感测电压进行比较，生成通过信号或失败信号。
9.根据权利要求8所述的半导体存储器设备，其中所述控制逻辑基于所述通过信号或所述失败信号，确定与所述多个编程状态中的每个编程状态相对应的所述验证操作是否已完成。
10.根据权利要求1所述的半导体存储器设备，其中所述控制逻辑包括：
编程脉冲计数器，被配置为：通过对在与所述多个编程状态中的每个编程状态相对应的编程操作中编程脉冲被施加到所述所选择的字线的次数进行计数，生成与所述多个编程状态中的每个编程状态相对应的编程脉冲计数值，以及
感测模式控制器，被配置为：基于所述编程脉冲计数值，生成用于确定所述电流感测电路的感测模式的电流感测控制信号。
11.根据权利要求10所述的半导体存储器设备，其中所述电流感测电路基于所述电流感测控制信号，执行所述个体状态电流感测操作、或跳过所述个体状态电流感测操作。
12.一种半导体存储器设备，包括：
存储器单元阵列，具有多个存储器单元，所述多个存储器单元被编程为第一编程状态至第n编程状态，其中n为大于2的正整数；
外围电路，被配置为：通过多个编程循环对所述多个存储器单元中的所选择的存储器单元执行编程操作；
电流感测电路，被配置为：对所述存储器单元中的所述所选择的存储器单元执行与所述第一编程状态至所述第n编程状态分别对应的个体状态电流感测操作；以及
控制逻辑，被配置为：控制所述外围电路，以执行所述编程操作，并且控制所述电流感测电路，以在所述多个编程循环中的初始m个编程循环期间，跳过与所述第一编程状态相对应的所述个体状态电流感测操作，其中m是大于1的正整数。
13.根据权利要求12所述的半导体存储器设备，其中所述控制逻辑：
控制所述外围电路，以在所述编程操作中，顺序地执行与所述第一编程状态至所述第n编程状态相对应的所述多个编程循环，
控制所述外围电路，以在所述编程操作期间，在与第二编程状态至所述第n编程状态中的任一个编程状态相对应的编程操作中，顺序地执行所述多个编程循环中的、与所述一个编程状态相对应的编程循环，以及
控制所述电流感测电路，以在与所述一个编程状态相对应的所述编程循环中的初始k个编程循环期间，跳过与所述一个编程状态相对应的所述个体状态电流感测操作，其中k是大于1的正整数。
14.根据权利要求12所述的半导体存储器设备，其中所述外围电路包括多个页面缓冲器，所述多个页面缓冲器被连接到所述存储器单元阵列的位线，
其中所述多个页面缓冲器向所述位线提供感测电流，以在所述编程操作期间的验证操作中，感测所述所选择的存储器单元的阈值电压，感测所述位线的电流量，并且然后将所感测的电流量锁存为感测数据，并通过使用经锁存的所述感测数据来生成感测电压。
15.根据权利要求14所述的半导体存储器设备，其中所述电流感测电路基于在所述个体状态电流感测操作中从所述控制逻辑接收的允许位生成参考电压，并且通过对所述参考电压和所述感测电压进行比较，生成通过信号或失败信号。
16.根据权利要求15所述的半导体存储器设备，其中所述控制逻辑基于所述通过信号或所述失败信号，确定与所述第一编程状态至所述第n编程状态中的每个编程状态相对应的所述验证操作是否已完成。
17.根据权利要求12所述的半导体存储器设备，其中所述控制逻辑包括：
编程脉冲计数器，被配置为：通过对在与所述第一编程状态至所述第n编程状态中的每个编程状态相对应的编程操作中编程脉冲被施加到所述所选择的字线的次数进行计数，生成与所述多个编程状态中的每个编程状态相对应的编程脉冲计数值，以及
感测模式控制器，被配置为：基于所述编程脉冲计数值，生成电流感测控制信号，以确定所述电流感测电路的感测模式。
18.根据权利要求17所述的半导体存储器设备，其中所述电流感测电路基于所述电流感测控制信号，执行所述个体状态电流感测操作、或跳过所述个体状态电流感测操作。
19.一种用于操作半导体存储器设备的方法，所述方法包括：
执行第一编程操作，所述第一编程操作与多个编程状态中的第一编程状态相对应；以及
在所述第一编程操作被完成之后，执行第二编程操作，所述第二编程操作与第二编程状态相对应，所述第二编程状态的阈值电压分布高于所述第一编程状态的阈值电压分布，
其中多个第一编程循环在所述第一编程操作中顺序地被执行，
其中所述多个第一编程循环中的初始m个编程循环中的每个编程循环包括编程脉冲施加操作和验证操作，m为大于1的正整数，并且
其中所述多个第一编程循环中的第m+1个编程循环至最后一个编程循环中的每个编程循环包括所述编程脉冲施加操作、所述验证操作、以及与所述第一编程状态相对应的个体状态电流感测操作。
20.根据权利要求19所述的方法，其中在所述初始m个编程循环中的每个编程循环中，与所述第一编程状态相对应的所述个体状态电流感测操作被跳过。
21.根据权利要求19所述的方法，其中在所述第二编程操作中，多个第二编程循环顺序地被执行，
其中所述多个第二编程循环中的初始k个编程循环中的每个编程循环包括所述编程脉冲施加操作和所述验证操作，k为大于1的正整数，并且
其中所述多个第二编程循环中的第k+1个编程循环至最后一个编程循环中的每个编程循环包括所述编程脉冲施加操作、所述验证操作、以及与所述第二编程状态相对应的个体状态电流感测操作。
CN202010928277.6A 2020-03-03 2020-09-07 半导体存储器设备及其操作方法 Pending CN113345504A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200026687A KR20210111584A (ko) 2020-03-03 2020-03-03 반도체 메모리 장치 및 그 동작 방법
KR10-2020-0026687 2020-03-03

Publications (1)

Publication Number Publication Date
CN113345504A true CN113345504A (zh) 2021-09-03

Family

ID=77467519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010928277.6A Pending CN113345504A (zh) 2020-03-03 2020-09-07 半导体存储器设备及其操作方法

Country Status (3)

Country Link
US (1) US11508434B2 (zh)
KR (1) KR20210111584A (zh)
CN (1) CN113345504A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923019B2 (en) * 2022-02-14 2024-03-05 Sandisk Technologies Llc Data retention reliability
US20240038315A1 (en) * 2022-07-26 2024-02-01 Sandisk Technologies Llc Early detection of programming failure for non-volatile memory

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090016104A1 (en) * 2007-07-09 2009-01-15 Kim Moo-Sung Nonvolatile semiconductor memory device and programming method thereof
US20100061148A1 (en) * 2008-09-08 2010-03-11 Yukio Komatsu Semiconductor memory device and data write method thereof
CN102067233A (zh) * 2008-06-12 2011-05-18 桑迪士克公司 使用索引编程和减少的验证的非易失性存储器和方法
US20110161571A1 (en) * 2009-12-28 2011-06-30 Samsung Electronics Co., Ltd. Flash memory device and method of programming flash memory device
US20110194353A1 (en) * 2010-02-08 2011-08-11 Samsung Electronics Co., Ltd Method of programming memory cells for a non-volatile memory device
CN102157204A (zh) * 2010-02-11 2011-08-17 三星电子株式会社 使用自适应编程验证方案的闪速存储器件和相关操作方法
CN102292775A (zh) * 2008-12-11 2011-12-21 桑迪士克公司 存储器的适应性擦除和软编程
CN102725798A (zh) * 2009-11-25 2012-10-10 桑迪士克技术有限公司 使用数量减少的验证操作来编程非易失性存储器
US20130163331A1 (en) * 2011-12-22 2013-06-27 SK Hynix Inc. Semiconductor memory device and operating method thereof
US20180277222A1 (en) * 2017-03-27 2018-09-27 Toshiba Memory Corporation Semiconductor memory device
CN109754827A (zh) * 2017-11-03 2019-05-14 爱思开海力士有限公司 半导体存储器装置及其操作方法
CN109817265A (zh) * 2017-11-20 2019-05-28 爱思开海力士有限公司 半导体存储装置及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120087537A (ko) 2011-01-28 2012-08-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 동작 방법
KR20130037059A (ko) * 2011-10-05 2013-04-15 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 동작 방법
KR20160075064A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102634434B1 (ko) * 2018-12-24 2024-02-06 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090016104A1 (en) * 2007-07-09 2009-01-15 Kim Moo-Sung Nonvolatile semiconductor memory device and programming method thereof
CN102067233A (zh) * 2008-06-12 2011-05-18 桑迪士克公司 使用索引编程和减少的验证的非易失性存储器和方法
US20100061148A1 (en) * 2008-09-08 2010-03-11 Yukio Komatsu Semiconductor memory device and data write method thereof
CN102292775A (zh) * 2008-12-11 2011-12-21 桑迪士克公司 存储器的适应性擦除和软编程
CN102725798A (zh) * 2009-11-25 2012-10-10 桑迪士克技术有限公司 使用数量减少的验证操作来编程非易失性存储器
US20110161571A1 (en) * 2009-12-28 2011-06-30 Samsung Electronics Co., Ltd. Flash memory device and method of programming flash memory device
US20110194353A1 (en) * 2010-02-08 2011-08-11 Samsung Electronics Co., Ltd Method of programming memory cells for a non-volatile memory device
CN102157204A (zh) * 2010-02-11 2011-08-17 三星电子株式会社 使用自适应编程验证方案的闪速存储器件和相关操作方法
US20130163331A1 (en) * 2011-12-22 2013-06-27 SK Hynix Inc. Semiconductor memory device and operating method thereof
US20180277222A1 (en) * 2017-03-27 2018-09-27 Toshiba Memory Corporation Semiconductor memory device
CN109754827A (zh) * 2017-11-03 2019-05-14 爱思开海力士有限公司 半导体存储器装置及其操作方法
CN109817265A (zh) * 2017-11-20 2019-05-28 爱思开海力士有限公司 半导体存储装置及其操作方法

Also Published As

Publication number Publication date
US20210280241A1 (en) 2021-09-09
US11508434B2 (en) 2022-11-22
KR20210111584A (ko) 2021-09-13

Similar Documents

Publication Publication Date Title
CN109935267B (zh) 半导体存储器装置及其操作方法
CN111354407B (zh) 半导体存储器装置及其操作方法
US10573378B2 (en) Methods of programming memory devices
CN108694977B (zh) 储存装置及其操作方法
CN109817265B (zh) 半导体存储装置及其操作方法
CN109308931B (zh) 存储装置及其操作方法
CN110197693B (zh) 半导体存储器装置和与操作半导体存储器装置有关的方法
CN111312320B (zh) 半导体存储装置及其操作方法
CN113470719A (zh) 半导体存储器装置、控制器、存储器系统及其操作方法
CN113345504A (zh) 半导体存储器设备及其操作方法
CN110534148B (zh) 半导体存储器装置及操作该半导体存储器装置的方法
KR20190111608A (ko) 반도체 메모리 장치 및 그 동작 방법
KR102528274B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
CN112786093B (zh) 半导体存储器装置及其操作方法
US11423986B2 (en) Semiconductor memory device and method of operating the semiconductor memory device
US11961571B2 (en) Semiconductor memory device detecting program failure, and method of operating the same
US11594291B2 (en) Semiconductor memory device and method of operating the same
CN114360614A (zh) 半导体存储器装置及其操作方法
CN113689894A (zh) 半导体存储器装置以及操作该半导体存储器装置的方法
CN116543821A (zh) 半导体存储器设备以及半导体存储器设备的操作方法
CN115083489A (zh) 控制半导体存储器装置的控制器及操作控制器的方法
CN115410632A (zh) 半导体存储器设备和操作半导体存储器设备的方法
CN114974371A (zh) 半导体存储器设备、控制器及其操作方法
CN114464221A (zh) 半导体存储器设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination