CN116543821A - 半导体存储器设备以及半导体存储器设备的操作方法 - Google Patents

半导体存储器设备以及半导体存储器设备的操作方法 Download PDF

Info

Publication number
CN116543821A
CN116543821A CN202210986328.XA CN202210986328A CN116543821A CN 116543821 A CN116543821 A CN 116543821A CN 202210986328 A CN202210986328 A CN 202210986328A CN 116543821 A CN116543821 A CN 116543821A
Authority
CN
China
Prior art keywords
voltage
programming
program
cycle
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210986328.XA
Other languages
English (en)
Inventor
崔恩惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN116543821A publication Critical patent/CN116543821A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本公开的实施例涉及半导体存储器设备以及半导体存储器设备的操作方法。半导体存储器设备包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列包括多个存储器单元。外围电路对多个存储器单元之中的被选择的存储器单元执行编程操作。控制逻辑控制外围电路的编程操作。控制逻辑在第一编程时段期间，控制外围电路通过使用基于第一阶跃电压确定的第一编程电压来对被选择的存储器单元执行编程操作，并且在第一编程时段之后的第二编程时段期间，控制外围电路通过使用基于与第一阶跃电压不同的第二阶跃电压确定的第二编程电压来对被选择的存储器单元执行编程操作。

Description

半导体存储器设备以及半导体存储器设备的操作方法
相关申请的交叉引用
本申请要求于2022年1月26日在韩国知识产权局提交的韩国专利申请号10-2022-0011443的优先权，其全部公开内容通过引用并入本文。
技术领域
本公开总体上涉及电子设备，并且更具体地涉及半导体存储器设备和半导体存储器设备的操作方法。
背景技术
存储器设备可以被形成为其中串被水平地布置到半导体衬底的二维结构，或者被形成为其中串被竖直地布置到半导体衬底的三维结构。三维存储器设备是被设计用于克服二维半导体存储器设备的集成度限制的半导体存储器设备，并且可以包括竖直地堆叠在半导体衬底之上的多个存储器单元。
发明内容
根据本公开的一个实施例，提供了一种半导体存储器设备，其包括：包括多个存储器单元的存储器单元阵列；外围电路，其被配置为对多个存储器单元之中的被选择的存储器单元执行编程操作；以及控制逻辑，其被配置为控制外围电路的编程操作，其中控制逻辑在第一编程时段期间，控制外围电路通过使用基于第一阶跃电压确定的第一编程电压来对被选择的存储器单元执行编程操作，并且在第一编程时段之后的第二编程时段期间，控制外围电路通过使用基于与第一阶跃电压不同的第二阶跃电压确定的第二编程电压来对被选择的存储器单元执行编程操作。
根据本公开的一个实施例，提供了一种操作半导体存储器设备的方法，方法包括多个编程循环，其中多个编程循环之中的至少一些编程循环包括：基于当前编程循环数来确定阶跃电压，以及基于阶跃电压来确定编程电压；将编程电压施加到被选择的存储器单元；以及对被选择的存储器单元执行验证操作。
附图说明
以下将参考附图来描述实施例的示例；然而，它们可以以不同的形式体现，并且不应被解释为限于本文中阐述的实施例。
在附图中，为了例示清楚，尺寸可能被夸大。应当理解，当一个元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相同的附图标记始终指代相同的元件。
图1是图示了根据本公开的一个实施例的半导体存储器设备的框图。
图2是图示了图1所示的存储器单元阵列的实施例的示图。
图3是图示了图1所示的存储器单元阵列的另一实施例的示图。
图4是图示了图1所示的存储器单元阵列的又一实施例的示图。
图5是图示了图1所示的存储器单元阵列的又一实施例的示图。
图6是图示了当阈值电压窗口被加宽来提高读取裕度时，存储器单元的阈值电压分布的曲线图。
图7是图示了当如参考图6描述的阈值电压窗口被加宽时，增量阶跃脉冲编程中每个编程循环的编程电压变化的曲线图。
图8是图示了当如参考图7描述的初始编程电压降低时，编程速度降低的现象的曲线图。
图9是图示了根据本公开的一个实施例的半导体存储器设备的操作方法的曲线图。
图10是图示了当如参考图9所述在编程初始阶段阶跃电压增加时，编程速度提高的曲线图。
图11是图示了根据本公开的一个实施例的半导体存储器设备的操作方法的一个方面的流程图。
图12是图示了根据本公开的一个实施例的半导体存储器设备的操作方法的另一方面的流程图。
图13是图示了图12所示的步骤S210的一个实施例的流程图。
图14是图示了根据本公开的一个实施例的确定在图13所示的步骤S213中指定的第一电压的方法的示图。
图15是图示了根据本公开的一个实施例的确定在图13所示的步骤S213中指定的第一电压的实施例的流程图。
图16是图示了在图13所示的步骤S213中确定阶跃电压的方法的示图。
图17是图示了在图13所示的步骤S213中确定阶跃电压的实施例的流程图。
图18是图示了包括图1所示的半导体存储器设备的存储器系统的框图。
图19是图示了图18所示的存储器系统的应用示例的框图。
图20是图示了包括参考图19描述的存储器系统的计算系统的框图。
具体实施方式
本文中所公开的具体结构或功能描述仅是说明性的以用于描述根据本公开的概念的实施例的目的。根据本公开的概念的实施例可以以各种形式来实现，并且不能被解释为限于本文中阐述的实施例。
实施例提供了具有提高的编程速度的半导体存储器设备和半导体存储器设备的操作方法。
图1是图示了根据本公开的一个实施例的半导体存储器设备的框图。
参考图1，半导体存储器设备100可以包括存储器单元阵列110、地址解码器120、读/写电路130、控制逻辑140和电压生成器150。控制逻辑140可以被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑140可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
存储器单元阵列110包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz通过字线WL连接到地址解码器120。多个存储器块BLK1至BLKz通过位线BL1至BLm连接到读/写电路130。多个存储器块BLK1至BLKz中的每个存储器块包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元，并且被配置为具有垂直沟道结构的非易失性存储器单元。存储器单元阵列110可以被配置为具有二维结构的存储器单元阵列。在一些实施例中，存储器单元阵列110可以被配置为具有三维结构的存储器单元阵列。同时，在存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以存储至少1位数据。在一个实施例中，在存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储1位数据的单级单元(SLC)。在另一实施例中，在存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储2位数据的多级单元(MLC)。在又一实施例中，在存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储3位数据的三级单元(TLC)。在又一实施例中，在存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储4位数据的四级单元(QLC)。在一些实施例中，存储器单元阵列110可以包括各自存储5位或更多位数据的多个存储器单元。
地址解码器120、读/写电路130和电压生成器150作为用于驱动存储器单元阵列110的外围电路操作。地址解码器120通过字线WL而被连接到存储器单元阵列110。地址解码器120在控制逻辑140的控制下操作。地址解码器120通过半导体存储器设备100中的输入/输出缓冲器(未示出)接收地址。
地址解码器120对所接收的地址中的块地址进行解码。地址解码器120根据经解码的块地址来选择至少一个存储器块。此外，在读取操作期间的读取电压施加操作中，地址解码器120将由电压生成器150生成的读取电压Vread施加到被选择的存储器块的被选择的字线，并且将由电压生成器150生成的通过电压Vpass施加到其他未被选择的字线。此外，在编程验证操作中，地址解码器120将由电压生成器150生成的验证电压施加到被选择的存储器块的被选择的字线，并且将通过电压Vpass施加到其他未被选择的字线。
地址解码器120对所接收的地址中的列地址进行解码。地址解码器120将经解码的列地址传输到读/写电路130。
半导体存储器设备100的读取和编程操作以页为单位来执行。响应于针对读取和编程操作的请求而接收的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址来选择一个存储器块和一个字线。列地址由地址解码器120解码，以被提供给读/写电路130。
地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。
读/写电路130包括多个页缓冲器PB1至PBm。读/写电路130可以在读取操作中作为“读取电路”进行操作，并且在写入操作中作为“写入电路”进行操作。多个页缓冲器PB1至PBm通过位线BL1至BLm而被连接到存储器单元阵列110。为了在读取操作或编程验证操作中感测存储器单元的阈值电压，多个页缓冲器PB1至PBm在向与存储器单元连接的位线连续地供应感测电流的同时通过感测节点来感测根据对应存储器单元的编程状态流动的电流量的变化，并且将所感测的电流量变化锁存为感测数据。读/写电路130响应于从控制逻辑140输出的页缓冲器控制信号而操作。
在读取操作中，读/写电路130通过感测存储器单元的数据来临时存储所读取的数据，并且然后将数据DATA输出到半导体存储器设备100的输入/输出缓冲器(未示出)。在一个实施例中，例如，除页缓冲器(或页寄存器)之外，读/写电路130还可以包括列选择电路等。
控制逻辑140被连接到地址解码器120、读/写电路130和电压生成器150。控制逻辑140通过半导体存储器设备100的输入/输出缓冲器(未示出)来接收命令CMD和控制信号CTRL。控制逻辑140响应于控制信号CTRL来控制半导体存储器设备100的常规操作。此外，控制逻辑140输出控制信号来调整多个页缓冲器PB1至PBm的感测节点预充电电位电平。控制逻辑140可以控制读/写电路130来执行存储器单元阵列110的读取操作。
根据本公开的各种实施例的半导体存储器设备和半导体存储器设备的操作方法，由于施加到位线的编程电压根据存储器单元的位置来调整，因此存储器单元的编程速度之间的差可以被缩小，并且因此半导体存储器设备100的编程速度可以被提高。稍后将参考图6至图16来描述根据依据本公开的实施例的半导体存储器设备和半导体存储器设备的操作方法对施加到位线的编程电压的调整。
响应于从控制逻辑140输出的控制信号，电压生成器150在读取操作中生成读取电压Vread和通过电压Vpass。为了生成具有各种电压电平的多个电压，电压生成器150可以包括用于接收内部电源电压的多个泵浦电容器，并且通过在控制逻辑140的控制下选择性地激活多个泵浦电容器来生成多个电压。
图2是图示了图1所示的存储器单元阵列的实施例的示图。
参考图2，存储器单元阵列110可以包括多个存储器块BLK1至BLKz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底(未示出)上的多个存储器单元。多个存储器单元可以沿+X、+Y和+Z方向布置。每个存储器块的结构将参考图3和图4更详细地描述。
图3是图示了图1所示的存储器单元阵列的另一实施例的示图。
参考图3，在存储器单元阵列110_1中包括的第一至第z存储器块BLK1至BLKz被共同连接到第一至第m位线BL1至BLm。在图3中，为了便于描述，图示了多个存储器块BLK1至BLKz之中的第一存储器块BLK1中包括的部件，并且省略了其他存储器块BLK2至BLKz中的每个存储器块中包括的部件。应当理解，其他存储器块BLK2至BLKz中的每个存储器块被配置为与第一存储器块BLK1相同。
第一存储器块BLK1可以包括多个单元串CS1_1至CS1_m。第一至第m单元串CS1_1至CS1_m被分别连接到第一至第m位线BL1至BLm。
第一至第m单元串CS1_1至CS1_m中的每个单元串包括漏极选择晶体管DST、串联连接的多个存储器单元MC1至MCn以及源极选择晶体管SST。漏极选择晶体管DST被连接到漏极选择线DSL1。第一至第n存储器单元MC1至MCn被分别连接到第一至第n字线WL1至WLn。源极选择晶体管SST被连接到源极选择线SSL1。漏极选择晶体管DST的漏极侧被连接到对应位线。第一至第m单元串CS1_1至CS1_m的漏极选择晶体管被分别连接到第一至第m位线BL1至BLm。源极选择晶体管SST的源极侧被连接到公共源极线CSL。在一个实施例中，公共源极线CSL可以被共同连接到第一至第z存储器块BLK1至BLKz。
漏极选择线DSLl、第一至第n字线WLl至WLn和源极选择线SSL1由地址解码器120控制。公共源极线CSL可以由控制逻辑140控制。第一至第m位线BL1至BLm由读/写电路130控制。
如图3所示，根据本公开的实施例的半导体存储器设备100的存储器单元阵列110可以被配置为具有二维结构的存储器单元阵列110_1。然而，在一些实施例中，半导体存储器设备100的存储器单元阵列110可以被配置为具有三维结构的存储器单元阵列。稍后将参考图4和图5来描述具有三维结构的存储器单元阵列。
图4是图示了图1所示的存储器单元阵列110的又一实施例110_2的示图。
参考图4，存储器单元阵列110_2包括多个存储器块BLK1至BLKz。在图4中，为了便于描述，图示了第一存储器块BLK1的内部配置，并且省略了其他存储器块BLK2至BLKz的内部配置。应当理解，第二至第z存储器块BLK2至BLKz与第一存储器块BLK1类似地配置。
参考图4，第一存储器块BLK1可以包括多个单元串CS11至CS1m和CS21至CS2m。在一个实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以形成为“U”形。在第一存储器块BLK1中，m个单元串沿行方向(即，+X方向)布置。尽管在图4中图示了沿列方向(即，+Y方向)布置的两个单元串的情况，但是这是为了描述方便，并且应当理解，可以在列方向上布置三个单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道(pipe)晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此相似的结构。在一个实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一者可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，可以在每个单元串中提供用于提供沟道层的柱(pillar)。在一个实施例中，用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一者的柱可以被提供在每个单元串中。
每个单元串的源极选择晶体管SST被连接在公共源极线CSL和存储器单元MC1至MCp之间。
在一个实施例中，在同一行上布置的单元串的源极选择晶体管被连接到沿行方向延伸的源极选择线，并且在不同行上布置的单元串的源极选择晶体管被连接到不同的源极选择线。在图4中，第一行上的单元串CS11至CS1m的源极选择晶体管被连接到第一源极选择线SSL1。第二行上的单元串CS21至CS2m的源极选择晶体管被连接到第二源极选择线SSL2。
在另一实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以被共同连接到一个源极选择线。
每个单元串的第一至第n存储器单元MC1至MCn被连接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可以被划分为第一至第p存储器单元MC1至MCp以及第(p+1)至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp在+Z方向的相反方向上顺序地布置，并且串联连接在源极选择晶体管SST和管道晶体管PT之间。第(p+1)至第n存储器单元MCp+1至MCn在+Z方向上顺序地布置，并且串联连接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第(p+1)至第n存储器单元MCp+1至MCn通过管道晶体管PT连接。每个单元串的第一至第n存储器单元MC1至MCn的栅极被分别连接到第一至第n字线WL1至WLn。
每个单元串的管道晶体管PT的栅极被连接到管道线PL。
每个单元串的漏极选择晶体管DST被连接在对应的位线和存储器单元MCp+1至MCn之间。沿行方向布置的单元串被连接到沿行方向延伸的漏极选择线。第一行上的单元串CS11至CS1m的漏极选择晶体管被连接到第一漏极选择线DSL1。第二行上的单元串CS21至CS2m的漏极选择晶体管被连接到第二漏极选择线DSL2。
在列方向上布置的单元串被连接到在列方向上延伸的位线。在图4中，第一列上的单元串CS11和CS21被连接到第一位线BL1。第m列上的单元串CS1m和CS2m被连接到第m位线BLm。
在沿行方向布置的单元串中，与同一字线连接的存储器单元构成一个页。例如，在第一行上的单元串CS11至CS1m中，与第一字线WL1连接的存储器单元构成一个页。在第二行上的单元串CS21至CS2m中，与第一字线WL1连接的存储器单元构成另一页。当漏极选择线DSL1和DSL2的任一者被选择时，沿一个行方向布置的单元串可以被选择。当字线WL1至WLn中的任一者被选择时，可以在被选择的单元串中选择一个页。
图5是图示了图1所示的存储器单元阵列110的又一实施例110_3的示图。
参考图5，存储器单元阵列110_3包括多个存储器块BLK1’至BLKz’。在图4中，为了描述方便，图示了第一存储器块BLK1’的内部配置，而省略了其他存储器块BLK2’至BLKz’的内部配置。应当理解，第二至第z存储器块BLK2’至BLKz’被配置为类似于第一存储器块BLK1’。
第一存储器块BLK1’可以包括多个单元串CS11’至CS1m’和CS21’至CS2m’。多个单元串CS11’至CS1m’和CS21’至CS2m’中的每个单元串在+Z方向上延伸。在第一存储器块BLK1’中，m个单元串沿+X方向布置。尽管在图5中图示了沿+Y方向布置的两个单元串的情况，但是这是为了描述方便，并且应当理解，可以在列方向上布置三个单元串。
多个单元串CS11’至CS1m’和CS21’至CS2m’中的每个单元串包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST被连接在公共源极线CSL和存储器单元MC1至MCn之间。在同一行上布置的单元串的源极选择晶体管被连接到同一源极选择线。在第一行上布置的单元串CS11’至CS1m’的源极选择晶体管被连接到第一源极选择线SSL1。在第二行上布置的单元串CS21’至CS2m’的源极选择晶体管被连接到第二源极选择线SSL2。在另一实施例中，单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可以被共同连接到一个源极选择线。
每个单元串的第一至第n存储器单元MC1至MCn被串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极被分别连接到第一至第n字线WL1至WLn。
每个单元串的漏极选择晶体管DST被连接在对应的位线和存储器单元MC1至MCn之间。沿行方向布置的单元串的漏极选择晶体管被连接到沿行方向延伸的漏极选择线。在第一行上的单元串CS11’至CS1m’的漏极选择晶体管被连接到第一漏极选择线DSL1。在第二行上的单元串CS21’至CS2m’的漏极选择晶体管被连接到第二漏极选择线DSL2。
因此，图5中所示的存储器块BLK1’的电路类似于图4所示的存储器块BLK1的电路，不同之处在于从图5所示的每个单元串中去除了管道晶体管PT。
图6是图示了当阈值电压窗口被加宽来例如提高读取裕度时，存储器单元的阈值电压分布的曲线图。
参考图6，图示了在第一窗口VW1中包括的存储器单元的阈值电压分布和在第二窗口VW2中包括的存储器单元的阈值电压分布。更具体地，图6中所示的上图图示了在第一窗口VW1中包括的存储器单元的阈值电压分布。参考图6所示的上图，第一窗口VW1具有在第一下限电压VLL1和第一上限电压VUL1之间的范围。存储器单元的阈值电压被分布在第一窗口VW1的电压范围内。在图6中，与擦除状态E和第一至第七编程状态PV1至PV7相对应的三级单元(TCL)的阈值电压被分布在第一窗口VW1中。然而，这仅是例示性的，并且第一窗口对应于单级单元(SLC)、多级单元(MLC)、四级单元(QLC)等的阈值电压分布也可以被考虑。
随着存储器单元的制造工艺被改进，并且在每个存储器单元中存储的位数增加，在一个实施例中，确保读取裕度来提高半导体存储器设备100的可靠性是很重要的。读取裕度可以表示擦除状态E与第一至第七编程状态PV1至PV7之间的间隔。为了确保读取裕度，与存储器单元的阈值电压进行分布的范围相对应的窗口可以被扩展。
图6中示出的下图图示了在第二窗口VW2中包括的存储器单元的阈值电压分布。参考图6所示的下图，图示了具有比第一窗口VW1的范围宽的范围的第二窗口VW2。第二窗口VW2具有在第二下限电压VLL2和第二上限电压VUL2之间的范围。在一个实施例中，第二下限电压VLL2可以低于第一下限电压VLL1。此外，在一个实施例中，第二上限电压VUL2可以高于第一上限电压VUL1。参考图6所示的下图，存储器单元的阈值电压被分布在第二窗口VW2的电压范围内。也就是说，与擦除状态E’和第一至第七编程状态PV1’至PV7’相对应的三级单元(TLC)的阈值电压被分布在第二窗口VW2中。
如图6所示，当存储器单元的阈值电压分布范围从第一窗口VW1扩展至第二窗口VW2时，擦除状态E’与第一至第七编程状态PV1’至PV7’之间的间隔增加。因此，在一个实施例中，读取裕度增加，并且半导体存储器设备的可靠性被提高。
图7是图示了当如参考图6描述的阈值电压窗口被加宽时，增量阶跃脉冲编程中每个编程循环的编程电压变化的曲线图。
参考图7中所示的上图，图示了在与第一窗口VW1相对应的增量阶跃脉冲编程(ISPP)中施加到被选择的存储器单元的编程和验证电压。使用ISPP的编程操作包括多个编程循环，并且每个编程循环包括编程阶段和验证阶段。编程阶段是其中编程电压被施加到与被选择的存储器单元连接的字线的阶段。编程通过电压被施加到未被选择的字线。通过编程阶段，至少一些存储器单元的阈值电压可以增加。验证阶段是其中验证电压被施加到与被选择的存储器单元连接的字线的阶段。验证通过电压被施加到未被选择的字线。通过验证阶段，确定至少一些被选择的存储器单元的阈值电压是否高于验证电压。
参考图7中所示的上图，第一编程电压Vp1被施加到与被选择的存储器单元连接的字线，即，第一编程循环的编程阶段中的被选择的字线。第一编程电压Vp1的幅度对应于编程起始电压VS1。在第一编程电压Vp1被施加到被选择的字线之后，验证电压Vr在第一编程循环的验证阶段被施加到被选择的存储器单元。
随后，在第二编程循环的编程阶段，第二编程电压Vp2被施加到被选择的字线。第二编程电压Vp2的幅度变为比第一编程电压Vp1高阶跃电压ΔV的值。在第二编程电压Vp2被施加到被选择的字线之后，验证电压Vr在第二编程循环的验证阶段被施加到被选择的存储器单元。
随后，在第三编程循环的编程阶段，第三编程电压Vp3被施加到被选择的字线。第三编程电压Vp3的幅度变为比第二编程电压Vp2高阶跃电压ΔV的值。在第三编程电压Vp3被施加到被选择的字线之后，验证电压Vr在第三编程循环的验证阶段被施加到被选择的存储器单元。
以这种方式，编程循环可以被重复，直到被选择的存储器单元被完全编程。在图7中，仅10个编程循环被图示以用于示例。同时，尽管在图7中图示了其中在验证阶段中施加到被选择的字线的验证电压Vr具有相同幅度的情况，但是这仅是例示性的。具有不同幅度和不同数目的验证电压可以根据编程循环被施加到被选择的字线。
现在，参考图7中所示的下图，图示了在与第二窗口VW2相对应的增量阶跃脉冲编程(ISPP)中施加到被选择的存储器单元的编程和验证电压。参考图7所示的下图，第一编程电压Vp1’被施加到与被选择的存储器单元连接的字线，即，第一编程循环的编程阶段中的被选择的字线。第一编程电压Vp1’的幅度对应于编程起始电压VS2。在第一编程电压Vp1’被施加到被选择的字线之后，验证电压Vr在第一编程循环的验证阶段被施加到被选择的存储器单元。
随后，在第二编程循环的编程阶段，第二编程电压Vp2’被施加到被选择的字线。第二编程电压Vp2’的幅度变为比第一编程电压Vp1’高阶跃电压ΔV的值。在第二编程电压Vp2’被施加到被选择的字线之后，验证电压Vr在第二编程循环的验证阶段被施加到被选择的存储器单元。
随后，在第三编程循环的编程阶段，第三编程电压Vp3’被施加到被选择的字线。第三编程电压Vp3’的幅度变为比第二编程电压Vp2’高阶跃电压ΔV的值。在第三编程电压Vp3’被施加到被选择的字线之后，验证电压Vr在第三编程循环的验证阶段被施加到被选择的存储器单元。
参考图6，由于与第二窗口VW2相对应的第二下限电压VLL2低于与第一窗口VW1相对应的第一下限电压VLL1，所以与第二窗口VW2相对应的编程起始电压VS2也可以低于与第一窗口VW1相对应的编程起始电压VS1。因此，在与第二窗口VW2相对应的ISPP中，在初始阶段的一些编程电压(例如，Vp1’至Vp7’)的幅度可能低于与第一窗口VW1相对应的ISPP的编程起始电压VS1。也就是说，在一个实施例中，当阈值电压分布的窗口被加宽来提高读取裕度时，随着编程起始电压的降低，ISPP的初始编程电压属于相对较低的范围。在相对低的范围内的编程电压使存储器单元的阈值电压相对较低地增加。结果，在一个实施例中，为了编程完成而执行的编程循环的数目增加，这导致编程速度整体降低。在下文中，这将参考图8来详细描述。
图8是图示了当如参考图7描述的初始编程电压(即，编程起始电压)降低时，编程速度降低的现象的曲线图。
图8所示的曲线图的水平轴表示在每个编程循环中施加的编程电压(即，编程偏压)的幅度，并且图8所示的曲线图的竖直轴表示根据每个编程电压的施加的存储器单元的阈值电压Vth。在图8中，在与第一窗口VW1相对应的ISSP方法中存储器单元的阈值电压相对于编程电压的变化由圆形指示，并且在与第二窗口VW2相对应的ISSP方法中存储器单元的阈值电压相对于编程电压的变化由三角形表示。
如参考图7所述，在与第一窗口VW1相对应的ISSP方法中，第一编程电压Vp1具有与编程起始电压VS1相对应的电压值。第二编程电压Vp2具有比第一编程电压Vp1高阶跃电压ΔV的电压值。第三编程电压Vp3也具有比第二编程电压Vp2高阶跃电压ΔV的电压值。为了明确这一点，图8中所示的水平轴上指示的刻度间隔对应于阶跃电压ΔV的电压值。
仅参考图8中所示的圆形符号，图示了在与第一窗口VW1相对应的ISSP方法中在第一至第八编程循环期间存储器单元的阈值电压的变化。存储器单元在初始阶段的阈值电压具有在第一下限电压VLL1附近的值。随着第一编程电压Vp1被施加到存储器单元，存储器单元的阈值电压将增加为略高于第一下限电压VLL1的值。
如图8所示，由于在与第一窗口VW1相对应的ISSP方法中，第一编程电压Vp1对应于相对较高的编程起始电压VS1，所以当编程电压增加了阶跃电压ΔV时，存储器单元的阈值电压移动的宽度相对较宽。也就是说，由于对于每个编程循环，存储器单元的阈值电压的宽度相对增加，因此仅通过较少数目的编程循环，存储器单元的阈值电压就可以达到目标电压VTRG。在图8中，图示了在与第一窗口VW1相对应的ISSP方法中，存储器单元的阈值电压通过8个编程循环达到目标电压VTRG。
同时，仅参考图8中所示的三角形符号，图示了在与第二窗口VW2相对应的ISSP方法中在第一至第十五编程循环期间存储器单元的阈值电压的变化。存储器单元在初始阶段的阈值电压具有在第二下限电压VLL2附近的值。随着第一编程电压Vp1’被施加到存储器单元，存储器单元的阈值电压将增加为略高于第二下限电压VLL2的值。
如图8所示，由于在与第二窗口VW2相对应的ISSP方法中，第一编程电压Vp1’对应于相对较低的编程起始电压VS2，因此在一些初始编程循环中施加的编程电压可能低于与第一窗口VW1相对应的编程起始电压VS1。在图8中，图示了与第二窗口VW2相对应的第一至第七编程电压VP1’至Vp7’小于与第一窗口VW1相对应的编程起始电压VS1。
当与电压间隔VS2至VS1相对应的编程电压被施加到存储器单元时，存储器单元的阈值电压移动的宽度相对较窄。也就是说，在与第二窗口VW2相对应的ISSP方法中，在一些初始编程循环中施加的编程电压(例如，Vp1’至Vp7’)小于与第一窗口VW1相对应的编程起始电压VS1，在编程电压施加中，存储器单元的阈值电压移动的宽度较窄。然而，在第八编程循环之后施加的编程脉冲高于与第一窗口VW1相对应的编程起始电压VS1，并且因此，存储器单元的阈值电压移动的宽度可以相对较宽。
因此，由于在初始编程循环中存储器单元的阈值电压增量非常小，因此在相对大量的编程循环被执行之后，存储器单元的阈值电压可以达到目标电压VTRG。在图8中，图示了在与第二窗口VW2相对应的ISSP方法中，存储器单元的阈值电压通过15个编程循环达到目标电压VTRG。这指示在与第一窗口VW1相对应的ISSP方法中的编程循环数比在与第二窗口VW2相对应的ISSP方法中的编程循环数大7次。因此，当与第一窗口VW1相对应的ISSP方法原样被施加到比第一窗口VW1更宽的范围的第二窗口VW2时，编程速度可能显著降低。
根据本公开的实施例的半导体存储器设备及其操作方法，在与包括相对宽电压范围的第二窗口VW2相对应的ISSP方法中，在初始编程循环中施加相对较高的阶跃电压，并且在随后的编程循环中施加相对较低的阶跃电压。因此，在一个实施例中，即使在与包括相对宽电压范围的第二窗口VW2相对应的ISSP方法中，也可以提高存储器单元的读取裕度，而不会大大降低编程速度，。
图9是图示了根据本公开的一个实施例的半导体存储器设备的操作方法的曲线图。
参考图9中所示的上图，图示了在与第一窗口VW1相对应的增量阶跃脉冲编程(ISPP)中施加到被选择的存储器单元的编程和验证电压。图9中所示的上图与图7所示的上图基本相同。因此，将省略重复的描述。
参考图9中所示的下图，图示了一个实施例，其中与第二窗口VW2相对应的ISSP通过根据本公开的半导体存储器设备的操作方法来执行。参考图9所示的下图，第一编程电压Vp1’被施加到与被选择的存储器单元连接的字线，即，第一编程循环的编程阶段中的被选择的字线。第一编程电压Vp1’的幅度对应于编程起始电压VS2。在第一编程电压Vp1’被施加到被选择的字线之后，验证电压Vr在第一编程循环的验证阶段被施加到被选择的存储器单元。这与图7中所示的描述相同。
随后，在第二编程循环的编程阶段，第二编程电压Vp2’被施加到被选择的字线。第二编程电压Vp2’的幅度变为比第一编程电压Vp1’高第一阶跃电压ΔV1的值。第一阶跃电压ΔV1是比前述阶跃电压ΔV高的值。因此，图9中所示的第二编程电压Vp2’可以变为比图7所示的第二编程电压Vp2’高的值。
同样地，在第三编程循环中，第三编程电压Vp3’的电压变为比第二编程电压Vp2’高第一阶跃电压ΔV1的值。在第三编程电压Vp3’被施加到被选择的字线之后，验证电压Vr在第三编程循环的验证阶段中被施加到被选择的存储器单元。重复这样的过程，直到第五编程循环。
在第六编程循环的编程阶段中，第六编程电压Vp6’被施加到被选择的字线。第六编程电压Vp6’的幅度变为比第五编程电压Vp5’高第二阶跃电压ΔV2的值。第二阶跃电压ΔV2是低于第一阶跃电压ΔV1的值。
在后续的编程循环中，编程电压通过使用第二阶跃电压ΔV2来计算，并且编程操作根据编程电压来执行。
也就是说，根据本公开的实施例，在与第二窗口VW2相对应的ISSP中，编程电压在一些初始编程循环(例如，第一至第五编程循环)中通过使用相对较高的第一阶跃电压ΔV1来确定，并且编程电压在随后的编程循环(例如，第六编程循环和其后的编程循环)中通过使用较低的第二阶跃电压ΔV2来确定。
因此，根据本公开的实施例，通过在编程操作的初始编程循环中相对快速地增加编程电压并且在后续编程循环中相对缓慢地增加编程电压来狭窄地形成存储器单元的阈值电压分布。结果，存储器单元的阈值电压分布可以在使用相对宽的编程窗口的同时狭窄地形成，而不会显著降低编程速度。
图10是针对一个实施例，图示了当如参考图9描述的在编程初始阶段增加阶跃电压时的编程速度提高的曲线图。
类似于图8，图10所示的曲线图的水平轴表示在每个编程循环中施加的编程电压(即，编程偏压)的幅度，并且图10所示的曲线图的竖直轴表示根据每个编程电压的施加的存储器单元的阈值电压Vth。在图10中，在与第一窗口VW1相对应的ISSP方法中存储器单元的阈值电压相对于编程电压的变化由圆形表示，并且在与第二窗口VW2相对应的ISSP方法中存储器单元的阈值电压相对于编程电压的变化由三角形表示。
仅参考图10中所示的圆形符号，图示了在与第一窗口VW1相对应的ISSP方法中在第一至第八编程循环期间存储器单元的阈值电压的变化。图10所示的圆形符号的位置与图8中的圆形符号的位置相同，并且因此将省略重复的描述。
同时，仅参考图8中所示的三角形符号，图示了在与第二窗口VW2相对应的ISSP方法中在第一至第十一编程循环期间存储器单元的阈值电压的变化。存储器单元在初始阶段的阈值电压具有在第二下限电压VLL2附近的值。随着第一编程电压Vp1’被施加到存储器单元，存储器单元的阈值电压将增加为略高于第二下限电压VLL2的值。
如图10所示，在与第二窗口VW2相对应的ISSP方法中，第一编程电压Vp1’对应于相对较低的编程起始电压VS2，并且一些初始编程循环(即，在第一至第五编程循环中，施加到被选择的存储器单元的编程电压Vp1’至Vp5’)基于相对较高的第一阶跃电压ΔV1来确定。同时，随后的编程循环(即，在第六到第十一编程循环中施加到被选择的存储器单元的编程电压Vp6’到Vp11’)基于相对较低的第二阶跃电压ΔV2来确定。
因此，在移动存储器单元的阈值电压的效率较低的电压间隔VS2至VS1中，通过使用相对较高的第一阶跃电压ΔV1来显著增加编程电压Vp1’至Vp5’，并且在随后的电压间隔中编程电压Vp6’至Vp11’可以通过使用相对较低的第二阶跃电压ΔV2来微调。
因此，可以防止或减轻在初始编程循环中执行相对大量的编程循环。在图10中，图示了在与第二窗口VW2相对应的ISPP中，存储器单元的阈值电压通过11个编程循环达到目标电压VTRG。图10所示的编程循环数与图8所示的编程循环数(即，15)相比显著减少。也就是说，在一个实施例中，即使在使用相对较宽的编程窗口时，也可以防止或减轻编程速度显著降低。
图11是图示了根据本公开的一个实施例的半导体存储器设备的操作方法的一个方面的流程图。
参考图11，根据本公开的实施例的半导体存储器设备的操作方法包括：在第一编程时段期间使用基于第一阶跃电压ΔV1确定的编程电压来执行编程操作的步骤S110，以及在第二编程时段期间使用基于第二阶跃电压ΔV2确定的编程电压来执行编程操作的步骤S130。
在步骤S110中，第一编程时段例如可以包括第一到第五编程循环。如参考图9所描述的，在第一至第五编程循环中施加到被选择的字线的编程电压基于第一阶跃电压ΔV1来确定。
在步骤S130中，第二编程时段例如可以包括第六编程循环和其后的编程循环。如参考图9所描述的，在第六编程循环和其后的编程循环中施加到被选择的字线的编程电压可以基于第二阶跃电压ΔV2来确定。
在一个实施例中，第二阶跃电压ΔV2可以是低于第一阶跃电压ΔV1的电压。然而，本发明不限于此，并且根据需要，第二阶跃电压ΔV2可以是高于第一阶跃电压ΔV1的电压。
在图9和图10中，已图示了第一编程时段包括第一到第五编程循环。然而，这仅是例示性的，并且如果需要，可以在设计中不同地确定第一编程时段中包括的编程循环数。也就是说，编程循环数可以根据编程起始电压VS2、第一阶跃电压ΔV1的幅度以及增加阈值电压的效率较低的时段的长度来确定。同时，如果需要，第一阶跃电压ΔV1也可以在设计中不同地确定。
图12是图示了根据本公开的一个实施例的半导体存储器设备的操作方法的另一方面的流程图。在图11所示的流程图中，图示了步骤S110包括至少一个编程循环，并且步骤S130也包括至少一个编程循环。另一方面，图12所示的流程图中包括的步骤表示一个编程循环。
参考图12，根据本公开的实施例的半导体存储器设备的操作方法包括：基于编程循环数NPL来确定阶跃电压并且基于阶跃电压来确定编程电压的步骤S210；将编程电压施加到被选择的存储器单元的步骤S230；对被选择的存储器单元执行验证操作的步骤S250；以及确定被选择的存储器单元是否已被完全编程的步骤S270。
在步骤S210中，阶跃电压基于当前执行的编程循环的编程循环数NPL来确定。例如，在当前执行的编程循环是第一编程循环时，编程循环数NPL变为1。附加地，在当前执行的编程循环是第二编程循环时，编程循环数NPL变为2。在步骤S210中，阶跃电压首先基于当前编程循环数NPL来确定，并且编程电压基于阶跃电压来确定。当前编程循环中的编程电压可以被确定为通过将阶跃电压添加到在先前编程循环中使用的编程电压而获得的值。稍后将参考图13来描述步骤S210的实施例的示例。
在步骤S230中，编程电压被施加到被选择的存储器单元。具体地，在步骤S230中，编程允许电压可以被施加到与被选择的存储器单元之中的编程允许单元连接的位线，并且编程禁止电压可以被施加到与编程禁止单元连接的位线。此外，在步骤S230中，编程电压可以被施加到与被选择的存储器单元连接的被选择的字线，并且编程通过电压可以被施加到其他未被选择的字线。随着步骤S230被执行，编程允许单元的阈值电压将增加。
在步骤S250中，对被选择的存储器单元执行验证操作。具体地，在步骤S250中，验证电压可以被施加到被选择的字线，并且验证通过电压可以被施加到未被选择的字线。通过步骤S250，可以确定被选择的存储器单元之中的至少一些存储器单元的阈值电压是否高于验证电压。在步骤S250中，验证操作可以仅使用一个验证电压来执行，也可以使用两个或更多个验证电压来执行。附加地，当编程循环被重复执行时，在步骤S250中使用的验证电压可以改变。
在步骤S270中，确定被选择的存储器单元是否已被完全编程。更具体地，在步骤S270中，可以确定被选择的存储器单元的每个阈值电压是否已充分增加到被包括在目标编程状态中。当被选择的存储器单元的每个阈值电压充分增加到被包括在目标编程状态中(S270：是)时，编程操作结束。当被选择的存储器单元的每个阈值电压未充分增加到被包括在目标编程状态中(S270：否)时，半导体存储器设备返回到步骤S210来执行后续编程循环。
也就是说，图12中所示的步骤S210、S230和S250可以构成一个编程循环。在一个编程循环被执行之后，确定被选择的存储器单元是否已被完全编程(S270)。当被选择的存储器单元未被完全编程(S270：否)时，随后的编程循环被执行。当被选择的存储器单元被完全编程(S270：是)时，编程操作结束。
图13是图示了图12所示的步骤S210的实施例的示例的流程图。
参考图13，基于编程循环数NPL来确定阶跃电压并且基于阶跃电压来确定编程电压的步骤S210包括：确定编程循环数NPL是否小于阈值循环数NTH的步骤S211；当编程循环数NPL小于阈值循环数NTH时将第一电压确定为阶跃电压的步骤S213；以及将通过将所确定的阶跃电压添加到先前编程循环的编程电压而获得的值确定为当前编程循环的编程电压的步骤S217。
在步骤S211中，确定与当前编程循环相对应的编程循环数NPL是否小于预定阈值循环数NTH。在图9和图10所示的实施例，阈值循环数NTH是6。然而，本公开不限于此，并且阈值循环数NTH可以根据需要以各种方式确定。如本文所使用的关于诸如预定阈值循环数或预定值等的参数的词语“预定”是指参数的值在参数被用于过程或算法之前被确定。针对一些实施例，参数的值在过程或算法开始之前被确定。在其他实施例中，参数的值在过程或算法期间但在参数用于过程或算法之前被确定。
当与当前编程循环相对应的编程循环数NPL小于预定阈值循环数NTH(S211：是)时，第一电压被确定为阶跃电压。第一电压可以是图9和图10中所示的第一阶跃电压ΔV1的电压值。根据图9和图10所示的实施例，由于阈值循环数NTH是6，所以第一电压可以被确定为在第一至第五编程循环期间的阶跃电压。
同时，根据本公开的一个实施例，图12中所示的步骤S210可以包括：当编程循环数NPL不小于阈值循环数NTH(S211：否)时将第二电压确定为阶跃电压的步骤S215。根据图9和图10所示的实施例，由于阈值循环数NTH为6，第二电压可以被确定为在第六编程循环和随后的编程循环中的阶跃电压。第二电压可以是图9和图10所示的第二阶跃电压ΔV2的电压值。
在一个实施例中，第二电压可以是低于第一电压的值。然而，本公开不限于此，并且第二电压可以是高于第一电压的值。
在步骤S217中，要在当前编程循环中使用的编程电压被确定。具体地，通过将在步骤S213中确定的阶跃电压添加到在先前编程循环中使用的编程电压而获得的值可以被确定为当前编程循环的编程电压。根据图9和图10所示的实施例，由于阈值循环数NTH是6，当前编程循环的编程电压可以通过在第一到第五编程循环期间将第一电压添加到先前编程循环的编程电压来确定。附加地，当前编程循环的编程电压可以通过在第六编程循环和随后的编程循环中将第二电压添加到先前编程循环的编程电压来确定。
如参考图9和图13所描述的，已描述了如果需要，在第一编程时段(即，编程操作的初始编程循环)中使用的第一阶跃电压ΔV1被确定为预定值。然而，在使用半导体存储器设备100时需要改变第一阶跃电压ΔV1。第一阶跃电压ΔV1根据存储器单元在实际初始编程循环中的编程速度自适应地确定，从而优化半导体存储器设备的编程操作。在下文中，这将参考图14至图17进行描述。
图14是图示了根据本公开的一个实施例的确定在图13所示的步骤S213中指定的第一电压的方法的示图。
根据本公开的一个实施例，为了确定第一电压，可以在编程操作的第一编程循环中检查存储器单元的编程速度。为此，可以使用参考电压Vx。在图14所示的上图中，图示了在编程操作被执行之前被选择的存储器单元的初始阈值电压分布S0。初始阈值电压分布S0对应于擦除状态。
在第一编程循环中，编程起始电压VS2可以作为第一编程电压Vp1’被施加到被选择的字线。因此，被选择的存储器单元之中的编程允许存储器单元的阈值电压增加。因此，初始阈值电压分布S0可以改变为第一分布S1。
参考图14中所示的下图，随着存储器单元的阈值电压分布改变为第一分布S1，出现阈值电压高于参考电压Vx的存储器单元。具体地，在图14所示的下图中，阈值电压高于参考电压Vx的存储器单元是与第一分布S1中的阴影区域相对应的存储器单元。存储器单元的编程速度可以根据属于第一分布S1的存储器单元之中、阈值电压高于参考电压Vx的存储器单元的数目N1来确定。
例如，当阈值电压大于参考电压Vx的存储器单元的数目N1是相对较小的值时，可以确定存储器单元的编程速度慢。在第一编程时段(即，编程操作的初始编程循环)中使用的第一阶跃电压ΔV1可以被确定为相对较高的值。
相反，当阈值电压大于参考电压Vx的存储器单元的数目N1是相对较高的值时，可以确定存储器单元的编程速度快。在第一编程时段(即，编程操作的初始编程循环)中使用的第一阶跃电压ΔV1可以被确定为相对较低的值。
计算阈值电压高于参考电压Vx的存储器单元的数目N1的过程可以以类似于验证操作的方式来执行。也就是说，参考电压Vx被施加到被选择的字线，并且验证通过电压被施加到未被选择的字线。表示存储器单元的阈值电压是否高于参考电压Vx的位数据可以被存储在与相应存储器单元相对应的页缓冲器PB1至PBn的锁存器中。同时，广泛用于验证操作的电流感测电路(CSC)可以基于锁存器的位数据，生成与阈值电压高于参考电压Vx的存储器单元的数目N1相对应的电流。电流感测电路的配置和操作方法在本公开所属的领域中是众所周知的，因此将省略其详细描述。附加地，所生成的电流通过模数转换器而被转换为数字值，使得可以计算阈值电压高于参考电压Vx的存储器单元的数目N1。
半导体存储器设备100可以存储查找表，查找表用于根据阈值电压高于参考电压Vx的存储器单元的数目N1的范围来确定对应的第一阶跃电压ΔV1。例如，查找表可以如下表1所示来配置。
表1
N1的范围 ΔV1
0≤N1<x1 Vx1
x1≤N1<x2 Vx2
x2≤N1<x3 Vx3
… …
x(n-1)≤N1<xn Vxn
如上表1所示，第一阶跃电压ΔV1可以通过查找表来确定，查找表表示与阈值电压高于参考电压Vx的存储器单元的数目N1的多个范围分别对应的电压值Vx1至Vxn。在一个实施例中，确定第一阶跃电压ΔV1的过程可以在初始的第一编程循环中执行，并且编程电压可以在随后的编程循环中通过使用所确定的第一阶跃电压ΔV1来确定。
在图14中，图示了参考电压Vx是高于如下阈值电压的电压：该阈值电压高于属于初始阈值电压分布S0的所有存储器单元的阈值电压。然而，这仅是例示性的，并且本公开不限于此。例如，参考电压Vx可以是高于属于初始阈值电压分布S0的存储器单元之中的一些存储器单元的阈值电压并且低于其他存储器单元的阈值电压的值。
图15是图示了根据本公开的一个实施例的确定在图13所示的步骤S213中指定的第一电压的实施例的流程图。具体地，图15是详细图示了参考图14描述的方法的流程图并且图示了第一编程循环中包括的阶段。
参考图15，确定第一编程循环中的第一电压的方法包括：将编程电压施加到被选择的存储器单元的步骤S310；对阈值电压高于参考电压Vx的存储器单元的数目N1进行计数的步骤S330；以及基于所计数的存储器单元的数目N1确定第一电压的步骤S350。
在步骤S310中，编程电压Vp1’被施加到与初始阈值电压分布S0相对应的被选择的存储器单元连接的字线。因此，被选择的存储器单元的阈值电压分布将从初始阈值电压分布S0变为第一分布S1。
在步骤S330中，阈值电压高于参考电压Vx的存储器单元的数目N1被计数。如上所述，在步骤S330中，对阈值电压高于参考电压Vx的存储器单元的数目N1进行计数的过程可以以类似于验证操作的方式来执行。也就是说，参考电压Vx被施加到被选择的字线，并且验证通过电压被施加到未被选择的字线。表示存储器单元的阈值电压是否高于参考电压Vx的位数据可以被存储在与相应存储器单元相对应的页缓冲器PB1至PBn的锁存器中。同时，在验证操作中使用的电流感测电路(CSC)可以基于锁存器的位数据，生成与阈值电压高于参考电压Vx的存储器单元的数目N1相对应的电流。附加地，所生成的电流通过模数转换器被转换为数字值，使得可以计算阈值电压高于参考电压Vx的存储器单元的数目N1。
在步骤S350中，第一电压可以基于阈值电压高于参考电压Vx的存储器单元的数目N1来确定。第一电压可以参考诸如上述表1的查找表来确定。
参考图14和图15，第一电压可以在初始的第一编程循环中确定，并且在随后的第一编程时段(例如，第二到第五编程循环)中用作固定值。然而，本公开不限于此，并且第一电压可以针对属于第一编程时段的多个编程循环中的每个编程循环来确定。在下文中，这将参考图16和图17进行描述。
图16是图示了在图13所示的步骤S213中确定阶跃电压的方法的示图。
根据本公开的一个实施例，为了确定第一电压，存储器单元的编程速度可以在第一编程循环(例如，第一到第五编程循环)内的每个编程循环中检查。为此，可以使用参考电压Vx。在图16所示的第一曲线图中，图示了在编程操作被执行之前选择的存储器单元的初始阈值电压分布S0。初始阈值电压分布S0对应于擦除状态。
在第一编程循环中，编程起始电压VS2可以作为第一编程电压Vp1’施加到被选择的字线。因此，被选择的存储器单元之中的编程允许存储器单元的阈值电压增加。因此，初始阈值电压分布S0可以改变为第一分布S1。
参考图16所示的第二曲线图，随着存储器单元的阈值电压分布变为第一分布S1，出现阈值电压高于参考电压Vx的存储器单元。具体地，在图16所示的第二曲线图中，要在第二编程循环中使用的第一电压可以根据阈值电压高于参考电压Vx的存储器单元的数目N1来确定。要在第二编程循环中使用的第二编程电压Vp2’基于所确定的第一电压来确定。在第二编程循环中，所确定的第二编程电压Vp2’可以被施加到被选择的字线。因此，被选择的存储器单元之中的编程允许存储器单元的阈值电压增加。因此，第一分布S1可以改变为第二分布S2。
参考图16所示的第三曲线图，随着存储器单元的阈值电压分布变为第二分布S2，阈值电压高于参考电压Vx的存储器单元的数目增加。具体地，在图16所示的第三曲线图中，要在第三编程循环中使用的第一电压可以根据阈值电压高于参考电压Vx的存储器单元的数目N2来确定。要在第三编程循环中使用的第三编程电压Vp3’基于所确定的第一电压来确定。在第三编程循环中，所确定的第三编程电压Vp3’可以被施加到被选择的字线。因此，被选择的存储器单元之中的编程允许存储器单元的阈值电压增加。因此，第二分布S2可以改变为第三分布S3。
参考图16所示的第四曲线图，随着存储器单元的阈值电压分布变为第三分布S3，阈值电压高于参考电压Vx的存储器单元的数目再次增加。具体地，在图16所示的第四曲线图中，要在第四编程循环中使用的第一电压可以根据阈值电压高于参考电压Vx的存储器单元的数目N3来确定。要在第四编程循环中使用的第四编程电压Vp4’基于所确定的第一电压来确定。
以这种方式，用于确定每个编程循环中的编程电压的第一电压可以基于通过针对每个编程循环，对阈值电压高于参考电压Vx的存储器单元的数目进行计数而获得的结果Nx来确定。
图17是图示了在图13所示的步骤S213中确定阶跃电压的实施例的一个示例的流程图。
参考图17，图13所示的步骤S213包括：对阈值电压高于参考电压Vx的存储器单元的数目Nx进行计数的步骤S410，以及基于所计数的存储器单元的数目Nx来确定阶跃电压的步骤S430。图17中所示的步骤S410和S430可以被包括在图13所示的步骤S213中。也就是说，图17所示的步骤S410和S430可以针对每个编程循环重复执行。因此，对于第一编程时段的每个编程循环，阶跃电压可以通过对阈值电压高于参考电压Vx的存储器单元的数目Nx进行计数来确定。
参考图16，已图示了即使在编程循环被重复时，参考电压Vx也是固定值。然而，本公开不限于此，并且每当编程循环被重复时，可以使用具有不同值的参考电压Vx。
图18是图示了包括图1所示的半导体存储器设备的存储器系统的框图。
参考图18，存储器系统1000包括半导体存储器设备100和控制器1100。半导体存储器设备100可以是参考图1描述的半导体存储器设备。在下文中，将省略重复的描述。
控制器1100被耦合到主机Host和半导体存储器设备100。控制器1100响应于来自主机Host的请求，访问半导体存储器设备100。例如，控制器1100控制半导体存储器设备100的读取、写入、擦除和后台操作。控制器1100提供半导体存储器设备100和主机Host之间的接口。控制器1100驱动用于控制半导体存储器设备100的固件。
控制器1100包括随机存取存储器(RAM)1110、处理单元1120、主机接口1130、存储器接口1140和纠错块1150。RAM 1110被用作处理单元1120的工作存储器、半导体存储器设备100与主机Host之间的高速缓存存储器以及半导体存储器设备100与主机Host之间的高速缓存存储器中的至少一者。处理单元1120控制控制器1100的整体操作。附加地，控制器1100可以在写入操作中临时存储从主机Host提供的编程数据。
主机接口1130包括用于在主机Host和控制器1100之间交换数据的协议。在一个实施例的一个示例中，控制器1100通过诸如以下项的各种接口协议中的至少一种与主机Host通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-Express(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机系统接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子(IDE)协议和专用协议。
存储器接口1140与半导体存储器设备100对接。例如，存储器接口1140可以包括NAND接口或NOR接口。
纠错块1150通过使用纠错码(ECC)检测并纠正从半导体存储器设备100接收的数据的错误。处理单元1120可以基于纠错块1150的错误检测结果来调整读取电压，并且控制存储器设备100执行重新读取。在一个实施例的一个示例中，纠错块1150可以被提供作为控制器1100的部件。
控制器1100和半导体存储器设备100可以被集成到一个半导体设备中。在一个实施例的一个示例中，控制器1100和半导体存储器设备100可以被集成到一个半导体设备中，以构成存储器卡。例如，控制器1100和半导体存储器设备100可以被集成到一个半导体设备中，以构成存储器卡，诸如PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、存储器棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS)。
控制器1100和半导体存储器设备100可以被集成到一个半导体设备中，以构成半导体驱动装置(固态驱动装置(SSD))。半导体驱动装置SSD包括被配置为将数据存储在半导体存储器中的存储设备。如果存储器系统1000被用作半导体驱动装置SSD，则与存储器系统1000耦合的主机Host的操作速度可以被显著提高。
作为另一示例，存储器系统1000可以被提供作为诸如以下项的电子设备的各种部件之一：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、web平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数字相机、3维电视机、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发射/接收信息的设备、构成家庭网络的各种电子设备之一、构成计算机网络的各种电子设备之一、构成远程信息处理网络的各种电子设备之一、RFID设备或者构成计算系统的各种部件之一。
在一个实施例的一个示例中，半导体存储器设备100或存储器系统1000可以以各种形式封装。例如，半导体存储器设备100或存储器系统1000可以以诸如以下项的方式封装：叠层封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、Waffle封装式裸片、晶圆形式的裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)或晶片级处理堆叠封装(WSP)。
图19是图示了图18所示的存储器系统的应用示例的框图。
参考图19，存储器系统2000包括半导体存储器设备2100和控制器2200。半导体存储器设备2100包括多个半导体存储器芯片。多个半导体存储器芯片被划分为多个组。
在图19中，图示了多个组分别通过第一到第k通道CH1到CHk与控制器2200通信。每个半导体存储器芯片可以与参考图1描述的半导体存储器设备100相同地配置和操作。
每个组通过一个公共通道与控制器2200通信。控制器2200与参考图18描述的控制器1100相同地配置。控制器2200通过多个通道CH1至CHk来控制半导体存储器设备2100的多个存储器芯片。
图20是图示了包括参考图19描述的存储器系统的计算系统的框图。
参考图20，计算系统3000包括中央处理单元3100、RAM 3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
存储器系统2000通过系统总线3500而被电耦合到中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理单元3100处理的数据被存储在存储器系统2000中。
在图20中，图示了半导体存储器设备2100通过控制器2200耦合到系统总线3500的情况。然而，半导体存储器设备2100可以被直接耦合到系统总线3500。控制器2200的功能可以由中央处理单元3100和RAM 3200执行。
在图20中，图示了提供参考图19描述的存储器系统2000的情况。然而，存储器系统2000可以由参考图18描述的存储器系统1000替换。在一个实施例的一个示例中，计算系统3000可以包括参考图18和图19描述的存储器系统1000和2000两者。
根据本公开，在一个实施例中，可以提供具有提高的编程速度的半导体存储器设备和半导体存储器设备的操作方法。
虽然已参考其某些实施例示出和描述了本公开，但是本领域技术人员将理解，可以对其中的形式和细节进行各种改变，而不脱离由所附权利要求及其等同方案限定的本公开的精神和范围。因此，本公开的范围不应限于上述实施例，而不仅应由所附权利要求书确定，还应由其等同方案确定。
在上述实施例中，所有步骤可以被选择性地执行或者部分步骤可以被省略。在每个实施例中，步骤不一定按照描述的顺序执行并且可以重新布置。本说明书和附图中公开的实施例仅是便于理解本公开的示例，并且本公开不限于此。即，本领域技术人员应当清楚，可以基于本公开的技术范围进行各种修改。
同时，已在附图和说明书中描述了本公开的实施例。尽管此处使用了特定的术语，但这些仅用于解释本公开的实施例。因此，本公开不限于上述实施例，并且在本公开的精神和范围内可以进行许多变化。本领域技术人员应当清楚，除在本文中所公开的实施例之外，还可以基于本公开的技术范围进行各种修改。

Claims (13)

1.一种半导体存储器设备，包括：
存储器单元阵列，包括多个存储器单元；
外围电路，被配置为对所述多个存储器单元之中的被选择的存储器单元执行编程操作；以及
控制逻辑，被配置为控制所述外围电路的所述编程操作，
其中所述控制逻辑：
在第一编程时段期间，控制所述外围电路通过使用基于第一阶跃电压确定的第一编程电压，对所述被选择的存储器单元执行所述编程操作；以及
在所述第一编程时段之后的第二编程时段期间，控制所述外围电路通过使用基于第二阶跃电压确定的第二编程电压对所述被选择的存储器单元执行所述编程操作，所述第二阶跃电压与所述第一阶跃电压不同。
2.根据权利要求1所述的半导体存储器设备，其中所述第一阶跃电压大于所述第二阶跃电压。
3.根据权利要求1所述的半导体存储器设备，其中所述第一编程时段包括第一编程循环至第k编程循环，并且所述第二编程时段包括第(k+1)编程循环和其后的编程循环，并且
其中k是2或更大的自然数。
4.根据权利要求1所述的半导体存储器设备，其中所述控制逻辑基于作为通过执行第一编程循环而获得的结果的、阈值电压大于参考电压的存储器单元的数目，确定所述第一阶跃电压。
5.根据权利要求4所述的半导体存储器设备，其中所述控制逻辑基于作为通过在所述第一编程循环之后执行第二编程循环而获得的结果的、阈值电压大于所述参考电压的存储器单元的数目，改变所述第一阶跃电压。
6.根据权利要求4所述的半导体存储器设备，其中所述半导体存储器设备使用查找表来确定与阈值电压大于所述参考电压的存储器单元的数目相对应的第一阶跃电压值。
7.一种操作半导体存储器设备的方法，所述方法包括多个编程循环，
其中所述多个编程循环之中的至少一些编程循环包括：
基于当前编程循环数来确定阶跃电压，以及基于所述阶跃电压来确定编程电压；
将所述编程电压施加到被选择的存储器单元；以及
对所述被选择的存储器单元执行验证操作。
8.根据权利要求7所述的方法，其中基于所述当前编程循环数来确定所述阶跃电压以及基于所述阶跃电压来确定所述编程电压包括：确定所述当前编程循环数是否小于预定阈值循环数。
9.根据权利要求8所述的方法，其中基于所述当前编程循环数来确定所述阶跃电压以及基于所述阶跃电压来确定所述编程电压还包括：
在所述当前编程循环数小于所述预定阈值循环数时，将第一电压确定为所述阶跃电压；以及
将通过将所述阶跃电压添加到先前编程循环的先前编程电压而获得的值确定为当前编程循环的所述编程电压。
10.根据权利要求9所述的方法，其中基于所述当前编程循环数来确定所述阶跃电压以及基于所述阶跃电压来确定所述编程电压还包括：在所述当前编程循环数不小于所述预定阈值循环数时，将与所述第一电压不同的第二电压确定为所述阶跃电压。
11.根据权利要求10所述的方法，其中所述第二电压低于所述第一电压。
12.根据权利要求9所述的方法，其中所述多个编程循环之中的第一编程循环包括：
将初始编程电压施加到被选择的存储器单元；
对阈值电压大于参考电压的存储器单元的数目进行计数；以及
基于阈值电压大于所述参考电压的存储器单元的数目来确定所述第一电压。
13.根据权利要求8所述的方法，其中基于所述当前编程循环数来确定所述阶跃电压以及基于所述阶跃电压来确定所述编程电压还包括：
在所述当前编程循环数小于所述预定阈值循环数时，对阈值电压大于参考电压的存储器单元的数目进行计数；
基于阈值电压大于所述参考电压的存储器单元的数目来确定所述阶跃电压；以及
将通过将所述阶跃电压添加到先前编程循环的先前编程电压而获得的值确定为当前编程循环的所述编程电压。
CN202210986328.XA 2022-01-26 2022-08-17 半导体存储器设备以及半导体存储器设备的操作方法 Pending CN116543821A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220011443A KR20230115003A (ko) 2022-01-26 2022-01-26 반도체 메모리 장치 및 그 동작 방법
KR10-2022-0011443 2022-01-26

Publications (1)

Publication Number Publication Date
CN116543821A true CN116543821A (zh) 2023-08-04

Family

ID=87447766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210986328.XA Pending CN116543821A (zh) 2022-01-26 2022-08-17 半导体存储器设备以及半导体存储器设备的操作方法

Country Status (3)

Country Link
US (1) US20230298668A1 (zh)
KR (1) KR20230115003A (zh)
CN (1) CN116543821A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101633018B1 (ko) * 2009-12-28 2016-06-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR102634418B1 (ko) * 2016-12-07 2024-02-06 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
KR20230115003A (ko) 2023-08-02
US20230298668A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US11017861B2 (en) Semiconductor memory device and method of operating the same
CN109817265B (zh) 半导体存储装置及其操作方法
US11238947B2 (en) Semiconductor memory device and operating method thereof
KR20190079112A (ko) 반도체 메모리 장치 및 그 동작 방법
US11508434B2 (en) Semiconductor memory device and method for operating the same
KR102362858B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US20230298668A1 (en) Semiconductor memory device and operating method of the semiconductor memory device
US11594291B2 (en) Semiconductor memory device and method of operating the same
US11961571B2 (en) Semiconductor memory device detecting program failure, and method of operating the same
US11901017B2 (en) Semiconductor memory device and method of operating the same
US12040022B2 (en) Semiconductor memory device for applying voltage to select line based on number of times program loops are performed and method of operating the same
US20220383968A1 (en) Semiconductor memory device and method of operating the semiconductor memory device
US11842773B2 (en) Page buffer, semiconductor memory device with page buffer, and method of operating semiconductor memory device
US11894066B2 (en) Semiconductor memory device and method of operating the semiconductor memory device
US20220415400A1 (en) Semiconductor memory device and method of operating the same
US20220383958A1 (en) Controller for controlling semiconductor memory device and method of operating the controller
US20220301650A1 (en) Controller controlling semiconductor memory device and method of operating the controller
US20220148664A1 (en) Controller and method of operating the same
KR20220063609A (ko) 반도체 메모리 장치 및 그 동작 방법
CN113689894A (zh) 半导体存储器装置以及操作该半导体存储器装置的方法
KR20220048375A (ko) 반도체 메모리 장치 및 그 동작 방법
CN114974371A (zh) 半导体存储器设备、控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination