CN113314475B - 一种使用玻璃基板的系统级扇出型封装结构及其加工方法 - Google Patents

一种使用玻璃基板的系统级扇出型封装结构及其加工方法 Download PDF

Info

Publication number
CN113314475B
CN113314475B CN202110584785.1A CN202110584785A CN113314475B CN 113314475 B CN113314475 B CN 113314475B CN 202110584785 A CN202110584785 A CN 202110584785A CN 113314475 B CN113314475 B CN 113314475B
Authority
CN
China
Prior art keywords
layer
glass substrate
chip
copper
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110584785.1A
Other languages
English (en)
Other versions
CN113314475A (zh
Inventor
杨冠南
刘宇
黄钰森
崔成强
张昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN202110584785.1A priority Critical patent/CN113314475B/zh
Publication of CN113314475A publication Critical patent/CN113314475A/zh
Application granted granted Critical
Publication of CN113314475B publication Critical patent/CN113314475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种使用玻璃基板的系统级扇出型封装结构及其加工方法，属于芯片封装技术领域。包括玻璃基板、再布线层、芯片和导电金属和若干环氧塑封层，玻璃基板置于底层，再布线层置于玻璃基板与环氧塑封层之间以及各层环氧塑封层之间，芯片焊接于再布线层上，若干导电金属堆叠置于再布线层上，环氧塑封层内芯片和导电金属之间填充有环氧塑封料。本发明能够解决引脚数目制约芯片封装的问题，导电金属封装的设计，使线路板制作效率大大提升，并且可以实现多层不同尺寸不同高度及不同性能芯片集成封装，具有良好的应用前景。

Description

一种使用玻璃基板的系统级扇出型封装结构及其加工方法
技术领域
本发明属于芯片封装技术领域，具体为一种使用玻璃基板的系统级扇出型封装结构及其加工方法。
背景技术
自摩尔定律提出以来，集成电路遵循着摩尔定律飞速发展，即当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。然而随着集成电路的尺寸已经可以缩小到纳米级别，并逐渐接近其物理极限时，缩小特征尺寸的方法已经无法进一步提高集成电路的性能和功能。但是，微电子市场的需求仍在持续增长，从而集成电路的发展面临着一系列的问题与挑战。
新兴的扇出型封装结构可以解决上述问题。该项技术用晶圆凸点代替了引线键合，使用引线框代替了封装基板，大大减少了封装成本，提高了引脚数量，获得了更小的封装外形。扇入封装其所有的凸点都必须在芯片尺寸范围内，且凸点数目受制于芯片的大小。而扇出型封装尺寸不再依赖于芯片尺寸，而是可以制作成需要的大小，这意味着凸点数目不再受限，因引脚数目制约芯片封装的问题迎刃而解。
现有扇出型封装结构一般基板采用激光打孔后镀铜填孔的工艺，工艺流程复杂，制作效率低，且智能封装相同尺寸的芯片，如何提供一种使用玻璃基板的系统级扇出型封装结构及其加工方法是本领域技术人员亟需解决的问题。
发明内容
有鉴于此，本发明提供了一种使用玻璃基板的系统级扇出型封装结构及其加工方法。能够解决引脚数目制约芯片封装的问题，导电金属封装的设计，使线路板制作效率大大提升，并且可以实现多层不同尺寸不同高度及不同性能芯片集成封装，具有良好的应用前景。
为了实现上述目的，本发明采用如下技术方案：
一种使用玻璃基板的系统级扇出型封装结构，包括玻璃基板、再布线层、芯片、导电金属和各层环氧塑封层，所述玻璃基板置于底层，再布线层置于所述玻璃基板与环氧塑封层之间以及各层所述环氧塑封层之间，所述芯片焊接于所述再布线层上，若干所述导电金属堆叠置于所述再布线层上，所述环氧塑封层内所述芯片和所述导电金属之间填充有环氧塑封料。
进一步的，各层所述芯片布置时为交错布置。
进一步的，所述再布线层包括Ti-Cu层和镀铜层，所述镀铜层电镀在所述Ti-Cu层的表面。
进一步的，所述导电金属为铜柱、金柱、银柱或锡球，布置时高于所述芯片，所述铜柱采用堆叠或拉丝的方式制作。
进一步的，被封装的所述芯片由多种不同芯片组成，可以是射频芯片、记忆芯片和处理芯片，所述芯片的尺寸可以不同，所述芯片高度也可以不同。
进一步的，所述最外层导电金属露出位置焊有焊锡球。
一种使用玻璃基板的系统级扇出型封装结构的加工方法，包括：
设置玻璃基板作为底板；
在所述玻璃基板上表面预先布置所述再布线层；
在所述再布线层或所述芯片制作凸点，将所述芯片焊接在所述布线层上；
若干所述导电金属堆叠置于所述再布线层上，布置时高于所述芯片；
将所述玻璃基板放入一个框形容器中，使用环氧塑封料将所述芯片和所述导电金属完全包封，对包封面进行打磨，直至所有导电金属露出；
各层所述环氧塑封层通过所述环氧塑封料将各层所述芯片和所述导电金属完全包封，层与层之间布置有所述再布线层。
进一步的，所述最外层导电金属露出位置焊有焊锡球。
进一步的，所述再布线层布置方法为在所述玻璃基板上表面使用物理气相沉积一层Ti-Cu层，涂覆一层光刻胶，曝光显影露出需要的图形，在Ti-Cu金属层上电镀一层铜，再去除光刻胶和多余的Ti-Cu层。
进一步的，所述芯片的焊接方法为回流焊接。
本发明的有益效果是采用扇出型封装结构，解决了因引脚数目制约芯片封装的问题，导电金属封装的设计，简化了线路板的制作工艺流程，大大提升了制作效率，并且可以实现多层不同尺寸不同高度及不同性能芯片集成封装。
附图说明
图1附图为一种使用玻璃基板的系统级扇出型封装结构及其加工方法流程图。
1-玻璃基板，2-Ti-Cu层，3-镀铜层，4-芯片，5-铜柱，6-环氧塑封料，7-焊锡球。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
本发明提供了一种使用玻璃基板的系统级扇出型封装结构，包括玻璃基板、再布线层、芯片、导电金属和环氧塑封层，玻璃基板置于底层，再布线层置于玻璃基板上和各层环氧塑封层之间，芯片焊接于再布线层上，若干导电金属堆叠置于再布线层上，环氧塑封层内芯片和导电金属之间填充有环氧塑封料，各层所述芯片布置时为交错布置，再布线层包括Ti-Cu层2和镀铜层3，所述镀铜层3电镀在所述Ti-Cu层2的表面，导电金属露出位置焊有焊锡球。
本发明提供了一种使用玻璃基板的系统级扇出型封装结构的加工方法，包括设置玻璃基板置于底层，再布线层置于玻璃基板上，再布线层为在所述玻璃基板上表面使用物理气相沉积一层Ti-Cu层，涂覆一层光刻胶，光刻胶采用光敏聚酰亚胺制成，曝光显影露出需要的图形，在Ti-Cu金属层上电镀一层铜，再去除光刻胶和多余的Ti-Cu层。制作凸点，将若干芯片采用回流焊接的方式焊接在再布线层上，芯片可以是射频芯片、记忆芯片和处理芯片等不同芯片组成，尺寸高度相同或不同，将若干导电金属堆叠置于再布线层上，导电金属为铜柱、金柱、银柱或锡球，布置时高于所述芯片，保证了芯片有良好的导电性，将玻璃基板放入一个框形容器中，使用环氧塑封料将芯片和所述导电金属完全包封，各层环氧塑封层通过环氧塑封料将本层芯片和导电金属完全包封，层与层之间布置有所述再布线层，对包封面进行打磨，直至所有导电金属露出，导电金属露出位置焊有焊锡球。
实施例：
请参阅附图1，准备好一块9*9*1mm的玻璃基板1，在玻璃基板1的上表面使用物理气相沉积法沉积一层Ti-Cu层2，涂覆一层光刻胶，光刻胶采用光敏聚酰亚胺制成，曝光显影露出需要的图形，在Ti-Cu金属层上电镀一层镀铜层3，去除光刻胶和多余的Ti-Cu层2，完成第一层再布线层的制作。
对各芯片4使用电镀的方法制作芯片凸点，将制作好的芯片4移动到再布线层上方对应位置，使用回流焊的方式将芯片4与再布线层连接，从大到小依次完成。
在第一层再布线层预备与第二层再布线层电气连接位置使用引线键合的方法堆叠铜球，不断地压焊和切断，直至铜柱5形成。将未完成的封装体放入一个内部空间为9*9*8的方形环氧树脂模具中，采用注射的方式从芯片4与再布线层的缝隙开始填充环氧塑封料6，直至完全覆盖所有铜柱，等待凝固脱模，再将上层塑封料打磨直至所有铜柱露出。
对整平的上层塑封料进行沉积Ti-Cu层2，重复制作出第二层再布线层，同样将制备好芯片凸点的芯片4移动到对应位置，使用回流焊焊接芯片4。
在第二层再布线层预备与焊锡球7电气连接处使用引线键合的方法堆叠铜球制作铜柱，制作完成后将封装体放入上述的环氧树脂模具中，填充环氧塑封料6，直至完全覆盖所有铜柱，等待凝固脱模，再将上层塑封料打磨直至所有铜柱露出，使用焊锡料给每一个铜柱制作焊锡球7。
本发明的有益效果是采用扇出型封装结构，解决了因引脚数目制约芯片封装的问题，导电金属封装的设计，简化了线路板的制作工艺流程，大大提升了制作效率；铜柱或者锡球的设计取代传统的激光打孔后镀铜填孔的工艺，进一步提升了加工效率；并且可以实现多层不同尺寸不同高度及不同性能芯片集成封装，具有良好的应用前景。
以上所述，仅是本发明较佳实施例而已，并非对本发明的技术范围作任何限制，故凡是依据本发明的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (4)

1.一种使用玻璃基板的系统级扇出型封装结构的加工方法，其特征在于，包括：
S01.设置玻璃基板作为底板；
S02.在所述玻璃基板上表面布置再布线层；
S03.芯片焊接在所述再布线层上；
S04.使用引线键合的方法堆叠铜球，不断地压焊和切断，直至铜柱形成，将若干铜柱置于所述再布线层上，布置时高于所述芯片；
S05.将所述玻璃基板放置于框形容器中，使用环氧塑封料将所述芯片和所述铜柱完全包封，对包封面进行打磨，直至所有铜柱露出；
S06.在包封面上布置再布线层，重复步骤S03-S05；
各层所述环氧塑封层通过所述环氧塑封料将各层所述芯片和所述铜柱完全包封，层与层之间布置有所述再布线层。
2.根据权利要求1所述的一种使用玻璃基板的系统级扇出型封装结构的加工方法，其特征在于，最外层所述铜柱露出位置焊有焊锡球。
3.根据权利要求1所述的一种使用玻璃基板的系统级扇出型封装结构的加工方法，其特征在于，所述再布线层布置方法为在所述玻璃基板上表面使用物理气相沉积一层Ti-Cu层，涂覆一层光刻胶，曝光显影露出需要的图形，在Ti-Cu金属层上电镀一层铜，再去除光刻胶和多余的Ti-Cu层。
4.根据权利要求1所述的一种使用玻璃基板的系统级扇出型封装结构的加工方法，其特征在于，所述芯片的焊接方法为回流焊接。
CN202110584785.1A 2021-05-27 2021-05-27 一种使用玻璃基板的系统级扇出型封装结构及其加工方法 Active CN113314475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110584785.1A CN113314475B (zh) 2021-05-27 2021-05-27 一种使用玻璃基板的系统级扇出型封装结构及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110584785.1A CN113314475B (zh) 2021-05-27 2021-05-27 一种使用玻璃基板的系统级扇出型封装结构及其加工方法

Publications (2)

Publication Number Publication Date
CN113314475A CN113314475A (zh) 2021-08-27
CN113314475B true CN113314475B (zh) 2022-05-17

Family

ID=77375446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110584785.1A Active CN113314475B (zh) 2021-05-27 2021-05-27 一种使用玻璃基板的系统级扇出型封装结构及其加工方法

Country Status (1)

Country Link
CN (1) CN113314475B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330068A (zh) * 2007-06-18 2008-12-24 海力士半导体有限公司 模制重配置晶片、使用其的叠置封装及该封装的制造方法
CN108695267A (zh) * 2017-03-30 2018-10-23 台湾积体电路制造股份有限公司 封装结构
CN110993513A (zh) * 2019-12-17 2020-04-10 华天科技（昆山）电子有限公司 一种cis芯片的晶圆级扇出型封装方法以及结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330068A (zh) * 2007-06-18 2008-12-24 海力士半导体有限公司 模制重配置晶片、使用其的叠置封装及该封装的制造方法
CN108695267A (zh) * 2017-03-30 2018-10-23 台湾积体电路制造股份有限公司 封装结构
CN110993513A (zh) * 2019-12-17 2020-04-10 华天科技（昆山）电子有限公司 一种cis芯片的晶圆级扇出型封装方法以及结构

Also Published As

Publication number Publication date
CN113314475A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN101252096B (zh) 芯片封装结构以及其制作方法
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN105575913A (zh) 埋入硅基板扇出型3d封装结构
CN110197793A (zh) 一种芯片及封装方法
CN108666280A (zh) 封装结构
CN106486383A (zh) 封装结构及其制造方法
CN106653617A (zh) 堆叠式集成电路结构及形成方法
CN112038330B (zh) 一种多芯片堆叠的三维扇出型封装结构及其封装方法
CN108091615A (zh) 半导体封装件
CN102144291B (zh) 半导体基板、封装与装置
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN207852888U (zh) 具有天线组件的半导体封装结构
CN107611100A (zh) 整合扇出型封装及其制造方法
CN115547961A (zh) 高密度集成式三维立体芯片封装结构及其制造方法
CN104659004A (zh) 一种PoP封装结构及其制造方法
CN106024740A (zh) 集成电路结构及其形成方法
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
CN113314474A (zh) 一种嵌入式扇出型封装结构及其加工方法
CN107946282B (zh) 三维扇出型封装结构及其制造方法
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN113314475B (zh) 一种使用玻璃基板的系统级扇出型封装结构及其加工方法
CN114628340A (zh) 电子封装件及其制法
CN110491792A (zh) 一种树脂型三维扇出集成封装方法及结构
CN104659021A (zh) 一种三维圆片级扇出PoP封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant