CN113206104A - 半导体装置以及该半导体装置的制造方法 - Google Patents

半导体装置以及该半导体装置的制造方法 Download PDF

Info

Publication number
CN113206104A
CN113206104A CN202010903257.3A CN202010903257A CN113206104A CN 113206104 A CN113206104 A CN 113206104A CN 202010903257 A CN202010903257 A CN 202010903257A CN 113206104 A CN113206104 A CN 113206104A
Authority
CN
China
Prior art keywords
layer
data storage
source
barrier
tunnel insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010903257.3A
Other languages
English (en)
Inventor
李南宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113206104A publication Critical patent/CN113206104A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

半导体装置以及该半导体装置的制造方法。提供了一种半导体装置及其制造方法。该半导体装置包括：层叠结构；源极结构；沟道结构，该沟道结构穿透层叠结构，该沟道结构连接到源极结构；以及第一存储器层，其插置在沟道结构和层叠结构之间。源极结构包括在第一存储器层和沟道结构之间突出的第一突出部。

Description

半导体装置以及该半导体装置的制造方法
技术领域
本公开总体上涉及半导体装置及其制造方法，更具体地，涉及一种三维半导体装置以及该半导体装置的制造方法。
背景技术
半导体装置包括利用金属氧化物半导体场效应晶体管(MOSFET)配置的集成电路。随着半导体装置的尺寸和设计规则逐渐减小，MOSFET的缩小逐渐加快。
MOSFET的缩小可能导致短沟道效应等，因此，半导体装置的操作特性可能劣化。因此，已研究了各种方法用于在克服由于半导体装置的高集成而引起的限制的同时形成具有更好性能的半导体装置。
此外，这种集成电路追求操作可靠性和低功耗。因此，已研究了在更小的空间中形成具有更高可靠性和更低功耗的装置的方法。
发明内容
根据本公开的一方面，提供了一种半导体装置，该半导体装置可包括：层叠结构；源极结构，其包括朝着层叠结构突出的第一突出部；沟道结构，该沟道结构穿透层叠结构，该沟道结构连接到源极结构；第一隧道绝缘层，其插置在沟道结构和层叠结构之间；第一数据存储层，其插置在第一隧道绝缘层和层叠结构之间；以及第一阻挡层，其插置在第一数据存储层和层叠结构之间，其中，第一突出部与第一隧道绝缘层的底表面、第一数据存储层的底表面和第一阻挡层的侧壁接触。
根据本公开的另一方面，提供了一种半导体装置，该半导体装置可包括：源极结构；层叠结构；沟道结构，该沟道结构穿透层叠结构，该沟道结构连接到源极结构；以及第一存储器层，其插置在沟道结构和层叠结构之间，其中，源极结构包括在第一存储器层和沟道结构之间突出的第一突出部，其中，第一突出部具有阶梯结构。
根据本公开的另一方面，提供了一种制造半导体装置的方法，该方法可包括以下步骤：形成源极牺牲层；在源极牺牲层上方形成层叠结构；形成存储器层，其中，该存储器层穿透层叠结构并且包括隧道绝缘层和围绕该隧道绝缘层的数据存储层；去除源极牺牲层以暴露存储器层；以及去除数据存储层的第一暴露区域，其中，当数据存储层的第一暴露区域被去除时，隧道绝缘层的第二暴露区域的一部分被去除。
根据本公开的另一方面，提供了一种制造半导体装置的方法，该方法可包括以下步骤：形成包括源极牺牲层的源极结构；在源极结构上方形成层叠结构；形成穿透层叠结构的沟道结构、围绕沟道结构的隧道绝缘层、围绕隧道绝缘层的数据存储层和围绕数据存储层的阻挡层；去除源极牺牲层以暴露阻挡层；蚀刻阻挡层以暴露数据存储层；蚀刻数据存储层以暴露隧道绝缘层；以及选择性地蚀刻隧道绝缘层，其中隧道绝缘层的氮的浓度高于阻挡层的氮的浓度。
附图说明
现在将在下文参照附图更充分地描述实施方式的示例；然而，其可按照不同的形式来具体实现，不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将彻底和完整，并且将向本领域技术人员充分传达实施方式的示例的范围。
实施方式提供一种能够改进操作可靠性的半导体装置以及该半导体装置的制造方法。
在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似的标号始终表示相似的元件。
图1A是根据本公开的实施方式的半导体装置的平面图。
图1B是沿着图1A所示的线A-A’截取的截面图。
图1C是图1B所示的区域B的放大图。
图1D是图1C所示的区域C的放大图。
图1E是图1C所示的区域D的放大图。
图2A是根据本公开的实施方式的半导体装置的截面图。
图2B是图2A所示的区域E的放大图。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I、图3J和图3K是示出图1A、图1B、图1C、图1D和图1E所示的半导体装置的制造方法的截面图。
图4A、图4B和图4C是示出图2A和图2B所示的半导体装置的制造方法的截面图。
图5是示出根据本公开的实施方式的存储器系统的配置的框图。
图6是示出根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
为了描述根据本公开的概念的实施方式，本文所公开的具体结构或功能描述仅是例示性的。根据本公开的概念的实施方式可按照各种形式实现，不能被解释为限于本文中所阐述的实施方式。
图1A是根据本公开的实施方式的半导体装置的平面图。图1B是沿着图1A所示的线A-A’截取的截面图。图1C是图1B所示的区域B的放大图。图1D是图1C所示的区域C的放大图。图1E是图1C所示的区域D的放大图。
参照图1A至图1E，根据这些实施方式的半导体装置可包括源极结构SCS。源极结构SCS可具有沿着由第一方向D1和第二方向D2限定的平面延伸的板的形状。第一方向D1和第二方向D2可彼此交叉。在示例中，第一方向D1和第二方向D2可彼此垂直。
在示例中，源极结构SCS可设置在基板上。在示例中，基板可以是半导体基板。在示例中，基板可以是体硅基板、绝缘体上硅基板、锗基板、绝缘体上锗基板、硅锗基板或通过选择性外延生长工艺形成的外延薄膜。
在示例中，源极结构SCS可设置在绝缘层上。绝缘层可以是覆盖外围电路元件和外围电路线的绝缘层。外围电路元件和外围电路线可设置在绝缘层中。在示例中，外围电路元件可包括构成行解码器、列解码器、页缓冲器电路和输入/输出电路的元件。外围电路线可电连接到外围电路元件。在示例中，绝缘层可包括氧化物。
源极结构SCS可包括第一源极层SL1、在第一源极层SL1上的蚀刻停止层ES以及在蚀刻停止层ES上的第二源极层SL2。第一源极层SL1、蚀刻停止层ES和第二源极层SL2可沿着第三方向D3依次层叠。第三方向D3可与第一方向D1和第二方向D2交叉。在示例中，第三方向D3可垂直于第一方向D1和第二方向D2。第一源极层SL1和第二源极层SL2可通过蚀刻停止层ES彼此间隔开。蚀刻停止层ES可设置在第一源极层SL1和第二源极层SL2之间。
第一源极层SL1、蚀刻停止层ES和第二源极层SL2中的每一个可具有沿着由第一方向D1和第二方向D2限定的平面延伸的板的形状。蚀刻停止层ES可包括绝缘材料。在示例中，蚀刻停止层ES可包括SiCO和SiCN中的至少一种。第一源极层SL1可包括半导体材料。在示例中，第一源极层SL1可包括多晶硅。第二源极层SL2可包括半导体材料。在示例中，第二源极层SL2可包括掺杂多晶硅。蚀刻停止层ES可包括与第一源极层SL1和第二源极层SL2的材料不同的材料。
层叠结构STS可设置在源极结构SCS上。层叠结构STS可与源极结构SCS接触。层叠结构STS可设置在第二源极层SL2上。层叠结构STS可包括在第三方向D3上交替地层叠的导电图案CP和绝缘图案IP。绝缘图案IP可设置在第二源极层SL2上，并且导电图案和绝缘图案IP可交替地层叠在绝缘图案IP上。层叠结构STS的绝缘图案IP的底表面可与源极结构SCS的顶表面SCS_T接触。层叠结构STS的绝缘图案IP的底表面可与源极结构SCS的第二源极层SL2的顶表面SL2_T接触。
绝缘图案IP可包括绝缘材料。在示例中，绝缘图案IP可包括氧化物。导电图案CP可包括导电材料。在示例中，导电图案CP可包括掺杂硅层、金属硅化物层、钨、镍和钴中的至少一种。导电图案CP可用作连接到存储器单元的字线或连接到选择晶体管的选择线。
层叠结构STS还可包括阻挡膜BR。阻挡膜BR可形成在导电图案CP与绝缘图案IP之间。阻挡膜BR可覆盖绝缘图案IP的表面。导电图案CP和绝缘图案IP可通过阻挡膜BR彼此间隔开。在示例中，阻挡膜BR可包括氧化铝。
层叠结构STS还可包括上绝缘图案110。上绝缘图案110可设置在层叠结构STS的最上部。上绝缘图案110可包括绝缘材料。在示例中，上绝缘图案110可包括氧化物。
可提供穿透层叠结构STS、第二源极层SL2和蚀刻停止层ES的沟道结构CS。沟道结构CS可在第三方向D3上延伸。沟道结构CS可电连接到第二源极层SL2。
沟道结构CS的最下部可设置在第一源极层SL1中。沟道结构CS的最下部可由第一源极层SL1围绕。沟道结构CS的最下部的水平可低于第一源极层SL1的顶表面的水平，并且可高于第一源极层SL1的底表面的水平。沟道结构CS的最下部的水平可低于蚀刻停止层ES的底表面的水平。
各个沟道结构CS可包括填充层FI和围绕填充层FI的沟道层CL。填充层FI和沟道层CL可穿透层叠结构STS、第二源极层SL2和蚀刻停止层ES。沟道层CL可电连接到第二源极层SL2。填充层FI可包括绝缘材料。在示例中，填充层可包括氧化物。沟道层CL可包括半导体材料。在示例中，沟道层CL可包括多晶硅。
与附图所示不同，沟道结构CS可不包括填充层FI，并且仅利用沟道层CL配置。
可提供围绕沟道结构CS的上部和中间部的第一存储器层ML1以及围绕沟道结构CS的下部的第二存储器层ML2。第一存储器层ML1可围绕沟道层CL的上部和中间部，并且第二存储器层ML2可围绕沟道层CL的下部。
第一存储器层ML1和第二存储器层ML2可在第三方向D3上彼此间隔开。第二源极层SL2可设置在第一存储器层ML1和第二存储器层ML2之间。第一存储器层ML1可设置在层叠结构STS中。第二存储器层ML2可设置在源极结构SCS的第一源极层SL1中。
第一存储器层ML1可包括围绕沟道层CL的上部和中间部的第一隧道绝缘层TL1、围绕第一隧道绝缘层TL1的第一数据存储层DL1以及围绕第一数据存储层DL1的第一阻挡层BKL1。第一隧道绝缘层TL1的宽度可小于第一阻挡层BKL1的宽度。在示例中，第一隧道绝缘层TL1在第一方向D1上的宽度可被定义为第一宽度W1，第一阻挡层BKL1在第一方向D1上的宽度可被定义为第二宽度W2。第一宽度W1可小于第二宽度W2。
第二存储器层ML2可包括围绕沟道层CL的下部的第二隧道绝缘层TL2、围绕第二隧道绝缘层TL2的第二数据存储层DL2以及围绕第二数据存储层DL2的第二阻挡层BKL2。第二隧道绝缘层TL2的宽度可小于第二阻挡层BKL2的宽度。在示例中，第二隧道绝缘层TL2在第一方向D1上的宽度可被定义为第三宽度W3，第二阻挡层BKL2在第一方向D1上的宽度可被定义为第四宽度W4。第三宽度W3可小于第四宽度W4。在示例中，第三宽度W3可等于第一宽度W1。在示例中，第四宽度W4可等于第二宽度W2。
第一存储器层ML1可被插置在沟道结构CS和层叠结构STS之间。第一隧道绝缘层TL1可被插置在沟道结构CS和层叠结构STS之间，第一数据存储层DL1可被插置在第一隧道绝缘层TL1和层叠结构STS之间，第一阻挡层BKL1可被设置在第一数据存储层DL1和层叠结构STS之间。
第二存储器层ML2可被插置在沟道结构CS和第一源极层SL1之间。第二隧道绝缘层TL2可被设置在沟道结构CS和第一源极层SL1之间，第二数据存储层DL2可被插置在第二隧道绝缘层TL2和第一源极层SL1之间，第二阻挡层BKL2可被插置在第二数据存储层DL2和第一源极层SL1之间。
第一隧道绝缘层TL1和第二隧道绝缘层TL2可在第三方向D3上彼此间隔开。第二源极层SL2可设置在第一隧道绝缘层TL1和第二隧道绝缘层TL2之间。第一数据存储层DL1和第二数据存储层DL2可在第三方向上彼此间隔开。第二源极层SL2可设置在第一数据存储层DL1和第二数据存储层DL2之间。第一阻挡层BKL1和第二阻挡层BKL2可在第三方向D3上彼此间隔开。第二源极层SL2可设置在第一阻挡层BKL1和第二阻挡层BKL2之间。
第一隧道绝缘层TL1和第二隧道绝缘层TL2可包括电荷可隧穿的材料。在示例中，第一隧道绝缘层TL1和第二隧道绝缘层TL2可包括包含氮的氧化物。
第一数据存储层DL1和第二数据存储层DL2可包括可捕获电荷的材料。在示例中，第一数据存储层DL1和第二数据存储层DL2可包括氮化物。
第一阻挡层BKL1和第二阻挡层BKL2可包括能够阻挡电荷的移动的材料。在示例中，第一阻挡层BKL1和第二阻挡层BKL2可包括氧化物。
在示例中，第一数据存储层DL1和第二数据存储层DL2的氮的浓度可高于第一阻挡层BKL1和第二阻挡层BKL2的氮的浓度。在示例中，第一阻挡层BKL1和第二阻挡层BKL2可不包含氮。在示例中，第一隧道绝缘层TL1和第二隧道绝缘层TL2的氮的浓度可高于第一阻挡层BKL1和第二阻挡层BKL2的氮的浓度。在示例中，第一隧道绝缘层TL1和第二隧道绝缘层TL2的氮的浓度可低于第一数据存储层DL1和第二数据存储层DL2的氮的浓度。
蚀刻停止层ES可与沟道结构CS间隔开。第二存储器层ML2的第二阻挡层BKL2和稍后将描述的第二突出部P2可被设置在蚀刻停止层ES和沟道结构CS之间。
源极结构SCS的第二源极层SL2可包括第一突出部P1和第二突出部P2。
第一突出部P1可朝着层叠结构STS突出。第一突出部P1可从源极结构SCS的顶表面SCS_T在第三方向上突出。第一突出部P1可从第二源极层SL2的顶表面SL2_T在第三方向D3上突出。
第一突出部P1可具有围绕沟道结构CS的环的形状。第一突出部P1可在第一存储器层ML1和沟道结构CS之间突出。第一突出部P1可在第一存储器层ML1的第一阻挡层BKL1和沟道结构CS之间突出。
第一突出部P1可与第一隧道绝缘层TL1的底表面TL1_B、第一数据存储层DL1的侧壁DL1_S、第一数据存储层DL1的底表面DL1_B和第一阻挡层BLK1的侧壁BKL1_S接触。第一突出部P1可位于与层叠结构STS的最下部的绝缘图案IP相同的水平处。第一突出部P1的至少一部分和层叠结构STS的最下部的绝缘图案IP的至少一部分可位于相同的水平处。
第一隧道绝缘层TL1的底表面TL1_B、第一数据存储层DL1的底表面DL1_B和第一阻挡层BKL1的底表面BKL1_B可具有不同的水平。第一数据存储层DL1的底表面DL1_B可位于比第一隧道绝缘层TL1的底表面TL1_B的水平低的水平处。第一阻挡层BKL1的底表面BKL1_B可位于比第一数据存储层DL1的底表面DL1_B的水平低的水平处。源极结构的顶表面SCS_T可与第一阻挡层BKL1的底表面BKL1_B接触。第二源极层SL2的顶表面SL2_T可与第一阻挡层BKL1的底表面BKL1_B接触。
第一突出部P1可具有阶梯结构。第一突出部P1的与第一隧道绝缘层TL1、第一数据存储层DL1和第一阻挡层BKL1接触的表面可具有阶梯形状。第一突出部P1的表面可沿着第一阻挡层BKL1的底表面BKL1_B、第一数据存储层DL1的侧壁DL1_S、第一数据存储层DL1的底表面DL1_B和第一阻挡层BKL1的侧壁BKL1_S形成为阶梯形状。
第一突出部P1可包括第一部分P1a和第二部分P1b。第一部分P1a可与第一隧道绝缘层TL1的底表面TL1_B和第一数据存储层DL1的侧壁DL1_S接触。第二部分P1b可与第一数据存储层DL1的底表面DL1_B和第一阻挡层BKL1的侧壁BKL1_S接触。
第一部分P1a和第二部分P1b中的每一个可具有恒定的宽度。在示例中，第一部分P1a和第二部分P1b中的每一个在第一方向D1上的宽度可恒定。第一部分P1a和第二部分P1b可具有不同的宽度。第二部分P1b的宽度可大于第一部分P1a的宽度。在示例中，第一部分P1a在第一方向D1上的宽度可被定义为第五宽度W5，第二部分P1b在第一方向D1上的宽度可被定义为第六宽度W6。第六宽度W6可大于第五宽度W5。在示例中，第五宽度W5可等于第二宽度W2。
第一突出部P1可被设置在第二源极层SL2的顶表面SL2_T和第一隧道绝缘层TL1的底表面TL1_B之间。第一突出部P1可被设置在第一阻挡层BKL1和沟道结构CS之间。
第一突出部P1的第一部分P1a可被设置在第一隧道绝缘层TL1的底表面TL1_B和第一数据存储层DL1的底表面DL1_B之间。第一突出部P1的第一部分P1a可被设置在沟道层CL和第一数据存储层DL1的侧壁DL1_S之间。第一突出部P1的第二部分P1b可被设置在第一数据存储层DL1的底表面DL1_B和第一阻挡层BKL1的底表面BKL1_B之间。第一突出部P1的第二部分P1b可被设置在沟道层CL和第一阻挡层BKL1的侧壁BKL1_S之间。
第一突出部P1可以是第二源极层SL2的一部分。第一突出部P1可包括半导体材料。在示例中，第一突出部P1可包括掺杂多晶硅。
第二突出部P2可从第二源极层SL2的底表面SL2_B在第三方向D3的相反方向上突出。第二突出部P2可朝着第一源极层SL1突出。
第二突出部P2可具有围绕沟道结构CS的环的形状。第二突出部P2可在第二存储器层ML2和沟道结构CS之间突出。第二突出部P2可在第二存储器层ML2的第二阻挡层BKL2和沟道结构CS之间突出。
第二突出部P2可与第二隧道绝缘层TL2的顶表面TL2_T、第二数据存储层DL2的侧壁DL2_S、第二数据存储层DL2的顶表面DL2_T和第二阻挡层BKL2的侧壁BKL2_S接触。第二突出部P2可位于与蚀刻停止层ES相同的水平处。第二突出部P2的至少一部分和蚀刻停止层ES的至少一部分可位于相同的水平处。
第二隧道绝缘层TL2的顶表面TL2_T、第二数据存储层DL2的顶表面DL2_T和第二阻挡层BKL2的顶表面BKL2_T可具有不同的水平。第二数据存储层DL2的顶表面DL2_T可位于比第二阻挡层BKL2的顶表面BKL2_T的水平低的水平处。第二隧道绝缘层TL2的顶表面TL2_T可位于比第二数据存储层DL2的顶表面DL2_T的水平低的水平处。第二源极层SL2的底表面SL2_B可与第二阻挡层BKL2的顶表面BKL2_T接触。
第二突出部P2可具有阶梯结构。第二突出部P2的与第二隧道绝缘层TL2、第二数据存储层DL2和第二阻挡层BKL2接触的表面可具有阶梯形状。第二突出部P2的表面可沿着第二隧道绝缘层TL2的顶表面TL2_T、第二数据存储层DL2的侧壁DL2_S、第二数据存储层DL2的顶表面DL2_T和第二阻挡层BKL2的侧壁BLK2_S形成为阶梯形状。
第二突出部P2可包括第三部分P2a和第四部分P2b。第三部分P2a可与第二隧道绝缘层TL2的顶表面TL2_T和第二数据存储层DL2的侧壁DL2_S接触。第四部分P2b可与第二数据存储层DL2的顶表面DL2_T和第二阻挡层BKL2的侧壁BKL2_S接触。
第三部分P2a和第四部分P2b中的每一个可具有恒定的宽度。在示例中，第三部分P2a和第四部分P2b中的每一个在第一方向D1上的宽度可恒定。第三部分P2a和第四部分P2b可具有不同的宽度。第四部分P2b的宽度可大于第三部分P2a的宽度。在示例中，第三部分P2a在第一方向D1上的宽度可被定义为第七宽度W7，第四部分P2b在第一方向D1上的宽度可被定义为第八宽度W8。第八宽度W8可大于第七宽度W7。在示例中，第七宽度W7可等于第四宽度W4。
第二突出部P2可被设置在第二源极层SL2的底表面SL2_B和第二隧道绝缘层TL2的顶表面TL2_T之间。第二突出部P2可被设置在第二阻挡层BKL2和沟道结构CS之间。
第二突出部P2的第三部分P2a可被设置在第二隧道绝缘层TL2的顶表面TL2_T和第二数据存储层DL2的顶表面DL2_T之间。第二突出部P2的第三部分P2a可被设置在沟道层CL和第二数据存储层DL2的侧壁DL2_S之间。第二突出部P2的第四部分P2b可被设置在第二数据存储层DL2的顶表面DL2_T和第二阻挡层BKL2的顶表面BKL2_T之间。第二突出部P2的第四部分P2b可被设置在沟道层CL和第二阻挡层BKL2的侧壁BKL2_S之间。
第二突出部P2可以是第二源极层SL2的一部分。第二突出部P2可包括半导体材料。在示例中，第二突出部P2可包括掺杂多晶硅。
第一绝缘层120可设置在层叠结构STA上。第一绝缘层120可覆盖沟道结构CS和第一存储器层ML1。第一绝缘层120可包括绝缘材料。在示例中，第一绝缘层120可包括氧化物。
可提供穿透层叠结构STS和第一绝缘层120的狭缝结构SLS。狭缝结构SLS可在第二方向D2上延伸。狭缝结构SLS可在第三方向D3上延伸。狭缝结构SLS可在第三方向D3上穿透层叠结构STS和第一绝缘层120。狭缝结构SLS可被设置在沟道结构CS之间。第一组的沟道结构CS和第二组的沟道结构CS可在第一方向D1上彼此间隔开，狭缝结构SLS插置在它们之间。
狭缝结构SLS可包括第一间隔物SP1、第二间隔物SP2和公共源极线CSL。第二间隔物SP2可设置在公共源极线CSL的两侧。第二间隔物SP2可在第一方向D1上彼此间隔开。公共源极线CSL可设置在第二间隔物SP2之间。第二间隔物SP2可沿着公共源极线CSL的两个侧壁形成。
第一间隔物SP1可设置在公共源极线CSL的两侧。第一间隔物SP1可在第一方向D1上彼此间隔开。第二间隔物SP2和公共源极线CSL可设置在第一间隔物SP1之间。第一间隔物SP1可沿着第二间隔物SP2的侧壁形成。
公共源极线CSL可电连接到源极结构SCS。公共源极线CSL可电连接到第二源极层SL2。公共源极线CSL可与第二源极层SL2一体地形成。换言之，公共源极线CSL可没有任何边界地联接到第二源极层SL2。公共源极线CSL和导电图案CP可通过第一间隔物SP1和第二间隔物SP2彼此电隔离。
第一间隔物SP1、第二间隔物SP2和公共源极线CSL中的每一个可在第二方向D2和第三方向D3上延伸。第一间隔物SP1可具有弯曲底表面。
阻挡膜BR的一部分可形成在层叠结构STS的绝缘图案IP与第一间隔物SP1之间。
第一间隔物SP1可包括在第三方向D3上延伸的第一部分和从第一部分突出的第二部分。第二部分可从第一部分在第一方向D1或第一方向D1的相反方向上突出。第二部分可与导电图案CP接触。
第一间隔物SP1可包括绝缘材料。在示例中，第一间隔物SP1可包括氧化物。第二间隔物SP2可包括绝缘材料。在示例中，第二间隔物SP2可包括氮化物。公共源极线CSL可包括导电材料。在示例中，公共源极线CSL可包括掺杂多晶硅和钨中的至少一种。
可提供连接到沟道结构CS的位线触点BCT。位线触点BCT可电连接到沟道结构CS的沟道层CL。位线触点BCT可穿透第一绝缘层120。位线触点BCT可包括导电材料。在示例中，位线触点BCT可包括钨、铝或铜。位线触点BCT可连接到位线。
蚀刻停止层所包括的材料可相对于第一源极层SL1、第二源极层SL2、绝缘图案IP以及第一间隔物SP1和第二间隔物SP2中的每一个所包括的材料具有蚀刻选择性。蚀刻停止层ES所包括的材料可相对于第一隧道绝缘层TL1和第二隧道绝缘层TL2、第一数据存储层DL1和第二数据存储层DL2、第一阻挡层BKL1和第二阻挡层BKL2以及沟道层CL中的每一个所包括的材料具有蚀刻选择性。在示例中，蚀刻停止层ES所包括的材料可相对于氧化物、氮化物和半导体材料具有蚀刻选择性。
在根据这些实施方式的半导体装置中，作为第二源极层SL2的一部分的第一突出部P1可形成为阶梯形状。因此，第二源极层SL2与沟道结构CS的接触面积可增加。此外，第一突出部P1被形成为相对靠近源极选择线，因此可相对容易地形成沟道层CL的结交叠区域。
在示例中，形成结交叠区域而无需任何高热处理工艺，从而可防止由于高热处理工艺而引起的源极选择线的特性改变。因此，在擦除操作期间可生成稳定栅极感应漏极泄漏(GIDL)电流，并且源极选择线的截止泄漏可最小化。因此，可确保擦除操作的可靠性。此外，源极选择线的特性改进，从而源极选择线的数量可最小化。
图2A是根据本公开的实施方式的半导体装置的截面图。图2B是图2A所示的区域E的放大图。
除了下述部分之外，根据这些实施方式的半导体装置可与图1A至图1E所示的半导体存储器装置相似。
参照图2A和图2B，第一阻挡层BLK1可包括第一阻挡部BKL1a和第二阻挡部BKL1b。第一阻挡部BKL1a可以是围绕第一数据存储层DL1的部分。第二阻挡部BKL1b可以是与第一数据存储层DL1间隔开的部分。
第一阻挡部BKL1a可具有恒定的宽度。第二阻挡部BKL1b可具有恒定的宽度。第二阻挡部BKL1b的宽度可小于第一阻挡部BKL1a的宽度。在示例中，第一阻挡部BKL1a在第一方向D1上的宽度可被定义为第一宽度W1，第二阻挡部BKL1b在第一方向上的宽度可被定义为第二宽度W2。第一宽度W1可大于第二宽度W2。
第二阻挡部BKL1b的上部和第一阻挡部BKL1a的下部可彼此连接。第二阻挡部BKL1b的底表面的水平可与层叠结构STS的最下部的绝缘图案IP的底表面的水平相等。
第二源极层SL2可包括第三突出部P3。第三突出部P3可从第二源极层SL2的顶表面在第三方向D3上突出。第三突出部P3可与第一隧道绝缘层TL1的底表面、第一数据存储层DL1的底表面、第一阻挡部BKL1a的底表面和第二阻挡部BKL1b的侧壁接触。
第一隧道绝缘层TL1的底表面、第一数据存储层DL1的底表面和第一阻挡部BKL1a的底表面可位于相同的水平处。第三突出部P3可被设置在沟道层CL和第二阻挡部BKL1b的侧壁之间。第二阻挡部BKL1b可围绕第三突出部P3。第一阻挡部BKL1a可位于比第三突出部P3的水平高的水平处。第二阻挡部BKL1b可位于与第三突出部P3相同的水平处。
第二阻挡层BKL2可包括第三阻挡部BKL2a和第四阻挡部BKL2b。第三阻挡部BKL2a可以是围绕第二数据存储层DL2的部分。第四阻挡部BKL2b可以是与第二数据存储层DL2间隔开的部分。
第三阻挡部BKL2a可具有恒定的宽度。第四阻挡部BKL2b可具有恒定的宽度。第四阻挡部BKL2b的宽度可小于第三阻挡部BKL2a的宽度。在示例中，第三阻挡部BKL2a在第一方向D1上的宽度可被定义为第三宽度W3，第四阻挡部BKL2b在第一方向D1的宽度上可被定义为第四宽度W4。第三宽度W3可大于第四宽度W4。
第四阻挡部BKL2b的下部和第三阻挡部BKL2a的上部可彼此连接。第四阻挡部BKL2b的顶表面的水平可高于蚀刻停止层ES的顶表面的水平。
第二源极层SL2可包括第四突出部P4。第四突出部P4可从第二源极层SL2的底表面在第三方向D3的相反方向上突出。第四突出部P4可与第二隧道绝缘层TL2的顶表面、第二数据存储层DL2的顶表面、第三阻挡部BKL2a的顶表面和第四阻挡部BKL2b的侧壁接触。
第二隧道绝缘层TL2的顶表面、第二数据存储层DL2的顶表面和第三阻挡部BKL2a的顶表面可位于相同的水平处。第四突出部P4可被设置在沟道层CL和第四阻挡部BKL2b的侧壁之间。第四阻挡部BKL2b可围绕第四突出部P4。第三阻挡部BKL2a可位于比第四突出部P4的水平低的水平处。第四阻挡部BKL2b可位于与第四突出部P4相同的水平处。
在根据这些实施方式的半导体装置中，第三突出部P3被形成为相对靠近源极选择线，因此可相对容易地形成沟道层CL的结交叠区域。
在示例中，形成结交叠区域而无需任何高热处理工艺，从而可防止由于高热处理工艺而引起的源极选择线的特性改变。因此，在擦除操作期间可生成GIDL电流，并且源极选择线的截止泄漏可最小化。因此，可确保擦除操作的可靠性。此外，源极选择线的特性改进，从而源极选择线的数量可最小化。
图3A至图3K是示出图1A至图1E所示的半导体装置的制造方法的截面图。
为了描述方便，参照图1A至图1E描述的组件由相似标号指代，并且将省略重复的描述。
下述制造方法仅是图1A至图1E所示的半导体存储器装置的制造方法的一个实施方式，并且图1A至图1E所示的半导体存储器装置的制造方法可不限于下述方法。
参照图3A，可在第一源极层SL1上依次形成蚀刻停止层ES和源极牺牲层SFL。第一源极层SL1、蚀刻停止层ES和源极牺牲层SFL可在第三方向D3上依次层叠。第一源极层SL1和源极牺牲层SFL可在第三方向D3上彼此间隔开，并且蚀刻停止层ES可被设置在第一源极层SL1和源极牺牲层SFL之间。
第一源极层SL1可包括半导体材料。在示例中，第一源极层SL1可包括多晶硅。蚀刻停止层ES可包括绝缘材料。在示例中，蚀刻停止层ES可包括SiCO和SiCN中的至少一种。源极牺牲层SFL可包括半导体材料。在示例中，源极牺牲层SFL可包括多晶硅。
参照图3B，可在源极牺牲层SFL上形成层叠结构STS。层叠结构STS可包括层叠的绝缘层IL和层叠的牺牲层FL。层叠的绝缘层IL和层叠的牺牲层FL可在第三方向D3上交替地层叠。层叠的绝缘层IL可设置在源极牺牲层SFL上，并且层叠的绝缘层IL和层叠的牺牲层FL可在层叠的绝缘层IL上交替地层叠。
层叠的绝缘层IL和层叠的牺牲层FL可包括绝缘材料。在示例中，层叠的绝缘层IL可包括氧化物。在示例中，层叠的牺牲层FL可包括氮化物。
尽管在这些实施方式中描述了在层叠的绝缘层IL和层叠的牺牲层FL之后利用导电图案CP替换层叠的牺牲层FL的情况，但本公开不限于此。在示例中，可在交替地形成层叠的绝缘层IL和导电层之后形成沟道结构CS和存储器层ML。
参照图3C，可形成穿透层叠结构STS、源极牺牲层SFL和蚀刻停止层ES的沟道结构CS和存储器层ML。沟道结构CS和存储器层ML可穿透层叠结构STS的层叠的绝缘层IL和层叠的牺牲层FL。
沟道结构CS可包括沟道层CL和填充层FI。存储器层ML可包括隧道绝缘层TL、数据存储层DL和阻挡层BKL。
形成沟道结构CS和存储器层CL的工艺可包括形成穿透层叠结构STS、源极牺牲层SFL和蚀刻停止层ES的第一孔HO1的工艺以及在第一孔HO1中依次形成阻挡层BKL、数据存储层DL、隧道绝缘层TL、沟道层CL和填充层FI的工艺。
在示例中，隧道绝缘层TL可包括包含氮的氧化物。数据存储层DL可包括可捕获电荷的材料。在示例中，数据存储层DL可包括氮化物。阻挡层BKL可包括能够阻挡电荷的移动的材料。在示例中，阻挡层BKL可包括氧化物。在示例中，阻挡层BKL可不包括氮。
在示例中，隧道绝缘层TL的氮的浓度可高于阻挡层BKL的氮的浓度。在示例中，隧道绝缘层TL可包括氮，并且阻挡层BKL可不包括氮。
阻挡层BKL的宽度可大于隧道绝缘层TL的宽度。在示例中，阻挡层BKL在第一方向D1上的宽度可大于隧道绝缘层TL在第一方向D1上的宽度。
可形成穿透层叠结构STS的第一沟槽TR1。第一沟槽TR1可在第二方向D2上延伸。第一沟槽TR1可穿透层叠结构STS的层叠的绝缘层IL和层叠的牺牲层FL。第一沟槽TR1的底表面可位于源极牺牲层SFL中。第一沟槽TR1的底表面可由源极牺牲层SFL限定。第一沟槽TR1的底表面可位于源极牺牲层SFL的顶表面和底表面之间。
根据形成第一孔HO1的工艺和形成第一沟槽TR1的工艺，层叠的绝缘层IL和层叠的牺牲层FL可被构图，从而形成绝缘图案IP和牺牲图案FP。
参照图3D，可形成牺牲氧化物层FOL、导电图案CP和阻挡膜BR。
可通过将源极牺牲层SFL的一部分氧化来形成牺牲氧化物层FOL。源极牺牲层SFL的通过第一沟槽TR1暴露的表面可被氧化，从而形成牺牲氧化物层FOL。在示例中，可通过经由第一沟槽TR1供应氧气来将源极牺牲层SFL的表面氧化。牺牲氧化物层FOL可包括绝缘材料。在示例中，牺牲氧化物层FOL可包括氧化物。
形成导电图案CP和阻挡膜BR的工艺可包括通过选择性地去除牺牲图案FP来在绝缘图案IP之间形成空白空间的工艺、沿着绝缘图案IP的表面、沟道结构CS的表面和牺牲氧化物层FOL的表面形成阻挡膜BR的工艺、通过沿着阻挡膜BR的表面形成导电层来填充空白空间的工艺以及通过对导电层进行构图来形成导电图案CP的工艺。
导电层可完全填充空白空间，并且填充第一沟槽TR1的一部分。形成在空白空间中的导电层的部分可彼此隔离，从而形成导电图案CP。
参照图3E，可在第一沟槽TR1中形成间隔物SP。间隔物SP可包括绝缘材料。在示例中，间隔物SP可包括第一至第四间隔物SP1、SP2、SP3和SP4。形成间隔物SP的工艺可包括在阻挡膜BR和导电图案CP的表面上形成第一间隔物SP1的工艺、在第一间隔物SP1的表面上形成第二间隔物SP2的工艺、在第二间隔物SP2的表面上形成第三间隔物SP3的工艺以及在第三间隔物SP3的表面上形成第四间隔物SP4的工艺。
间隔物SP可填充第一沟槽TR1的一部分。换言之，间隔物SP可不完全填充第一沟槽TR1。第一沟槽TR1的未被间隔物SP填充的部分可被定义为第二沟槽TR2。第二沟槽TR2可在第二方向D2上延伸。第四间隔物SP4的表面可通过第二沟槽TR2暴露。第二沟槽TR2可由第四间隔物SP4的表面限定。
第一至第四间隔物SP1、SP2、SP3和SP4可包括绝缘材料。在示例中，第一间隔物SP1和第三间隔物SP3可包括氧化物。在示例中，第二间隔物SP2和第四间隔物SP4可包括氮化物。
参照图3F，可形成第三沟槽TR3。第三沟槽TR3可在第二沟槽D2中延伸。第三沟槽TR3可穿透间隔物SP和牺牲氧化物层FOL。第三沟槽TR3可穿透第一至第四间隔物SP1、SP2、SP3和SP4。第三沟槽TR3的底表面可位于源极牺牲层SFL中。在示例中，可通过回蚀工艺形成第三沟槽TR3。当形成第三沟槽TR3时，源极牺牲层SFL可暴露。源极牺牲层SFL可通过第二沟槽TR2和第三沟槽TR3暴露。
参照图3G，可去除源极牺牲层SFL。源极牺牲层SFL可包括与蚀刻停止层ES的材料不同的材料。源极牺牲层SFL所包括的材料可相对于蚀刻停止层ES所包括的材料具有蚀刻选择性。源极牺牲层SFL可包括与间隔物SP的材料不同的材料。源极牺牲层SFL所包括的材料可相对于间隔物SP所包括的材料具有蚀刻选择性。源极牺牲层SFL可包括与牺牲氧化物层FOL的材料不同的材料。源极牺牲层SFL所包括的材料可相对于牺牲氧化物层FOL所包括的材料具有蚀刻选择性。
可通过蚀刻工艺去除源极牺牲层SFL。可通过湿法蚀刻工艺或干法蚀刻工艺去除源极牺牲层SFL。可使用能够选择性地去除源极牺牲层SFL的蚀刻材料来执行蚀刻工艺。
当源极牺牲层SFL被去除时，可形成第一空腔CA1。通过去除源极牺牲层SFL而形成的空白空间可被定义为第一空腔CA1。当形成第一空腔CA1时，蚀刻停止层ES的顶表面可暴露，存储器层ML的阻挡层BKL可暴露，并且层叠结构STS的最下部的绝缘图案IP的底表面可暴露。
阻挡层BKL的通过第一空腔CA1暴露的部分可被定义为第一暴露区域BKL_E。当源极牺牲层SFL被去除时，阻挡层BKL的第一暴露区域BKL_E可暴露。阻挡层BKL的第一暴露区域BKL_E可被设置在层叠结构STS和蚀刻停止层ES之间。
参照图3H，可去除阻挡层BKL的第一暴露区域BKL_E。可通过蚀刻工艺去除阻挡层BKL的第一暴露区域BKL_E。可使用第一蚀刻材料执行去除阻挡层BKL的第一暴露区域BKL_E的工艺。在示例中，可通过干法蚀刻工艺去除阻挡层BKL的第一暴露区域BKL_E。在示例中，干法蚀刻工艺可以是干法清洁工艺。
当阻挡层BKL的第一暴露区域BKL_E被去除时，阻挡层BKL可被分离为第一阻挡层BKL1和第二阻挡层BKL2。第一阻挡层BLK1和第二阻挡层BKL2可在第三方向DR3上彼此间隔开。
在阻挡层BKL的第一暴露区域BKL_E被去除时，蚀刻停止层ES可防止第一源极层SL1暴露。在阻挡层BKL的第一暴露区域BKL_E被去除时，蚀刻停止层ES可保护第一源极层SL1免受第一蚀刻材料影响。
牺牲氧化物层FOL可在阻挡层BKL的第一暴露区域BKL_E被去除的同时或者通过单独的工艺去除。
第一间隔物SP1和第三间隔物SP3的部分可在阻挡层BKL的第一暴露区域BKL_E被去除的同时或通过单独的工艺去除。第一间隔物SP1的通过第三沟槽TR3暴露的部分可被去除，并且第三间隔物SP3的通过第三沟槽TR3暴露的部分可被去除。
第四间隔物SP4所包括的材料可相对于阻挡层BKL所包括的材料具有蚀刻选择性。第一至第三间隔物SP1、SP2和SP3可由第四间隔物SP4保护。
当阻挡层BKL的第一暴露区域BKL_E被去除时，第一空腔CA1可扩展，并且数据存储层DL可通过第一空腔CA1暴露。
数据存储层DL的通过第一空腔CA1暴露的部分可被定义为第二暴露区域DL_E。当阻挡层BKL的第一暴露区域BKL_E被去除时，数据存储层DL的第二暴露区域DL_E可暴露。数据存储层DL的第二暴露区域DL_E可被设置在层叠结构STS和蚀刻停止层ES之间。
参照图3I，可去除数据存储层DL的第二暴露区域DL_E。可通过蚀刻工艺去除数据存储层DL的第二暴露区域DL_E。去除数据存储层DL的第二暴露区域DL_E的工艺可使用第二蚀刻材料来执行。
在示例中，第二蚀刻材料可以是能够蚀刻氮化物的材料。在示例中，第二蚀刻材料可包括磷酸和水。在示例中，第二蚀刻材料还可包括另一材料以及磷酸和水。
第二蚀刻材料蚀刻氮化物的速度可比第二蚀刻材料蚀刻氧化物的速度快。在示例中，第二蚀刻材料蚀刻氮化物的速度可比第二蚀刻材料蚀刻氧化物的速度快五倍至二十倍。
在示例中，可通过湿法蚀刻工艺去除数据存储层DL的第二暴露区域DL_E。在示例中，湿法蚀刻工艺可以是浸出工艺。
当数据存储层DL的第二暴露区域DL_E被去除时，数据存储层DL可被分离为第一数据存储层DL1和第二数据存储层DL2。第一数据存储层DL1和第二数据存储层DL2可在第三方向D3上彼此间隔开。
当数据存储层DL的第二暴露区域DL_E被去除时，数据存储层DL的与第二暴露区域DL_E相邻的部分可被一起去除。因此，第一数据存储层DL1的底表面可位于比第一阻挡层BKL1的底表面的水平高的水平处，并且第二数据存储层DL2的顶表面可位于比第二阻挡层BLK2的顶表面的水平低的水平处。
当数据存储层DL的第二暴露区域DL_E被去除时，第一空腔CA1可扩展，并且隧道绝缘层TL可通过第一空腔CA1暴露。
隧道绝缘层TL的通过第一空腔CA1暴露的部分可被定义为第三暴露区域TL_E。当数据存储层DL_E的第二暴露区域DL_E被去除时，隧道绝缘层TL的第三暴露区域TL_E可暴露。隧道绝缘层TL的第三暴露区域TL_E可被设置在第一数据存储层DL1的底表面和第二数据存储层DL2的顶表面之间。
当数据存储层DL_E的第二暴露区域DL_E被去除时，隧道绝缘层TL的第三暴露区域TL_E的一部分可与数据存储层DL_E的第二暴露区域DL_E一起被去除。隧道绝缘层TL的第三暴露区域TL_E的一部分可被去除数据存储层DL的第二蚀刻材料去除。
在示例中，隧道绝缘层TL被第二蚀刻材料蚀刻的速度可比数据存储层DL被第二蚀刻材料蚀刻的速度低。因此，当数据存储层DL_E的第二暴露区域DL_E被去除时，隧道绝缘层TL的第三暴露区域TL_E的一部分可保留。
在示例中，由于隧道绝缘层TL的氮的浓度低于数据存储层DL的氮的浓度，所以当数据存储层DL的第二暴露区域DL_E被去除时，隧道绝缘层TL的第三暴露区域TL_E的一部分可保留。
隧道绝缘层TL的第三暴露区域TL_E的未被去除而是保留的部分可被定义为剩余部分TL_R。隧道绝缘层TL的剩余部分TL_R可位于第一空腔CA1和沟道结构CS之间。
在数据存储层DL的第二暴露区域DL_E和隧道绝缘层TL的第三暴露区域TL_E的部分被去除时，第一阻挡层BKL1和第二阻挡层BLK2可不被蚀刻。
在示例中，由于第一阻挡层BKL1和第二阻挡层BKL2的氮的浓度低于隧道绝缘层TL的氮的浓度，所以第一阻挡层BKL1和第二阻挡层BKL2可不被蚀刻，或者第一阻挡层BKL1和第二阻挡层BKL2的蚀刻量可小于隧道绝缘层TL的蚀刻量。
在数据存储层DL的第二暴露区域DL_E和隧道绝缘层TL的第三暴露区域TL_E的部分被去除时，蚀刻停止层ES可防止第一源极层SL暴露。在数据存储层DL的第二暴露区域DL_E和隧道绝缘层TL的第三暴露区域TL_E的部分被去除时，蚀刻停止层ES可保护第一源极层SL1免受第二蚀刻材料影响。
第四间隔物SP4可在数据存储层DL的第二暴露区域DL_E和隧道绝缘层TL的第三暴露区域TL_E的部分被去除的同时或通过单独的工艺去除。当第四间隔物SP4被去除时，第三间隔物SP3的侧壁可暴露。
第二间隔物SP2的一部分可在数据存储层DL的第二暴露区域DL_E和隧道绝缘层TL的第三暴露区域TL_E的部分被去除的同时或通过单独的工艺去除。第二间隔物SP2的通过第三沟槽TR3暴露的部分可被去除。
在数据存储层DL被蚀刻时，第一间隔物SP1和第二间隔物SP2可由第三间隔物SP3保护。
参照图3J，可去除隧道绝缘层TL的剩余部分TL_R。隧道绝缘层TL的剩余部分TL_R可通过蚀刻工艺去除。去除隧道绝缘层TL的剩余部分TL_R的工艺可使用第三蚀刻材料来执行。在示例中，第三蚀刻材料可以是能够蚀刻包含氮的氧化物的材料。在示例中，可通过干法蚀刻工艺来蚀刻隧道绝缘层TL的剩余部分TL_R。在示例中，干法蚀刻工艺可以是干法清洁工艺。
当隧道绝缘层TL的剩余部分TL_R被蚀刻时，隧道绝缘层TL可被分离为第一隧道绝缘层TL1和第二隧道绝缘层TL2。第一隧道绝缘层TL1和第二隧道绝缘层TL2可在第三方向D3上彼此间隔开。
当隧道绝缘层TL的剩余部分TL_R被去除时，与隧道绝缘层TL的剩余部分TL_R相邻的隧道绝缘层TL的部分可与隧道绝缘层TL的剩余部分TL_R一起被去除。因此，第一隧道绝缘层TL1的底表面可位于比第一数据存储层DL1的底表面的水平高的水平处，并且第二隧道绝缘层TL2的顶表面可位于比第二数据存储层DL2的顶表面的水平低的水平处。
当隧道绝缘层TL的剩余部分TL_R被去除时，第一空腔CA1可扩展。沟道结构CS可通过第一空腔CA1暴露。
可相对于第一阻挡层BKL1和第二阻挡层BKL2选择性地蚀刻隧道绝缘层TL的剩余部分TL_R。换言之，当隧道绝缘层TL的剩余部分TL_R被蚀刻时，第一阻挡层BKL1和第二阻挡层BKL2可不被蚀刻，或者第一阻挡层BKL1和第二阻挡层BKL2的蚀刻量可小于隧道绝缘层TL的剩余部分TL_R的蚀刻量。当隧道绝缘层TL的剩余部分TL_R被去除时，可不失去第一阻挡层BKL1和第二阻挡层BKL2。
可在隧道绝缘层TL相对于第一阻挡层BKL1和第二阻挡层BKL2具有高蚀刻选择性的条件下选择性地蚀刻隧道绝缘层TL的剩余部分TL_R。在示例中，隧道绝缘层TL相对于第一阻挡层BKL1和第二阻挡层BKL2具有高蚀刻选择性的条件可对应于第一阻挡层BKL1和第二阻挡层BKL2之间的氮的浓度的差异。
在示例中，可通过允许隧道绝缘层TL所包括的材料和第一阻挡层BKL1和第二阻挡层BKL2所包括的材料彼此不同，并且使用能够选择性地蚀刻隧道绝缘层TL的材料来选择性地蚀刻隧道绝缘层TL的剩余部分TL_R。
在示例中，由于第一阻挡层BKL1和第二阻挡层BKL2的氮的浓度低于隧道绝缘层TL的氮的浓度，所以第一阻挡层BKL1和第二阻挡层BKL2可不被蚀刻，或者第一阻挡层BKL1和第二阻挡层BKL2的蚀刻量可小于隧道绝缘层TL的蚀刻量。
在隧道绝缘层TL的剩余部分TL_R被去除时，蚀刻停止层ES可防止第一源极层SL暴露。在隧道绝缘层TL的剩余部分TL_R被去除时，蚀刻停止层ES可保护第一源极层SL1免受第三蚀刻材料影响。
当由于隧道绝缘层TL的剩余部分TL_R被去除而形成第一隧道绝缘层TL1和第二隧道绝缘层TL2时，可形成包括第一隧道绝缘层TL1、第一数据存储层DL1和第一阻挡层BKL1的第一存储器层ML1，并且可形成包括第二隧道绝缘层TL2、第二数据存储层DL2和第二阻挡层BKL2的第二存储器层ML2。第一存储器层ML1和第二存储器层ML2可在第三方向D3上彼此间隔开。
第一阻挡层BKL1和沟道结构之间形成的空间可由第二空腔CA2限定。第二阻挡层BKL2和沟道结构CS之间形成的空间可被定义为第三空腔CA3。第二空腔CA2可由沟道层CL、第一隧道绝缘层TL1的底表面、第一数据存储层DL1的底表面和侧壁以及第一阻挡层BKL1的侧壁限定。第三空腔CA3可由沟道层CL、第二隧道绝缘层TL2的顶表面、第二数据存储层DL2的顶表面和侧壁以及第二阻挡层BKL2的侧壁限定。
第三间隔物SP3可在隧道绝缘层TL的剩余部分TL_R被去除的同时或通过单独的工艺去除。当第三间隔物SP3被去除时，第二间隔物SP2的侧壁可暴露。
在隧道绝缘层TL被蚀刻时，第一间隔物SP1可由第二间隔物SP2保护。
第一间隔物SP1的一部分可在隧道绝缘层TL的剩余部分TL_R被去除的同时或通过单独的工艺去除。当第一间隔物SP1的一部分被去除时，第一间隔物SP1可具有弯曲的底表面。
参照图3K，可在第一源极层SL1和层叠结构STS之间形成第二源极层SL2。第二源极层SL2可电连接到沟道结构CS的沟道层CL。第二源极层SL2可包括在第二空腔CA2中的第一突出部P1和在第三空腔CA3中的第二突出部P2。第二源极层SL2可包括半导体材料。在示例中，第二源极层SL2可包括掺杂多晶硅。
第二源极层SL2中的掺杂剂可扩散到沟道层CL中。在示例中，掺杂剂可通过热处理工艺扩散到沟道层CL中。第二源极层SL2中的掺杂剂可通过第二源极层SL2的第一突出部P1扩散到沟道层CL中，并且形成结交叠区域。
在根据这些实施方式的半导体装置的制造方法中，隧道绝缘层TL的第三暴露区域TL_E的一部分在数据存储层DL的第二暴露区域DL_E被去除的同时被去除。随后，隧道绝缘层TL的剩余部分TL_R被去除。因此，第一隧道绝缘层TL1和第一数据存储层DL1可限定阶梯表面，并且可形成具有阶梯结构的第一突出部P1。
可形成连接到第二源极层SL2的公共源极线CSL。可在形成第二源极层SL2的同时或在形成第二源极层SL2之后形成公共源极线CSL。公共源极线CSL可形成在第一间隔物SP1之间。公共源极线CSL可形成在第二间隔物SP2之间。公共源极线CSL可与第二源极线SL2一体地形成。换言之，公共源极线CSL可没有任何边界地联接到第二源极层SL2。公共源极线CSL可包括导电材料。在示例中，公共源极线CSL可包括掺杂多晶硅和钨中的至少一种。
图4A至图4C是示出图2A和图2B所示的半导体装置的制造方法的截面图。
除了下述部分之外，根据这些实施方式的制造方法可与图3A至图3K所示的制造方法相似。
下述制造方法仅是图2A和图2B所示的半导体存储器装置的制造方法的实施方式，并且图2A和图2B所示的半导体存储器装置的制造方法可不限于下述方法。
参照图4A，类似于参照图3A至图3H描述的制造方法，可形成第一源极层SL1、蚀刻停止层ES、层叠结构、沟道结构CS和间隔物SP。层叠结构STS可包括导电图案CP、绝缘图案IP和阻挡膜BR。间隔物可包括第一至第三间隔物SP1、SP2和SP3。
可蚀刻阻挡层，从而形成第一阻挡层BKL1和第二阻挡层BKL2。可蚀刻数据存储层，从而形成第一数据存储层DL1和第二数据存储层DL2。当数据存储层被蚀刻时，隧道绝缘层TL的一部分可与数据存储层一起被去除，并且可形成隧道绝缘层TL的剩余部分TL_R。在示例中，由于隧道绝缘层TL的氮的浓度低于数据存储层的氮的浓度，所以隧道绝缘层TL的剩余部分TL_R可保留。
参照图4B，可去除隧道绝缘层TL的剩余部分TL_R。隧道绝缘层TL的剩余部分TL_R可通过蚀刻工艺去除。当隧道绝缘层TL的剩余部分TL_R被去除时，隧道绝缘层TL可被分离为第一隧道绝缘层TL1和第二隧道绝缘层TL2。
可蚀刻第一隧道绝缘层TL1，使得第一隧道绝缘层TL1的底表面的水平等于第一数据存储层DL1的底表面的水平，并且可蚀刻第二隧道绝缘层TL2，使得第二隧道绝缘层TL2的顶表面的水平等于第二数据存储层DL2的顶表面的水平。
当隧道绝缘层TL的剩余部分TL_R被去除时，第一阻挡层BKL1和第二阻挡层BKL2的部分可与隧道绝缘层TL的剩余部分TL_R一起被去除。可蚀刻隧道绝缘层TL的剩余部分TL_R，使得隧道绝缘层TL的蚀刻速度比第一阻挡层BKL1和第二阻挡层BKL2的蚀刻速度快。
在示例中，由于第一阻挡层BKL1和第二阻挡层BKL2的氮的浓度低于隧道绝缘层TL的氮的浓度，并且第一阻挡层BKL1和第二阻挡层BKL2的厚度比隧道绝缘层TL的厚度厚，所以第一阻挡层BKL1的第二阻挡部BKL1b和第二阻挡层BKL2的第四阻挡部BKL2b可保留。
可去除第一阻挡层BKL1的一部分，从而限定第一阻挡部BKL1a和第二阻挡部BKL1b。第一阻挡部BKL1a的底表面可形成在与第一隧道绝缘层TL1的底表面和第一数据存储层DL1的底表面相同的水平处。第四空腔CA4可由第二阻挡部BKL1b的侧壁、第一阻挡部BKL1a、第一隧道绝缘层TL1的底表面和第一数据存储层DL1的底表面限定。
可去除第二阻挡层BKL2的一部分，从而限定第三阻挡部BKL2a和第四阻挡部BKL2b。第三阻挡部BKL2a的顶表面可形成在与第二隧道绝缘层TL2的顶表面和第二数据存储层DL2的顶表面相同的水平处。第五空腔CA5可由第四阻挡部BKL2b的侧壁、第三阻挡部BKL2a的顶表面、第二隧道绝缘层TL2的顶表面和第二数据存储层DL2的顶表面限定。
蚀刻停止层ES的上部可在隧道绝缘层TL的剩余部分TL_R被去除的同时或通过单独的工艺去除。由于蚀刻停止层ES的上部被去除，所以蚀刻停止层ES的顶表面的水平可低于第二阻挡层BKL2的顶表面的水平。
参照图4C，可在第一源极层SL1和层叠结构STS之间形成第二源极层SL2。第二源极层SL2可包括在第四空腔CA4中的第三突出部P3和在第五空腔CA5中的第四突出部P4。随后，可形成连接到第二源极层SL2的公共源极线CSL。
在根据这些实施方式的半导体装置的制造方法中，当隧道绝缘层TL的剩余部分TL_R被去除时，通过与隧道绝缘层TL的剩余部分TL_R一起去除第一阻挡层BKL1和第二阻挡层BKL2的部分来形成第一至第四阻挡部BKL1a、BKL1b、BKL2a和BKL2b。因此，可形成第四空腔CA4和第五空腔CA5，并且可形成第三突出部P3和第四突出部P4。
图5是示出根据本公开的实施方式的存储器系统的配置的框图。
参照图5，根据本公开的实施方式的存储器系统1100包括存储器装置1120和存储控制器1110。
存储器装置1120可包括参照图1A至图1E描述的结构或参照图2A和图2B描述的结构。存储器装置1120可以是利用多个闪存芯片配置的多芯片封装。
存储控制器1110被配置为控制存储器装置1120，并且可包括静态随机存取存储器(SRAM)1111、中央处理单元(CPU)1112、主机接口1113、纠错码(ECC)电路1114和存储器接口1115。SRAM 1111用作CPU 1112的操作存储器，CPU 1112执行对存储控制器1110的数据交换的总体控制操作，并且主机接口1113包括用于与存储器系统1100连接的主机的数据交换协议。ECC电路1114检测并纠正包括在从存储器装置1120读取的数据中的错误，存储器接口1115与存储器装置1120接口。另外，存储控制器1110还可包括用于存储用于与主机接口的代码数据等的ROM。
如上所述配置的存储器系统1100可以是存储卡或固态盘(SSD)，其中存储器装置1120与控制器1110组合。例如，当存储器系统1100是SSD时，存储控制器1100可通过诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA(SATA)协议、并行ATA(PATA)协议、小型计算机小型接口(SCSI)协议、增强小型磁盘接口(ESDI)协议和集成驱动电子设备(IDE)协议的各种接口协议当中的一种来与外部(例如，主机)通信。
图6是示出根据本公开的实施方式的计算系统的配置的框图。
参照图6，根据本公开的实施方式的计算系统1200可包括CPU 1220、随机存取存储器(RAM)1230、用户接口1240、调制解调器1250和存储器系统1210，它们电连接到系统总线1260。当计算系统1200是移动装置时，还可包括用于向计算系统1200供应操作电压的电池，并且还可包括应用芯片组、相机图像处理器(CIS)、移动D-RAM等。
存储器系统1200可如参照图5所述利用存储器装置1212和存储控制器1211来配置。
在根据本公开的半导体装置中，可相对容易地形成沟道层的结交叠区域。因此，在擦除操作期间生成稳定的GIDL电流，从而可确保擦除操作的可靠性。
尽管参照其实施方式的特定示例示出和描述了本公开，但是本领域技术人员将理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可对其进行形式和细节上的各种改变。因此，本公开的范围不应限于上述示例性实施方式，而是应该不仅由所附权利要求，而且还由其等同物确定。
在上述实施方式中，可选择性地执行所有步骤，或者可省略部分步骤。在各个实施方式中，步骤未必根据所描述的顺序执行，而是可重新布置。本说明书和附图中所公开的实施方式仅是方便理解本公开的示例，本公开不限于此。即，对于本领域技术人员而言应该显而易见的是，可基于本公开的技术范围进行各种修改。
此外，已在附图和说明书中描述了本公开的实施方式的示例。尽管这里使用了特定术语，但那些术语仅用于说明本公开的实施方式。因此，本公开不限于上述实施方式，在本公开的精神和范围内可进行许多变化。对于本领域技术人员而言应该显而易见的是，除了本文所公开的实施方式之外，还可基于本公开的技术范围进行各种修改。
相关申请的交叉引用
本申请要求2020年1月30日提交于韩国知识产权局的韩国专利申请号10-2020-0011397的优先权，其完整公开通过引用并入本文。

Claims (28)

1.一种半导体装置，该半导体装置包括：
层叠结构；
源极结构，该源极结构包括朝着所述层叠结构突出的第一突出部；
沟道结构，该沟道结构穿透所述层叠结构，该沟道结构连接到所述源极结构；
第一隧道绝缘层，该第一隧道绝缘层插置在所述沟道结构和所述层叠结构之间；
第一数据存储层，该第一数据存储层插置在所述第一隧道绝缘层和所述层叠结构之间；以及
第一阻挡层，该第一阻挡层插置在所述第一数据存储层和所述层叠结构之间，
其中，所述第一突出部与所述第一隧道绝缘层的底表面、所述第一数据存储层的底表面和所述第一阻挡层的侧壁接触。
2.根据权利要求1所述的半导体装置，其中，所述第一突出部的与所述第一隧道绝缘层、所述第一数据存储层和所述第一阻挡层接触的表面具有阶梯形状。
3.根据权利要求1所述的半导体装置，其中，所述第一隧道绝缘层的底表面、所述第一数据存储层的底表面和所述第一阻挡层的底表面位于不同的水平处。
4.根据权利要求3所述的半导体装置，其中，所述第一阻挡层的底表面位于比所述第一隧道绝缘层的底表面的水平和所述第一数据存储层的底表面的水平低的水平处。
5.根据权利要求4所述的半导体装置，其中，所述第一数据存储层的底表面位于比所述第一隧道绝缘层的底表面的水平低的水平处。
6.根据权利要求1所述的半导体装置，其中，所述第一数据存储层的底表面位于与所述第一隧道绝缘层的底表面相同的水平处。
7.根据权利要求1所述的半导体装置，其中，所述第一阻挡层包括围绕所述第一数据存储层的第一阻挡部和围绕所述第一突出部的第二阻挡部，
其中，所述第二阻挡部的宽度小于所述第一阻挡部的宽度。
8.根据权利要求1所述的半导体装置，其中，所述源极结构的顶表面与所述第一阻挡层的底表面接触。
9.根据权利要求1所述的半导体装置，其中，所述第一突出部包括第一部分和第二部分，所述第一部分与所述第一隧道绝缘层的底表面接触并位于所述第一数据存储层和所述沟道结构之间，所述第二部分与所述第一数据存储层的底表面和所述第一部分的底表面接触并位于所述第一阻挡层和所述沟道结构之间。
10.根据权利要求9所述的半导体装置，其中，所述第二部分的宽度大于所述第一部分的宽度。
11.根据权利要求9所述的半导体装置，其中，所述第一部分的宽度与所述第一隧道绝缘层的宽度相同。
12.根据权利要求9所述的半导体装置，其中，所述第一隧道绝缘层的宽度小于所述第一阻挡层的宽度。
13.一种半导体装置，该半导体装置包括：
源极结构；
层叠结构；
沟道结构，该沟道结构穿透所述层叠结构，该沟道结构连接到所述源极结构；以及
第一存储器层，该第一存储器层插置在所述沟道结构和所述层叠结构之间，
其中，所述源极结构包括在所述第一存储器层和所述沟道结构之间突出的第一突出部，
其中，所述第一突出部具有阶梯结构。
14.根据权利要求13所述的半导体装置，其中，所述源极结构包括：
第一源极层；
在所述第一源极层上的蚀刻停止层；以及
在所述蚀刻停止层上的第二源极层。
15.根据权利要求14所述的半导体装置，该半导体装置还包括插置在所述沟道结构和所述第一源极层之间的第二存储器层。
16.根据权利要求15所述的半导体装置，其中，所述第二源极层包括在所述第二存储器层和所述沟道结构之间突出的第二突出部，
其中，所述第二突出部具有阶梯结构。
17.根据权利要求13所述的半导体装置，其中，所述第一突出部从所述源极结构的顶表面突出，
其中，所述层叠结构包括绝缘图案和导电图案，
其中，所述源极结构的顶表面与所述绝缘图案的底表面接触。
18.根据权利要求13所述的半导体装置，其中，所述第一存储器层包括围绕所述沟道结构的第一隧道绝缘层和围绕所述第一隧道绝缘层的第一数据存储层，
其中，所述第一隧道绝缘层包括包含氮的氧化物，并且
所述第一数据存储层包括氮化物。
19.根据权利要求18所述的半导体装置，其中，所述第一存储器层还包括围绕所述第一数据存储层的第一阻挡层，
其中，所述第一隧道绝缘层的氮的浓度高于所述第一阻挡层的氮的浓度。
20.根据权利要求13所述的半导体装置，其中，所述第一存储器层包括第一隧道绝缘层、围绕所述第一隧道绝缘层的第一数据存储层和围绕所述第一数据存储层的第一阻挡层，
其中，所述第一隧道绝缘层的底表面、所述第一数据存储层的底表面和所述第一阻挡层的底表面位于不同的水平处。
21.一种制造半导体装置的方法，该方法包括以下步骤：
形成源极牺牲层；
在所述源极牺牲层上方形成层叠结构；
形成存储器层，其中，该存储器层穿透所述层叠结构并且包括隧道绝缘层和围绕该隧道绝缘层的数据存储层；
去除所述源极牺牲层以暴露所述存储器层；以及
去除所述数据存储层的第一暴露区域，
其中，当所述数据存储层的所述第一暴露区域被去除时，所述隧道绝缘层的第二暴露区域的一部分被去除。
22.根据权利要求21所述的方法，其中，在去除所述数据存储层的所述第一暴露区域的步骤中，所述数据存储层的所述第一暴露区域被蚀刻的速度比所述隧道绝缘层的所述第二暴露区域被蚀刻的速度快。
23.根据权利要求21所述的方法，其中，使用第一蚀刻材料来去除所述数据存储层的所述第一暴露区域和所述隧道绝缘层的所述第二暴露区域的一部分。
24.根据权利要求23所述的方法，其中，所述第一蚀刻材料包括磷酸。
25.根据权利要求21所述的方法，其中，所述数据存储层包括氮化物，并且
所述隧道绝缘层包括包含氮的氧化物。
26.根据权利要求21所述的方法，该方法还包括以下步骤：通过去除所述隧道绝缘层的剩余部分来暴露沟道结构。
27.一种制造半导体装置的方法，该方法包括以下步骤：
形成包括源极牺牲层的源极结构；
在所述源极结构上方形成层叠结构；
形成穿透所述层叠结构的沟道结构、围绕所述沟道结构的隧道绝缘层、围绕所述隧道绝缘层的数据存储层和围绕所述数据存储层的阻挡层；
去除所述源极牺牲层以暴露所述阻挡层；
蚀刻所述阻挡层以暴露所述数据存储层；
蚀刻所述数据存储层以暴露所述隧道绝缘层；以及
选择性地蚀刻所述隧道绝缘层，
其中，所述隧道绝缘层的氮的浓度高于所述阻挡层的氮的浓度。
28.根据权利要求27所述的方法，其中，蚀刻所述数据存储层的步骤包括以下步骤：去除所述隧道绝缘层的一部分。
CN202010903257.3A 2020-01-30 2020-09-01 半导体装置以及该半导体装置的制造方法 Pending CN113206104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200011397A KR20210097557A (ko) 2020-01-30 2020-01-30 반도체 장치 및 그의 제조 방법
KR10-2020-0011397 2020-01-30

Publications (1)

Publication Number Publication Date
CN113206104A true CN113206104A (zh) 2021-08-03

Family

ID=77025017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010903257.3A Pending CN113206104A (zh) 2020-01-30 2020-09-01 半导体装置以及该半导体装置的制造方法

Country Status (3)

Country Link
US (2) US11765896B2 (zh)
KR (1) KR20210097557A (zh)
CN (1) CN113206104A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI807630B (zh) * 2021-09-21 2023-07-01 日商鎧俠股份有限公司 半導體記憶裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220082619A (ko) * 2020-12-10 2022-06-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140063935A1 (en) * 2012-08-29 2014-03-06 SK Hynix Inc. Semiconductor memory device having vertical channels, memory system having the same, and method of fabricating the same
US20160190155A1 (en) * 2014-12-29 2016-06-30 SK Hynix Inc. Electronic device and method for manufacturing the same
US20160260733A1 (en) * 2015-03-03 2016-09-08 Macronix International Co., Ltd. U-shaped vertical thin-channel memory
US20160276365A1 (en) * 2015-03-17 2016-09-22 Ji-Hoon Choi Three-dimensional semiconductor memory device and method of fabricating the same
US20170162594A1 (en) * 2015-12-08 2017-06-08 SK Hynix Inc. Manufacturing method of semiconductor device
CN107527915A (zh) * 2016-06-22 2017-12-29 三星电子株式会社 存储器件
US20180366486A1 (en) * 2017-06-19 2018-12-20 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
US20190115362A1 (en) * 2017-10-12 2019-04-18 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR20190109787A (ko) * 2018-03-19 2019-09-27 삼성전자주식회사 채널 구조체를 갖는 메모리 장치
CN110349968A (zh) * 2018-04-03 2019-10-18 爱思开海力士有限公司 半导体器件以及半导体器件的制造方法
CN110364536A (zh) * 2019-07-23 2019-10-22 长江存储科技有限责任公司 三维存储器的制造方法以及三维存储器
CN110473878A (zh) * 2018-05-10 2019-11-19 爱思开海力士有限公司 半导体器件以及半导体器件的制造方法
KR20190143330A (ko) * 2018-06-20 2019-12-30 한국과학기술원 셀 신뢰성 향상을 위한 수직 집적형 삼차원 플래시메모리 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792778B1 (ko) 2010-10-26 2017-11-01 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
KR20180137264A (ko) 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102370728B1 (ko) * 2017-10-17 2022-03-07 에스케이하이닉스 주식회사 반도체 장치의 제조방법
KR102624619B1 (ko) * 2018-04-30 2024-01-15 삼성전자주식회사 3차원 반도체 메모리 장치
JP7102363B2 (ja) * 2019-03-18 2022-07-19 キオクシア株式会社 半導体記憶装置
JP2021019083A (ja) * 2019-07-19 2021-02-15 キオクシア株式会社 半導体記憶装置
KR20210132970A (ko) * 2020-04-28 2021-11-05 삼성전자주식회사 채널 패턴을 포함하는 반도체 소자 및 이의 제조 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140063935A1 (en) * 2012-08-29 2014-03-06 SK Hynix Inc. Semiconductor memory device having vertical channels, memory system having the same, and method of fabricating the same
US20160190155A1 (en) * 2014-12-29 2016-06-30 SK Hynix Inc. Electronic device and method for manufacturing the same
US20160260733A1 (en) * 2015-03-03 2016-09-08 Macronix International Co., Ltd. U-shaped vertical thin-channel memory
US20160276365A1 (en) * 2015-03-17 2016-09-22 Ji-Hoon Choi Three-dimensional semiconductor memory device and method of fabricating the same
US20170162594A1 (en) * 2015-12-08 2017-06-08 SK Hynix Inc. Manufacturing method of semiconductor device
CN107527915A (zh) * 2016-06-22 2017-12-29 三星电子株式会社 存储器件
US20180366486A1 (en) * 2017-06-19 2018-12-20 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
US20190115362A1 (en) * 2017-10-12 2019-04-18 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR20190109787A (ko) * 2018-03-19 2019-09-27 삼성전자주식회사 채널 구조체를 갖는 메모리 장치
CN110349968A (zh) * 2018-04-03 2019-10-18 爱思开海力士有限公司 半导体器件以及半导体器件的制造方法
CN110473878A (zh) * 2018-05-10 2019-11-19 爱思开海力士有限公司 半导体器件以及半导体器件的制造方法
KR20190143330A (ko) * 2018-06-20 2019-12-30 한국과학기술원 셀 신뢰성 향상을 위한 수직 집적형 삼차원 플래시메모리 및 그 제조 방법
CN110364536A (zh) * 2019-07-23 2019-10-22 长江存储科技有限责任公司 三维存储器的制造方法以及三维存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI807630B (zh) * 2021-09-21 2023-07-01 日商鎧俠股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
US20210242234A1 (en) 2021-08-05
KR20210097557A (ko) 2021-08-09
US20230403856A1 (en) 2023-12-14
US11765896B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
US10930657B2 (en) Semiconductor device and method of manufacturing the same
US11469247B2 (en) Semiconductor device and manufacturing method of a semiconductor device
KR102467452B1 (ko) 반도체 장치 및 그 제조 방법
KR20170029795A (ko) 비휘발성 메모리 장치 및 그의 제조 방법
US10811429B2 (en) Semiconductor device and manufacturing method thereof
US10411029B2 (en) Semiconductor device and method of manufacturing the same
US20230403856A1 (en) Semiconductor device and manufacturing method of the semiconductor device
CN113764431B (zh) 制造半导体器件的方法
US11751376B2 (en) Semiconductor memory device and manufacturing method thereof
US9287289B2 (en) Semiconductor device and method of manufacturing the same
US11024647B2 (en) Semiconductor device and manufacturing method of the semiconductor device
KR102611334B1 (ko) 반도체 장치 및 그 제조 방법
CN113113420B (zh) 半导体装置和制造该半导体装置的方法
US11145675B2 (en) Semiconductor device and manufacturing method of the semiconductor device
CN116896897A (zh) 制造半导体存储器装置的方法
KR20230136394A (ko) 3차원 반도체 장치 및 이를 제조하는 방법
KR20210012336A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN117098399A (zh) 半导体存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination