CN113161409A - 一种碳化硅mos晶体管及其制备方法 - Google Patents
一种碳化硅mos晶体管及其制备方法 Download PDFInfo
- Publication number
- CN113161409A CN113161409A CN202110218243.2A CN202110218243A CN113161409A CN 113161409 A CN113161409 A CN 113161409A CN 202110218243 A CN202110218243 A CN 202110218243A CN 113161409 A CN113161409 A CN 113161409A
- Authority
- CN
- China
- Prior art keywords
- region
- silicon carbide
- layer
- epitaxial layer
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- OAKJQQAXSVQMHS-UHFFFAOYSA-N hydrazine group Chemical group NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 99
- 210000004027 cell Anatomy 0.000 description 22
- 238000000034 method Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 210000003850 cellular structure Anatomy 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种碳化硅MOS晶体管及其制备方法，该结构在N‑外延层上阵列有多个元胞，每一个元胞在MOS晶体管的竖向截面上设置有相同的结构，该元胞结构类型适合于多种的MOS晶体管。该晶体管实现碳化硅上MOSFET器件基本功能，提高器件性能，增加单位面积的器件电流承载能力。
Description
【技术领域】
本发明属于微电子制作工艺领域，具体涉及一种碳化硅MOS晶体管及其制备方法。
【背景技术】
目前，相比于硅基功率器件已经相对成熟的技术，碳化硅(SiC)功率器件是具有高耐压、耐高温、抗辐照等特点的新兴半导体材料。由于碳化硅具有独特的物理和化学性质，碳化硅器件的加工工艺流程相比于已有的硅基来说，有较大的差异。现在对于硅基功率器件的制备技术已经较为成熟，但是对于碳化硅MOS器件却缺少对应的制备方法。
【发明内容】
本发明的目的在于克服上述现有技术的缺点，提供一种碳化硅MOS晶体管及其制备方法，以解决现有技术中有效解决在碳化硅材料上制造功率MOSFET器件与硅材料上制造的差异问题。
为达到上述目的，本发明采用以下技术方案予以实现：
一种碳化硅MOS晶体管，包括N-外延层，所述N-外延层的俯视平面上阵列有多个元胞；
每一个元胞包括P肼区，P肼区嵌入在N-外延层中，P肼区中嵌入有N+源区，N+源区中嵌入有P+区；所述P肼区、N+源区和P+区的上表面均和N-外延层的上表面平齐；
所述N-外延层上设置有源端金属电极，源端金属电极和N-外延层之间设置有栅极结构。
本发明的进一步改进在于：
优选的，所述元胞在N-外延层俯视平面上的形状为条形、方形或正六边形。
优选的，所述N+源区的底边和P阱区的底边之间有间隙，所述N+源区的侧壁和P阱区的侧壁之间有间隙。
优选的，所述P+区的侧壁和N+源区的侧壁之间有间隙，所述P+区的底边和N+源区的底边重合。
优选的，所述有源端金属电极包括一体连接的水平部分和竖直部分，水平部分和竖直部分同轴线；水平部分在竖直部分的上部，竖直部分设置在N-外延层的上部；竖直部分的横截面积小于水平部分的横截面积。
优选的，所述栅极结构从下到上依次包括栅氧化层和多晶栅层，栅氧化层设置在N+源区上，多晶栅层设置在水平部分的下部；所述栅氧化层和多晶栅层均围绕竖直部分。
优选的，所述栅极结构和竖直部分之间设置有竖直介质层，多晶栅层和水平部分之间设置有水平介质层；竖直介质层的上端和水平介质层的内端面一体连接。
优选的，所述N-外延层的下部设置有漏区，漏区的下部设置有漏端金属电极。
优选的，所述P肼区、N+源区、P+区和栅极结构同轴。
一种碳化硅MOS晶体管的制备方法，包括以下步骤：
步骤1，制备N-外延层；
步骤2，在N-外延层中制备P阱区；
步骤3，在P阱区中制备N+源区；
步骤4，在N+源区中制备P+区；
步骤5，在N-外延层上形成栅极结构。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种碳化硅MOS晶体管，该结构在N-外延层上阵列有多个元胞，每一个元胞在MOS晶体管的竖向截面上设置有相同的结构，该元胞结构类型适合于多种的MOS晶体管。该晶体管实现碳化硅上MOSFET器件基本功能，提高器件性能，增加单位面积的器件电流承载能力。
本发明还公开了一种碳化硅MOS晶体管的制备方法，该制备方法结合现有碳化硅工艺特点，可以实现碳化硅上MOSFET器件基本功能，提高器件性能，增加单位面积的器件电流承载能力。该工艺制作方法理论简单易于理解，不同的设计技术人员可以根据不同的设备及工艺条件进行调整，遵循此方法均可以得到满足工艺要求的结果，适用范围广泛。制作碳化硅功率MOSFET器件时，不需要考虑不同材料工艺步骤的差异，能够碳化硅制造工艺的元胞结构的要求。
【附图说明】
图1是本发明的碳化硅MOSFET三种元胞结构形貌示意图；其中(a)为条形结构；(b)为方形结构；(c)为六边形结构。
图2是图1的碳化硅MOSFET的基本元胞结构截面原理图；
图3是根据本发明的碳化硅MOSFET器件的元胞结构的制作方法流程图。
图中的附图标记所分别指代的技术特征为：
201、漏端金属电极；202、漏区；203、N-外延层；204、P阱区；205、N+源区；206、P+区；207、栅氧化层；208、多晶栅层；209、层间介质层；210、源端金属电极；2101-水平部分；2102-竖直部分；2091-水平介质层；2092-竖直介质层。
【具体实施方式】
下面结合附图对本发明做进一步详细描述：
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参见图1，本发明公开了一种碳化硅MOS晶体管，所述碳化硅MOS晶体管上阵列有元胞，所述元胞的形状可以根据实际需要设计，采用条形、方形或六边形的结构形貌。条形的元胞沿每一条的宽度方向阵列，方形的元胞沿MOS晶体管上表面的长度方向及宽度方向阵列，六边形的元胞沿MOS晶体管上表面的长度方向及宽度方向阵列。
参见图2，每一个碳化硅MOS晶体管元胞结构的纵向截面图如图2所示，所述碳化硅MOSFET器件包括从下到上依次堆叠的漏端金属电极201、漏区202、N-外延层203和元胞；所述漏区202由碳化硅衬底形成。
所述元胞结构从下到上依次包括P阱区204、栅氧化层207、多晶栅层208、层间介质层209和源端金属电极210。
所述元胞最下部为P阱区204，每一个元胞结构的P阱区204均嵌入在N-外延层203中，N-203外延层的上表面和P阱区204的上表面平齐；P阱区204中嵌入有N+源区205、N+源区205的上表面和N-203外延层的上表面平齐，N+源区205的侧边和P阱区204的侧边不接触，N+源区205的底边和N+源区205的底边不接触。N+源区205中嵌入有P+区206，所述P+区206的上表面和N-203外延层的上表面平齐，P+区206的侧边和N+源区205的侧边不接触，P+区206的底边和N+源区205的底边重合。
所述源端金属电极210包括水平部分2101和竖直部分2102，水平部分2101的下表面和竖直部分2102的上表面一体连接，水平部分2101的横截面积大于竖直部分2102的横截面，水平部分2101和竖直部分2102同轴线，因此所述源端金属电极210形成上大下小的“伞状结构”，水平部分2101的横截面形状为元胞结构设计的形状；竖直部分2102的下表面和P+区206的上表面接触，水平部分2101和N-外延层203之间有空隙，该空隙之间设置有栅氧化层207、多晶栅层208和层间介质层209。
所述层间介质层209包括水平介质层2091和竖直介质层2092，水平介质层2091贴合的设置在水平部分2101的下表面上，水平介质层2091设置在水平部分2101和多晶栅层208之间；竖直介质层2092围绕竖直部分2102的侧壁设置，竖直介质层2092的上端面和水平介质层2091一体连接，下端面和N+源区205的上表面接触。
多晶栅层208设置水平介质层2091和栅氧化层207之间，多晶栅层208的上表面和水平介质层2091的下表面相接触，多晶栅层208的下表面和栅氧化层207的上表面相接触，多晶栅层208的内侧壁和竖直介质层2092的外侧壁接触。
栅氧化层207设置在多晶栅层208和N-外延层203之间，栅氧化层207的上表面和多晶栅层208接触，栅氧化层207的下表面从内向外依次和N+源区205、P阱区204和N-外延层203接触。
上述碳化硅MOS晶体管及其元胞结构的制作方法，包括以下步骤：
1)参见图1，元胞的设计可以根据实际需要，采用条形、方形或正六边形的结构形貌。
2)结构形貌确定后，可以在碳化硅MOSFET器件的版图上重复均匀分布在有源区区域内，形成MOSFET器件的有源区版图设计。
3)图3是根据本发明实施例的碳化硅功率MOSFET器件的元胞结构的工艺制作方法流程图，所述流程如下：
步骤S301：在所述漏区202上制备形成N-外延层203。
在本实施例中，在碳化硅衬底形成的漏区202上外延生长出N-外延层，在通过N型离子掺杂形成所述N-外延层203。
步骤S302：在所述N-外延层203中形成P阱区。
在本实施例中，首先在N-外延层203表面淀积生长氧化层，保护N-外延层203非掺杂区域，以免受损；然后进行对P阱区204上方的氧化层进行光刻，形成P肼区204窗口，并通过P肼区204窗口进行P阱区204的高温多次注入和高温退火，去除氧化层，通过上述的工艺流程，在所述外延层中形成P阱区204。
步骤S303：在所述P阱区204内部形成N+源区205。
在本实施例中，在N-外延层203表面淀积生长氧化层，保护N-外延层203非掺杂区域，以免受损；然后对N+源区205上方的氧化层光刻，并进行N+源区205的高温注入和高温退火,通过上述的工艺流程，在所述N-外延层203中形成N+源区205，去除氧化。
步骤S304：在所述P阱区内部形成P+区。
在本实施例中，在N-外延层203表面淀积氧化层，保护N-外延层203以外的非掺杂区域，以免受损；然后对P+区206上方的氧化层光刻，并进行P+区206的高温注入和高温退火。通过上述的工艺流程，在所述N-外延层203中形成P+区206。
步骤S305：在所述外延层上形成栅极结构。
在本实施例中，所述栅极结构包括栅氧化层207和位于所述栅氧化层207上的多晶栅层208。
在N-外延层203的上表面，经过栅氧化，形成所述栅氧化层207。然后在所述栅氧化层207上进行淀积多晶硅、光刻多晶硅及刻蚀的工艺流程，形成所述多晶栅层208。
步骤S306：在所述N-外延层203和栅极结构上形成源极和栅极金属电极结构。
在本实施例中，在N-外延层203和栅极结构表面淀积氧化层作为层间介质层209，并进行孔光刻；然后进行源极和栅极金属电极结构工艺制作，采用镍铂金属与N+源区、P+区形成源极欧姆接触，与栅极结构形成栅极欧姆接触。通过上述的工艺流程，在所述外延层和栅极结构上形成源极和栅极金属电极结构，所述源极和栅极金属电极结构组成漏端金属电极201。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种碳化硅MOS晶体管，其特征在于，包括N-外延层(203)，所述N-外延层(203)的俯视平面上阵列有多个元胞；
每一个元胞包括P肼区(204)，P肼区(204)嵌入在N-外延层(203)中，P肼区(204)中嵌入有N+源区(205)，N+源区(205)中嵌入有P+区(206)；所述P肼区(204)、N+源区(205)和P+区(206)的上表面均和N-外延层(203)的上表面平齐；
所述N-外延层(203)上设置有源端金属电极(210)，源端金属电极(210)和N-外延层(203)之间设置有栅极结构。
2.根据权利要求1所述的一种碳化硅MOS晶体管，其特征在于，所述元胞在N-外延层(203)俯视平面上的形状为条形、方形或正六边形。
3.根据权利要求1所述的一种碳化硅MOS晶体管，其特征在于，所述N+源区(205)的底边和P阱区(204)的底边之间有间隙，所述N+源区(205)的侧壁和P阱区(204)的侧壁之间有间隙。
4.根据权利要求1所述的一种碳化硅MOS晶体管，其特征在于，所述P+区(206)的侧壁和N+源区(205)的侧壁之间有间隙，所述P+区(206)的底边和N+源区(205)的底边重合。
5.根据权利要求1-4任意一项所述的碳化硅MOS晶体管，其特征在于，所述有源端金属电极(210)包括一体连接的水平部分(2101)和竖直部分(2102)，水平部分(2101)和竖直部分(2102)同轴线；水平部分(2101)在竖直部分(2102)的上部，竖直部分(2102)设置在N-外延层(203)的上部；竖直部分(2102)的横截面积小于水平部分(2101)的横截面积。
6.根据权利要求5所述的一种碳化硅MOS晶体管，其特征在于，所述栅极结构从下到上依次包括栅氧化层(207)和多晶栅层(208)，栅氧化层(207)设置在N+源区(205)上，多晶栅层(208)设置在水平部分(2101)的下部；所述栅氧化层(207)和多晶栅层(208)均围绕竖直部分(2102)。
7.根据权利要求6所述的一种碳化硅MOS晶体管，其特征在于，所述栅极结构和竖直部分(207)之间设置有竖直介质层(2092)，多晶栅层(208)和水平部分(2101)之间设置有水平介质层(2091)；竖直介质层(2092)的上端和水平介质层(2091)的内端面一体连接。
8.根据权利要求1所述的一种碳化硅MOS晶体管，其特征在于，所述N-外延层(203)的下部设置有漏区(202)，漏区(202)的下部设置有漏端金属电极(201)。
9.根据权利要求1所述的一种碳化硅MOS晶体管，其特征在于，所述P肼区(204)、N+源区(205)、P+区(206)和栅极结构同轴。
10.一种碳化硅MOS晶体管的制备方法，其特征在于，包括以下步骤：
步骤1，制备N-外延层(203)；
步骤2，在N-外延层(203)中制备P阱区(204)；
步骤3，在P阱区(204)中制备N+源区(205)；
步骤4，在N+源区(205)中制备P+区(206)；
步骤5，在N-外延层(203)上形成栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110218243.2A CN113161409A (zh) | 2021-02-26 | 2021-02-26 | 一种碳化硅mos晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110218243.2A CN113161409A (zh) | 2021-02-26 | 2021-02-26 | 一种碳化硅mos晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113161409A true CN113161409A (zh) | 2021-07-23 |
Family
ID=76883590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110218243.2A Pending CN113161409A (zh) | 2021-02-26 | 2021-02-26 | 一种碳化硅mos晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113161409A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094314A (ja) * | 2007-10-10 | 2009-04-30 | Mitsubishi Electric Corp | 縦型ｍｏｓｆｅｔ構造の半導体装置 |
| CN109155337A (zh) * | 2016-05-23 | 2019-01-04 | 通用电气公司 | 使用沟道区延伸部在碳化硅金属氧化物半导体（mos）器件单元中的电场屏蔽 |
| CN112736126A (zh) * | 2020-12-31 | 2021-04-30 | 厦门市三安集成电路有限公司 | 一种SiC MOSFET结构及其制作方法 |
-
2021
- 2021-02-26 CN CN202110218243.2A patent/CN113161409A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094314A (ja) * | 2007-10-10 | 2009-04-30 | Mitsubishi Electric Corp | 縦型ｍｏｓｆｅｔ構造の半導体装置 |
| CN109155337A (zh) * | 2016-05-23 | 2019-01-04 | 通用电气公司 | 使用沟道区延伸部在碳化硅金属氧化物半导体（mos）器件单元中的电场屏蔽 |
| CN112736126A (zh) * | 2020-12-31 | 2021-04-30 | 厦门市三安集成电路有限公司 | 一种SiC MOSFET结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110265357B (zh) | 半导体器件 | |
| KR20080025158A (ko) | 트랜치-게이트 전계 효과 트랜지스터 내에서 측방향으로연장되는 유전체층을 형성하는 구조 및 방법 | |
| EP1728279A2 (en) | Trench-gate transistors and their manufacture | |
| JP2014003191A (ja) | 半導体装置 | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN113284954B (zh) | 一种高沟道密度的碳化硅mosfet及其制备方法 | |
| CN112259598A (zh) | 一种沟槽型mosfet器件及其制备方法 | |
| DE102018130385A1 (de) | Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN101506956A (zh) | 半导体设备的制作方法 | |
| CN112582477A (zh) | 一种低损耗和漏电的沟槽mos功率器件和制备方法 | |
| CN218996725U (zh) | 新型SiC MOSFET器件 | |
| CN113161409A (zh) | 一种碳化硅mos晶体管及其制备方法 | |
| CN114530504B (zh) | 一种高阈值电压SiC MOSFET器件及其制造方法 | |
| CN111129108A (zh) | 晶体管终端结构及其制造方法 | |
| CN115394853A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| CN112382571B (zh) | 一种半导体芯片的制造方法和半导体芯片 | |
| CN114267730A (zh) | Trench MOS器件的制造方法及结构 | |
| CN209981224U (zh) | 一种具有l型掩蔽层结构的碳化硅mosfet器件 | |
| CN207852683U (zh) | 一种低导通电阻的沟槽mosfet器件 | |
| CN221262384U (zh) | 一种隔离栅碳化硅mosfet器件 | |
| CN212113722U (zh) | 具有肖特基二极管的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210723 |