CN113035733B - 晶圆自动处理方法及晶圆自动处理装置 - Google Patents

晶圆自动处理方法及晶圆自动处理装置 Download PDF

Info

Publication number
CN113035733B
CN113035733B CN202110210103.0A CN202110210103A CN113035733B CN 113035733 B CN113035733 B CN 113035733B CN 202110210103 A CN202110210103 A CN 202110210103A CN 113035733 B CN113035733 B CN 113035733B
Authority
CN
China
Prior art keywords
wafers
wafer
defect
batch
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110210103.0A
Other languages
English (en)
Other versions
CN113035733A (zh
Inventor
杨鹏
高彪
吴立伟
王文毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110210103.0A priority Critical patent/CN113035733B/zh
Priority to PCT/CN2021/101960 priority patent/WO2022179011A1/zh
Priority to US17/601,732 priority patent/US11961772B2/en
Publication of CN113035733A publication Critical patent/CN113035733A/zh
Application granted granted Critical
Publication of CN113035733B publication Critical patent/CN113035733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37224—Inspect wafer
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种晶圆自动处理方法及晶圆自动处理装置。所述晶圆自动处理方法包括如下步骤：提供若干片晶圆，所述晶圆运行于主路径上，所述主路径是在所述晶圆表面形成半导体结构的路径；判断所述晶圆是否需要进行缺陷检测，若是，则自动将所述晶圆的运行路径切换至副路径；在所述副路径中对所述晶圆进行缺陷检测；判断所述晶圆是否完成缺陷检测，若是，则自动将所述晶圆的运行路径切换至所述主路径。本发明能够对不同SWR条件的晶圆进行自动化的缺陷检测，提高了机台的自动化程度。

Description

晶圆自动处理方法及晶圆自动处理装置
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆自动处理方法及晶圆自动处理装置。
背景技术
随着半导体制程精度的不断提升，半导体制造工厂对全自动化的生产要求也越来越高，尤其是对于制程精度高的工艺步骤，工程师希望可以实现全自动化的功能，以减少人为操作的误差。在半导体结构的制造过程中，因制造工序相对较多，因此，在完成一定的工序之后需要进行相应的检测，以判断晶圆处理质量、以及为晶圆处理工序改进提供参考。同时，为了提供机台产率、或者减少晶圆制造缺陷，经常需要对晶圆进行SWR(Special WorkRequest，特殊工作需求实验)。然而，目前晶圆处理机台中的缺陷检测工具(review tool)无法自动化的同时检测不同SWR条件的晶圆。当遇到不同SWR条件的晶圆需要检测时，只能离线进行操作，从而大大的降低了机台的效率，并提高了人员操作的风险。
因此，如何提高晶圆处理装置的自动化程度，实现对不同SWR条件的晶圆自动化缺陷检测，提高机台效率，是当前亟待解决的技术问题。
发明内容
本发明提供一种晶圆自动处理方法及晶圆自动处理装置，用于解决现有的晶圆处理装置自动化程度较低的问题，使得能够对不同SWR条件的晶圆进行自动化的缺陷检测，从而提高机台效率，降低人员离线操作的风险。
为了解决上述问题，本发明提供了一种晶圆自动处理方法，包括如下步骤：
提供若干片晶圆，所述晶圆运行于主路径上，所述主路径是在所述晶圆表面形成半导体结构的路径；
判断所述晶圆是否需要进行缺陷检测，若是，则自动将所述晶圆的运行路径切换至副路径；
在所述副路径中对所述晶圆进行缺陷检测；
判断所述晶圆是否完成缺陷检测，若是，则自动将所述晶圆的运行路径切换至所述主路径。
可选的，所述主路径中包括多个处理步骤；判断所述晶圆是否需要进行缺陷检测的具体步骤包括：
在所述晶圆完成当前处理步骤之后，判断所述晶圆是否需要进行缺陷检测。
可选的，在所述副路径中对所述晶圆进行缺陷检测的具体步骤包括：
对所述晶圆进行缺陷扫描；
获取缺陷扫描之后的晶圆缺陷图谱；
分析所述晶圆缺陷图谱，获取所述晶圆缺陷的相关信息。
可选的，若干片晶圆为同一批次晶圆；对所述晶圆进行缺陷扫描之前，还包括如下步骤：
根据晶圆在所述主路径上的特殊工艺处理条件将同一批次的所述晶圆分裂为若干个子批和一个母批，每一所述子批包括从经过相同特殊工艺处理条件的多片晶圆中抽取的若干片晶圆，所述母批由同一批次中除构成所有所述子批之外的晶圆组成。
可选的，在所述副路径中对所述晶圆进行缺陷检测的具体步骤包括：
对每一所述子批中的所有晶圆进行缺陷扫描；
获取每一所述子批的子批缺陷扫描图谱；
分析每一所述子批缺陷图谱，获取每一所述子批的缺陷相关信息。
可选的，对每一所述子批中的所有晶圆进行缺陷扫描的具体步骤包括：
设置与若干个所述子批的特殊工艺处理条件一一对应的若干个检测条件；
根据每一所述子批各自对应的检测条件对每一所述子批中的所有晶圆进行缺陷扫描。
可选的，获取每一所述子批的晶圆缺陷扫描图谱的具体步骤包括：
获取一个所述子批中与所有晶圆一一对应的多个晶圆缺陷扫描图谱；
选择多个所述晶圆缺陷扫描图谱中缺陷数量最多的一个作为该所述子批缺陷扫描图谱。
可选的，所述母批中的晶圆不进行缺陷检测，在确认所述子批中的晶圆完成缺陷检测之后，还包括如下步骤：
将所述母批中的晶圆和所述子批中的晶圆重新合并为一批次晶圆，并将重新合并后的一批次晶圆的运行路径切换至所述主路径，并执行与所述当前步骤相邻的下一处理步骤。
为了解决上述问题，本发明还提供了一种晶圆自动处理装置，包括：
控制模块，用于控制若干片晶圆运行于主路径上，所述主路径是在所述晶圆表面形成半导体结构的路径；
判断模块，用于判断所述晶圆是否需要进行缺陷检测，若是，则自动将所述晶圆的运行路径切换至副路径；
检测模块，连接所述判断模块，用于在所述副路径中对所述晶圆进行缺陷检测；
处理模块，连接所述检测模块，用于判断所述晶圆是否完成缺陷检测，若是，则自动将所述晶圆的运行路径切换至所述主路径。
可选的，所述主路径中包括多个处理步骤；
所述判断模块用于在所述晶圆确认完成当前处理步骤之后，判断所述晶圆是否需要进行缺陷检测。
可选的，所述检测模块用于对所述晶圆进行缺陷扫描，获取缺陷扫描之后的晶圆缺陷图谱，并分析所述晶圆缺陷图谱，获取所述晶圆缺陷的相关信息。
可选的，所述控制模块控制同一批次的若干片晶圆运行于主路径上；
所述检测模块在对所述晶圆进行缺陷扫描之前，还根据晶圆在所述主路径上的特殊工艺处理条件将同一批次的所述晶圆分裂为若干个子批和一个母批，每一所述子批包括从经过相同特殊工艺处理条件的多片晶圆中抽取的若干片晶圆，所述母批由同一批次中除构成所有所述子批之外的晶圆组成。
可选的，所述检测模块用于对每一所述子批中的所有晶圆进行缺陷扫描，获取每一所述子批的子批缺陷扫描图谱，并分析每一所述子批缺陷图谱，获取每一所述子批的缺陷相关信息。
可选的，还包括：
输入模块，用于用户设置与若干个所述子批的特殊工艺处理条件一一对应的若干个检测条件；
所述检测模块用于根据每一所述子批各自对应的检测条件对每一所述子批中的所有晶圆进行缺陷扫描。
可选的，所述检测模块还用于获取一个所述子批中与所有晶圆一一对应的多个晶圆缺陷扫描图谱，选择多个所述晶圆缺陷扫描图谱中缺陷数量最多的一个作为该所述子批缺陷扫描图谱。
可选的，所述母批中的晶圆不进行缺陷检测；
所述处理模块用于在确认所述子批中的晶圆完成缺陷检测之后，将所述母批中的晶圆和所述子批中的晶圆重新合并为一批次晶圆，并将重新合并后的一批次晶圆的运行路径切换至所述主路径，并执行与所述当前步骤相邻的下一处理步骤。
本发明提供的晶圆自动处理方法及晶圆自动处理装置，可以自动化的将晶圆的运行路径从主路径切换至副路径，并在副路径上完成晶圆的检测之后，再自动化的将晶圆的运行路径从副路径切换至主路径，使得能够对不同SWR条件的晶圆进行自动化的缺陷检测，提高了机台的自动化程度，且全自动化的切换操作降低了人员操作的风险和人为操作的主观误差，相应提高了机台的出货效率。而且，本发明可以根据实际需要在任意步骤进行缺陷检测，大大降低了对产品质量的影响，为提高产品品质奠定了基础。
附图说明
附图1是本发明具体实施方式中晶圆自动处理方法的流程图；
附图2是本发明具体实施方式中对一批次晶圆进行自动处理时的示意图；
附图3是本发明具体实施方式中晶圆自动处理装置的结构框图。
具体实施方式
下面结合附图对本发明提供的晶圆自动处理方法及晶圆自动处理装置的具体实施方式做详细说明。
本具体实施方式提供了一种晶圆自动处理方法，附图1是本发明具体实施方式中晶圆自动处理方法的流程图，附图2是本发明具体实施方式中对一批次晶圆进行自动处理时的示意图。如图1和图2所示，本具体实施方式提供的晶圆自动处理方法，包括如下步骤：
步骤S11，提供若干片晶圆，所述晶圆运行于主路径上，所述主路径是在所述晶圆表面形成半导体结构的路径。
具体来说，所述主路径是半导体制造工艺中为形成半导体产品(即在晶圆表面形成所需的半导体结构)所设置的晶圆正常运行路径。举例来说，步骤1、步骤2、步骤3、步骤4和步骤5共同构成的路径为晶圆的主路径，所述晶圆在所述主路径上运行之后，即所述晶圆进过步骤1、步骤2、步骤3、步骤4和步骤5的处理之后，能够在所述晶圆表面形成所需的半导体结构或者是得到晶圆产品。
步骤S12，判断所述晶圆是否需要进行缺陷检测，若是，则自动将所述晶圆的运行路径切换至副路径。
可选的，所述主路径中包括多个处理步骤；判断所述晶圆是否需要进行缺陷检测的具体步骤包括：
在所述晶圆完成当前处理步骤之后，判断所述晶圆是否需要进行缺陷检测。
具体来说，当所述晶圆在所述主路径上运行一段时间之后，或者所述晶圆在所述主路径上完成一定的处理步骤之后(例如所述晶圆完成步骤1之后)，判断所述晶圆是否需要进行检测。若确定所述晶圆需要检测，则机台自动将所述晶圆的运行路径自所述主路径切换至副路径；若确定所述晶圆不需要检测，则所述机台控制所述晶圆继续在所述主路径上运行，并执行下一处理步骤(例如所述晶圆继续执行步骤2)。
在本具体实施方式中，可以在主路径上的每个步骤结束之后都设置一个判断步骤，以判断该步骤结束之后是否需要检测；或者，也可以在所述主路径上的多个步骤结束之后设置一个判断步骤，本领域技术人员可以根据实际的制程需要进行选择。本具体实施方式中所述的多个是指两个及两个以上。
步骤S13，在所述副路径中对所述晶圆进行缺陷检测。
可选的，在所述副路径中对所述晶圆进行缺陷检测的具体步骤包括：
对所述晶圆进行缺陷扫描；
获取缺陷扫描之后的晶圆缺陷图谱；
分析所述晶圆缺陷图谱，获取所述晶圆缺陷的相关信息。
可选的，若干片晶圆为同一批次晶圆；对所述晶圆进行缺陷扫描之前，还包括如下步骤：
根据晶圆在所述主路径上的特殊工艺处理条件(即SWR条件)将同一批次的所述晶圆分裂为若干个子批和一个母批，每一所述子批包括从经过相同特殊工艺处理条件的多片晶圆中抽取的若干片晶圆，所述母批由同一批次中除构成所有所述子批之外的晶圆组成。
可选的，在所述副路径中对所述晶圆进行缺陷检测的具体步骤包括：
对每一所述子批中的所有晶圆进行缺陷扫描；
获取每一所述子批的子批缺陷扫描图谱；
分析每一所述子批缺陷图谱，获取每一所述子批的缺陷相关信息。
具体来说，同一所述批次的晶圆中包括多组晶圆，且各组所述晶圆所经过的SWR条件不同。当确定当前批次的晶圆需要进行检测之后，将当前批次的所有晶圆的运行路径自所述主路径切换至所述副路径。之后，根据所述当前批次的所述晶圆所对应的SWR条件的不同，将所述当前批次的所有所述晶圆分为一个母批和若干个子批。例如，可以从一组SWR条件相同的多片所述晶圆中抽取若干片晶圆组成一个子批，该组SWR条件相同的多片所述晶圆中剩余的所有晶圆归属于母批；类似的，可以从另一组SWR条件相同的多片所述晶圆中抽取若干片晶圆组成另一个子批，该组SWR条件相同的多片所述晶圆中剩余的所有晶圆则归属于所述母批。各所述子批与所述母批之间无交集，且所有所述子批与所述母批的合集即为所述批次的所有晶圆，即同一子批中的晶圆所经过的特殊工艺处理条件相同，所述母批为所述批次中除构成所述子批之外的晶圆组成。举例来说，如图2所示，当前批次的晶圆在执行完所述主路径上的步骤1之后，确认需要对所述当前批次的晶圆进行检测，则将所述当前批次的所述晶圆的运行路径切换至所述副路径。之后，将当前批次的所有晶圆按照SWR条件的不同分为一个母批和三个子批(即第一子批、第二子批和第三子批)，其中，每个所述子批中的晶圆为进行产品质量改进或者提高产量等因素而进行了SWR条件处理。所述母批中的所有晶圆无需进行扫描、收值和分析步骤，即所述母批中的所有晶圆无需进行缺陷检测(即在所述扫描、收值和分析步骤中所述母批中的晶圆都跳站)，直接等待所有子批完成缺陷检测之后与所有子批合并。在所述副路径上，先分别对第一子批、第二子批和第三子批进行缺陷扫描，获取与所述第一子批、所述第二子批和所述第三子批一一对应的第一子批缺陷扫描图谱、第二子批缺陷扫描图谱和第三子批缺陷扫描图谱(即收值)。然后，分别对所述第一子批缺陷扫描图谱、所述第二子批缺陷扫描图谱和所述第三子批缺陷扫描图谱进行分析，获取与每一SWR条件对应的缺陷相关信息。所述缺陷相关信息包括缺陷的种类、缺陷的数量、缺陷的程度等。之所以将同一批次的所有晶圆分裂为子批和母批、且母批中的晶圆在所述扫描、收值和分析步骤中均跳站，是为了实现抽样检测，提高分析扫描效率，节省分析扫描时间。
可选的，对每一所述子批中的所有晶圆进行缺陷扫描的具体步骤包括：
设置与若干个所述子批的特殊工艺处理条件一一对应的若干个检测条件；
根据每一所述子批各自对应的检测条件对每一所述子批中的所有晶圆进行缺陷扫描。
具体来说，在对所述晶圆实施缺陷检测之前，根据所述子批所执行过的特殊工艺处理条件设置缺陷检测过程中的检测条件，以便有针对性的对每一所述子批进行缺陷扫描检测。
可选的，获取每一所述子批的晶圆缺陷扫描图谱的具体步骤包括：
获取一个所述子批中与所有晶圆一一对应的多个晶圆缺陷扫描图谱；
选择多个所述晶圆缺陷扫描图谱中缺陷数量最多的一个作为该所述子批缺陷扫描图谱。
具体来说，每一所述子批中具有多个晶圆，分别对所述子批中的每一片所述晶圆进行缺陷扫描，从而针对所述子批中的每一片所述晶圆都获得一个与其对应的晶圆缺陷扫描图谱。虽然同一所述子批中的所有晶圆所经历的SWR条件是相同的，但是由于处理过程中不可避免的会存在偶然误差等因素，因此同一子批中的晶圆在缺陷种类和/或缺陷数量上存在差异。为了全面的对晶圆缺陷进行分析避免漏检，本具体实施方式选择多个所述晶圆缺陷扫描图谱中缺陷数量最多的一个作为该所述子批缺陷扫描图谱。所述缺陷数量最多可以是缺陷种类最多，也可以是缺陷总的数量最多。
步骤S14，判断所述晶圆是否完成缺陷检测，若是，则自动将所述晶圆的运行路径切换至所述主路径。
可选的，所述母批中的晶圆不进行缺陷检测，在确认所述子批中的晶圆完成缺陷检测之后，还包括如下步骤：
将所述母批中的晶圆和所述子批中的晶圆重新合并为一批次晶圆，并将重新合并后的一批次晶圆的运行路径切换至所述主路径，并执行与所述当前步骤相邻的下一处理步骤。
举例来说，如图2所示，在确定每一所述子批中的所有晶圆均完成缺陷检测之后，将所述母批中的晶圆和所述子批中的晶圆重新合并为一批次晶圆，并继续沿所述主路径运行，即控制重新合并的一批次晶圆开始执行步骤2。
不仅如此，本具体实施方式还提供了一种晶圆自动处理装置，附图3是本发明具体实施方式中晶圆自动处理装置的结构框图。本具体实施方式提供的晶圆自动处理装置可以图1和图2所示的晶圆自动处理方法对晶圆进行处理。如图1-图3所示，本具体实施方式提供的晶圆自动处理装置，包括：
控制模块30，用于控制若干片晶圆运行于主路径上，所述主路径是在所述晶圆表面形成半导体结构的路径；
判断模块31，用于判断所述晶圆是否需要进行缺陷检测，若是，则自动将所述晶圆的运行路径切换至副路径；
检测模块32，连接所述判断模块31，用于在所述副路径中对所述晶圆进行缺陷检测；
处理模块33，连接所述检测模块32，用于判断所述晶圆是否完成缺陷检测，若是，则自动将所述晶圆的运行路径切换至所述主路径。
可选的，所述检测模块32用于对所述晶圆进行缺陷扫描，获取缺陷扫描之后的晶圆缺陷图谱，并分析所述晶圆缺陷图谱，获取所述晶圆缺陷的相关信息。
可选的，所述主路径中包括多个处理步骤；
所述判断模块31用于在所述晶圆确认完成当前处理步骤之后，判断所述晶圆是否需要进行缺陷检测。
可选的，所述控制模块30控制同一批次的若干片晶圆运行于主路径上；
所述检测模块32在对所述晶圆进行缺陷扫描之前，还根据晶圆在所述主路径上的特殊工艺处理条件将同一批次的所述晶圆分裂为若干个子批和一个母批，每一所述子批包括从经过相同特殊工艺处理条件的多片晶圆中抽取的若干片晶圆，所述母批由同一批次中除构成所有所述子批之外的晶圆组成。
可选的，所述检测模块32用于对每一所述子批中的所有晶圆进行缺陷扫描，获取每一所述子批的子批缺陷扫描图谱，并分析每一所述子批缺陷图谱，获取每一所述子批的缺陷相关信息。
可选的，还包括：
输入模块34，用于用户设置与若干个所述子批的特殊工艺处理条件一一对应的若干个检测条件；
所述检测模块32用于根据每一所述子批各自对应的检测条件对每一所述子批中的所有晶圆进行缺陷扫描。
可选的，所述检测模块32还用于获取一个所述子批中与所有晶圆一一对应的多个晶圆缺陷扫描图谱，选择多个所述晶圆缺陷扫描图谱中缺陷数量最多的一个作为该所述子批缺陷扫描图谱。
可选的，所述母批中的晶圆不进行缺陷检测；
所述处理模块33用于在确认所述子批中的晶圆完成缺陷检测之后，将所述母批中的晶圆和所述子批中的晶圆重新合并为一批次晶圆，并将重新合并后的一批次晶圆的运行路径切换至所述主路径，并执行与所述当前步骤相邻的下一处理步骤。
本具体实施方式提供的晶圆自动处理方法及晶圆自动处理装置，可以自动化的将晶圆的运行路径从主路径切换至副路径，并在副路径上完成晶圆的检测之后，再自动化的将晶圆的运行路径从副路径切换至主路径，使得能够对不同SWR条件的晶圆进行自动化的缺陷检测，提高了机台的自动化程度，且全自动化的切换操作降低了人员操作的风险和人为操作的主观误差，相应提高了机台的出货效率。而且，本发明可以根据实际需要在任意步骤进行缺陷检测，大大降低了对产品质量的影响，为提高产品品质奠定了基础。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种晶圆自动处理方法，其特征在于，包括如下步骤：
提供若干片晶圆，所述晶圆运行于主路径上，所述主路径是在所述晶圆表面形成半导体结构的路径；若干片晶圆为同一批次晶圆，同一所述批次的晶圆中包括多组晶圆，且各组所述晶圆所经过的特殊工艺处理条件不同；
判断所述晶圆是否需要进行缺陷检测，若是，则自动将所述晶圆的运行路径切换至副路径；
根据晶圆在所述主路径上的特殊工艺处理条件将同一批次所有的所述晶圆分裂为若干个子批和一个母批，每一所述子批包括从经过相同特殊工艺处理条件的多片晶圆中抽取的若干片晶圆，所述母批由同一批次中除构成所有所述子批之外的晶圆组成；
设置与若干个所述子批的特殊工艺处理条件一一对应的若干个检测条件；
在所述副路径中根据每一所述子批各自对应的检测条件对每一所述子批中的所有晶圆进行缺陷扫描；
判断每一所述子批中的所有所述晶圆是否均完成缺陷检测，若是，则自动将所述晶圆的运行路径切换至所述主路径。
2.根据权利要求1所述的晶圆自动处理方法，其特征在于，所述主路径中包括多个处理步骤；判断所述晶圆是否需要进行缺陷检测的具体步骤包括：
在所述晶圆完成当前处理步骤之后，判断所述晶圆是否需要进行缺陷检测。
3.根据权利要求2所述的晶圆自动处理方法，其特征在于，在所述副路径中对所述晶圆进行缺陷检测的具体步骤包括：
对所述晶圆进行缺陷扫描；
获取缺陷扫描之后的晶圆缺陷图谱；
分析所述晶圆缺陷图谱，获取所述晶圆缺陷的相关信息。
4.根据权利要求3所述的晶圆自动处理方法，其特征在于，在所述副路径中对所述晶圆进行缺陷检测的具体步骤包括：
对每一所述子批中的所有晶圆进行缺陷扫描；
获取每一所述子批的子批缺陷扫描图谱；
分析每一所述子批缺陷图谱，获取每一所述子批的缺陷相关信息。
5.根据权利要求4所述的晶圆自动处理方法，其特征在于，获取每一所述子批的晶圆缺陷扫描图谱的具体步骤包括：
获取一个所述子批中与所有晶圆一一对应的多个晶圆缺陷扫描图谱；
选择多个所述晶圆缺陷扫描图谱中缺陷数量最多的一个作为该所述子批缺陷扫描图谱。
6.根据权利要求4所述的晶圆自动处理方法，其特征在于，所述母批中的晶圆不进行缺陷检测，在确认所述子批中的晶圆完成缺陷检测之后，还包括如下步骤：
将所述母批中的晶圆和所述子批中的晶圆重新合并为一批次晶圆，并将重新合并后的一批次晶圆的运行路径切换至所述主路径，并执行与所述当前步骤相邻的下一处理步骤。
7.一种晶圆自动处理装置，其特征在于，包括：
控制模块，用于控制若干片晶圆运行于主路径上，所述主路径是在所述晶圆表面形成半导体结构的路径；所述控制模块控制同一批次的若干片晶圆运行于主路径上；同一所述批次的晶圆中包括多组晶圆，且各组所述晶圆所经过的特殊工艺处理条件不同；
判断模块，用于判断所述晶圆是否需要进行缺陷检测，若是，则自动将所述晶圆的运行路径切换至副路径；
输入模块，用于用户设置与若干个子批的特殊工艺处理条件一一对应的若干个检测条件；
检测模块，连接所述判断模块，用于根据晶圆在所述主路径上的特殊工艺处理条件将同一批次所有的所述晶圆分裂为若干个所述子批和一个母批，每一所述子批包括从经过相同特殊工艺处理条件的多片晶圆中抽取的若干片晶圆，所述母批由同一批次中除构成所有所述子批之外的晶圆组成；所述检测模块还用于在所述副路径中根据每一所述子批各自对应的检测条件对每一所述子批中的所有晶圆进行缺陷扫描；
处理模块，连接所述检测模块，用于判断每一所述子批中的所有所述晶圆是否均完成缺陷检测，若是，则自动将所述晶圆的运行路径切换至所述主路径。
8.根据权利要求7所述的晶圆自动处理装置，其特征在于，所述主路径中包括多个处理步骤；
所述判断模块用于在所述晶圆确认完成当前处理步骤之后，判断所述晶圆是否需要进行缺陷检测。
9.根据权利要求8所述的晶圆自动处理装置，其特征在于，所述检测模块用于对所述晶圆进行缺陷扫描，获取缺陷扫描之后的晶圆缺陷图谱，并分析所述晶圆缺陷图谱，获取所述晶圆缺陷的相关信息。
10.根据权利要求9所述的晶圆自动处理装置，其特征在于，所述检测模块用于对每一所述子批中的所有晶圆进行缺陷扫描，获取每一所述子批的子批缺陷扫描图谱，并分析每一所述子批缺陷图谱，获取每一所述子批的缺陷相关信息。
11.根据权利要求10所述的晶圆自动处理装置，其特征在于，所述检测模块还用于获取一个所述子批中与所有晶圆一一对应的多个晶圆缺陷扫描图谱，选择多个所述晶圆缺陷扫描图谱中缺陷数量最多的一个作为该所述子批缺陷扫描图谱。
12.根据权利要求10所述的晶圆自动处理装置，其特征在于，所述母批中的晶圆不进行缺陷检测；
所述处理模块用于在确认所述子批中的晶圆完成缺陷检测之后，将所述母批中的晶圆和所述子批中的晶圆重新合并为一批次晶圆，并将重新合并后的一批次晶圆的运行路径切换至所述主路径，并执行与所述当前步骤相邻的下一处理步骤。
CN202110210103.0A 2021-02-25 2021-02-25 晶圆自动处理方法及晶圆自动处理装置 Active CN113035733B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110210103.0A CN113035733B (zh) 2021-02-25 2021-02-25 晶圆自动处理方法及晶圆自动处理装置
PCT/CN2021/101960 WO2022179011A1 (zh) 2021-02-25 2021-06-24 晶圆自动处理方法及晶圆自动处理装置
US17/601,732 US11961772B2 (en) 2021-02-25 2021-06-24 Method and apparatus for automatically processing wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110210103.0A CN113035733B (zh) 2021-02-25 2021-02-25 晶圆自动处理方法及晶圆自动处理装置

Publications (2)

Publication Number Publication Date
CN113035733A CN113035733A (zh) 2021-06-25
CN113035733B true CN113035733B (zh) 2022-12-09

Family

ID=76461572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110210103.0A Active CN113035733B (zh) 2021-02-25 2021-02-25 晶圆自动处理方法及晶圆自动处理装置

Country Status (3)

Country Link
US (1) US11961772B2 (zh)
CN (1) CN113035733B (zh)
WO (1) WO2022179011A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115579312B (zh) * 2022-12-09 2023-04-18 合肥新晶集成电路有限公司 晶圆检测方法、装置、设备、存储介质和计算机程序产品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197301A (zh) * 2006-12-08 2008-06-11 奥林巴斯株式会社 缺陷检查装置及缺陷检查方法
CN110676191A (zh) * 2019-10-08 2020-01-10 东莞长城开发科技有限公司 一种基于mes系统的led晶圆测试拆机分组合收方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476913B1 (en) * 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
TW200416919A (en) * 2003-02-21 2004-09-01 Via Tech Inc Automatic inspecting system of wafer and its method
TWI220288B (en) * 2003-10-13 2004-08-11 Powerchip Semiconductor Corp Method of defect control
US20060178767A1 (en) * 2005-02-04 2006-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for inspection control
US9235413B1 (en) * 2005-08-03 2016-01-12 National Semiconductor Corporation Automated control of semiconductor wafer manufacturing based on electrical test results
US7257459B1 (en) * 2006-12-27 2007-08-14 Advanced Micro Devices, Inc. Method and apparatus for scheduling pilot lots
JP5369643B2 (ja) * 2008-06-10 2013-12-18 富士通セミコンダクター株式会社 欠陥検査装置
JP5556346B2 (ja) * 2010-05-11 2014-07-23 株式会社Ｓｕｍｃｏ ウェーハ欠陥検査装置及びウェーハ欠陥検査方法
KR101214806B1 (ko) * 2010-05-11 2012-12-24 가부시키가이샤 사무코 웨이퍼 결함 검사 장치 및 웨이퍼 결함 검사 방법
CN203774269U (zh) * 2013-10-29 2014-08-13 中芯国际集成电路制造(北京)有限公司 具有异常碰撞或掉落检测功能的晶圆盒
CN104699025B (zh) * 2013-12-09 2018-03-06 中芯国际集成电路制造(上海)有限公司 工艺流程控制方法以及工艺流程控制系统
CN103972052B (zh) * 2014-05-21 2018-05-04 上海华力微电子有限公司 应用晶边扫描预防线状分布缺陷发生的方法
US10872794B2 (en) * 2017-06-20 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic in-line inspection system
CN109427609B (zh) * 2017-08-30 2022-03-01 台湾积体电路制造股份有限公司 半导体晶片在线检验的系统及方法
CN107833843B (zh) * 2017-11-02 2020-02-21 武汉新芯集成电路制造有限公司 缺陷来源的分析方法及分析系统、缺陷检测装置
CN110955863B (zh) 2018-09-26 2022-09-30 长鑫存储技术有限公司 半导体产品良率分析系统及分析方法和计算机存储介质
CN112185831B (zh) * 2019-07-01 2023-07-25 华润微电子（重庆）有限公司 抽样缺陷检测方法、及其设备和系统
CN112185830B (zh) * 2019-07-01 2023-07-25 华润微电子（重庆）有限公司 抽样缺陷检测方法、装置、设备和系统
CN110581082B (zh) * 2019-09-06 2022-02-01 上海华力集成电路制造有限公司 缺陷检测机台监测晶圆缺陷的方法
CN111554601B (zh) * 2020-04-27 2021-12-28 上海果纳半导体技术有限公司 晶圆前端传送系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197301A (zh) * 2006-12-08 2008-06-11 奥林巴斯株式会社 缺陷检查装置及缺陷检查方法
CN110676191A (zh) * 2019-10-08 2020-01-10 东莞长城开发科技有限公司 一种基于mes系统的led晶圆测试拆机分组合收方法

Also Published As

Publication number Publication date
WO2022179011A1 (zh) 2022-09-01
CN113035733A (zh) 2021-06-25
US11961772B2 (en) 2024-04-16
US20230197535A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
KR101803792B1 (ko) 필름 프레임으로부터의 정확한 다이 분리를 자동으로 검증하기 위한 시스템 및 방법
US6465263B1 (en) Method and apparatus for implementing corrected species by monitoring specific state parameters
US6766208B2 (en) Automatic production quality control method and system
CN109860069B (zh) 晶圆的测试方法
CN110517969B (zh) 晶圆缺陷监测方法及系统和计算机存储介质
CN113035733B (zh) 晶圆自动处理方法及晶圆自动处理装置
US8634634B2 (en) Defect observation method and defect observation apparatus
CN112435937A (zh) 晶圆测试的自动化控制系统和方法
CN111653500A (zh) 判断晶圆良率损失的方法
US6898539B2 (en) Method for analyzing final test parameters
CN111554588A (zh) 晶圆缺陷监控系统及其监控方法
CN113725112B (zh) 晶圆检测方法、系统和检测机台
CN116183985A (zh) 用于晶圆测试的探针卡、测试系统及测试方法
CN112698174B (zh) 一种肖特基芯片iv不良曲线的测试筛选方法
CN115360112A (zh) 晶圆异常预警方法
CN106898563B (zh) 产品验收系统及产品验收方法
CN104716062A (zh) 晶圆重复性光刻缺陷检查分析方法、系统及晶圆生产方法
CN111257715B (zh) 一种晶圆测试方法及装置
CN112038248A (zh) 半导体缺陷扫描程式建立方法及其建立系统
US20050080572A1 (en) Method of defect control
JP2009188175A (ja) 外観検査装置及び外観検査方法
US6810334B2 (en) Method for inspecting wafer defects of a semiconductor device
KR20200045918A (ko) 반도체 제조 공정에 적용되는 운영 체계 솔루션 시스템
KR101454666B1 (ko) 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템
CN117878025B (zh) 一种自动卡控晶圆图谱上缺陷芯片的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant