CN112951794A - 封装基板和包括该封装基板的多芯片封装件 - Google Patents

封装基板和包括该封装基板的多芯片封装件 Download PDF

Info

Publication number
CN112951794A
CN112951794A CN202010372101.7A CN202010372101A CN112951794A CN 112951794 A CN112951794 A CN 112951794A CN 202010372101 A CN202010372101 A CN 202010372101A CN 112951794 A CN112951794 A CN 112951794A
Authority
CN
China
Prior art keywords
wiring layer
substrate
layer
insulating layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010372101.7A
Other languages
English (en)
Inventor
池润禔
金台城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112951794A publication Critical patent/CN112951794A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一种封装基板和包括该封装基板的多芯片封装件，所述封装基板包括：基板；第一结构，设置在所述基板上并具有第一贯通部；第一布线层，设置在所述基板上，并位于所述第一贯通部中；第一绝缘层，设置在所述基板上，位于所述第一贯通部中，并且覆盖所述第一布线层的至少一部分；以及第二布线层，设置在所述第一绝缘层上。

Description

封装基板和包括该封装基板的多芯片封装件
本申请要求于2019年12月10日在韩国知识产权局提交的第10-2019-0163279号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本公开涉及一种封装基板和包括该封装基板的多芯片封装件。
背景技术
与使用单个硅裸片制造整个系统芯片的情况相比，在将裸片划分为小芯片(chiplet)的情况下，芯片的制造成本可进一步降低并且由于低良率而导致的处置成本也可降低。随着小芯片化的最新趋势，小芯片之间的互连技术已经出现。例如，已经开发了包括硅中介层的基板、包括能够实现裸片间电连接的硅基互连桥的基板等。然而，这样的技术需要制造昂贵的硅互连裸片。此外，在硅基互连桥的情况下，由于桥的硅材料与基板的有机材料之间的热膨胀系数(CTE)不匹配而出现可靠性问题。
发明内容
本公开的一方面在于提供一种能够提供相对廉价的多芯片互连的封装基板和包括该封装基板的多芯片封装件。
本公开的另一方面在于提供一种能够降低良率减少风险的封装基板和包括该封装基板的多芯片封装件。
本公开的另一方面在于提供一种在布线设计方面自由度高的封装基板和包括该封装基板的多芯片封装件。
本公开的另一方面在于提供一种具有改善的可靠性(对弯曲控制有利)的封装基板和包括该封装基板的多芯片封装件。
本公开的另一方面在于提供一种能够形成纤薄结构的封装基板和包括该封装基板的多芯片封装件。
根据本公开的一方面，通过在基板上形成坝状结构，并且在穿过该结构设置的贯通部中依次形成布线层、绝缘层等，来实现精细电路。
例如，一种封装基板包括：基板；第一结构，设置在所述基板上并具有第一贯通部；第一布线层，设置在所述基板上，并位于所述第一贯通部中；第一绝缘层，设置在所述基板上，位于所述第一贯通部中，并且覆盖所述第一布线层的至少一部分；以及第二布线层，设置在所述第一绝缘层上。
例如，一种多芯片封装件包括：封装基板，所述封装基板包括基板、第一结构、第一布线层、第一绝缘层以及第二布线层，所述第一结构设置在所述基板上并具有第一贯通部，所述第一布线层设置在所述基板上并位于所述第一贯通部中，所述第一绝缘层设置在所述基板上并位于所述第一贯通部中并且覆盖所述第一布线层的至少一部分，所述第二布线层设置在所述第一绝缘层上；第一半导体芯片，设置在所述封装基板上并具有第一连接垫；以及第二半导体芯片，在所述第一半导体芯片附近设置在所述封装基板上并具有第二连接垫。所述第一连接垫中的至少一个与所述第二连接垫中的至少一个通过所述第一布线层彼此电连接。
例如，一种封装基板包括：基板；坝状结构，设置在所述基板上；第一图案，设置在所述坝状结构的内部并位于所述基板上；第二图案，设置在所述坝状结构的外部并位于所述基板上；绝缘层，仅覆盖所述第一图案和所述第二图案中的所述第一图案；布线层，设置在所述绝缘层上；以及过孔层，设置在所述绝缘层中并将所述第一图案连接到所述布线层。
附图说明
通过下面结合附图进行的详细描述，本公开的上述和其他方面、特征和优点将会被更加清楚地理解，其中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3是根据示例的多芯片封装件的示意性截面图；
图4是当从上方观看时应用于图3中的多芯片封装件的根据示例的封装基板的示意性平面图；以及
图5和图6是示出制造应用于图3中的多芯片封装件的根据示例的封装基板的示例的示意性工艺图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000容纳主板1010。主板1010可包括物理连接或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到下面将要描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。芯片相关组件1020可以是包括上述芯片或电子组件的封装件的形式。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G、4G和5G协议以及在上述协议之后指定的任何其他无线和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数字照相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照附图，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到主板1110。此外，可物理连接和/或电连接到主板1110或者可不物理连接和/或电连接到主板1110的其他电子组件(诸如相机模块1130和/或扬声器1140)可容纳在主板1110中。电子组件1120的一部分可以是上述芯片相关组件，例如，半导体封装件1121，但不限于此。半导体封装件1121可以是半导体芯片或无源组件安装在封装基板上的封装基板形式的表面安装型封装件，但不限于此。电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。
参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到主板1110。此外，可物理连接和/或电连接到主板1110或者可不物理连接和/或电连接到主板1110的其他电子组件(诸如相机模块1130和/或扬声器1140)可容纳在主板1110中。电子组件1120的一部分可以是上述芯片相关组件，例如，半导体封装件1121，但不限于此。半导体封装件1121可以是多个芯片安装在封装基板上的封装基板形式的表面安装型封装件，但不限于此。电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。
图3是根据示例的多芯片封装件的示意性截面图。
图4是当从上方观看时应用于图3中的多芯片封装件的根据示例的封装基板的示意性平面图。
参照图3和图4，根据示例的多芯片封装件500包括：封装基板100；第一半导体芯片310，设置在封装基板100上；以及第二半导体芯片320，在第一半导体芯片310附近设置在封装基板100上。封装基板100包括基板110、设置在基板110上并具有贯通部120H的结构120以及设置在基板110上的贯通部120H中的绝缘层130、布线层140和布线过孔层150。第一半导体芯片310和第二半导体芯片320可均电连接到封装基板100的布线层140，并且可通过布线层140彼此电连接。
如上所述，随着小芯片化的最新趋势，小芯片之间的互连技术已经出现。例如，已经开发了包括硅中介层的基板、包括能够实现裸片间电连接的硅基互连桥的基板等。然而，这样的技术需要制造昂贵的硅互连裸片。此外，在硅基互连桥的情况下，由于桥的硅材料与基板的有机材料之间的热膨胀系数(CTE)不匹配而出现可靠性问题。
另一方面，根据示例的多芯片封装件500可通过提供有机桥接电路的封装基板100而提供多个芯片之间的互连。例如，可通过在基板110上形成坝状结构120并且在穿过结构120设置的贯通部120H中依次形成布线层140、绝缘层130等来制造根据示例的封装基板100。在这种情况下，可主要执行有机基工艺而不是硅基工艺以减少成本并降低工艺难度等级。此外，由于不需要插入额外的桥接裸片(bridge die)，因此可降低良率减少风险。此外，绝缘层130的材料可以是液体感光材料，从而可实现精细电路并且设计自由度可变高。因此，可在需要时容易地提供用于多个芯片之间的互连的局部精细电路。此外，可仅在局部应用异质材料，并且没有用于插入额外的桥接裸片等的腔工艺，这对于弯曲控制是有利的。此外，可省略附加的中介基板，这对于产品的纤薄结构是有利的。此外，由于布线层140等与基板110集成，因此基板110中的电路布线可容易地连接到布线层140，从而减小信号损失。
在根据示例的封装基板100中，结构120、绝缘层130、布线层140和布线过孔层150中的每个可包括多个层。例如，根据示例的封装基板100可包括：第一结构121，设置在基板110上并具有第一贯通部121H；第二结构122，设置在第一结构121上并具有第二贯通部122H；第一布线层141，设置在基板110上，并位于第一贯通部121H中；第一绝缘层131，设置在基板110上，位于第一贯通部121H中，并覆盖第一布线层141的至少一部分；第二布线层142，设置在第一绝缘层131上，并位于第二贯通部122H中；第一布线过孔层151，贯穿第一贯通部121H中的第一绝缘层131，并将第一布线层141和第二布线层142彼此连接；第二绝缘层132，设置在第一绝缘层131上，位于第二贯通部122H中，并覆盖第二布线层142的至少一部分；第三布线层143，设置在第二绝缘层132上；以及第二布线过孔层152，贯穿第二贯通部122H中的第二绝缘层132，并将第二布线层142和第三布线层143彼此连接。如所描述的，可根据需要调整精细电路中的层数。第一结构121可包括坝状结构，并且第一绝缘层131设置在坝状结构的内部并且与坝状结构外部的区域间隔开。
此外，根据示例的封装基板100可进一步包括第四布线层145，第四布线层145设置在基板110上，并位于结构120的外侧上，例如，第一结构121的外侧上。第四布线层145可设置在与第一布线层141的高度对应的高度上。第四布线层145可以是额外的电路而不是桥接电路。第四布线层145的至少一部分可电连接到第一布线层141的至少一部分。第一半导体芯片310和第二半导体芯片320中的每个可电连接到第四布线层145的至少一部分。如上所述，由于设计自由度高，因此可独立于桥接电路在基板110上设计通常的布线电路。在这种情况下，作为非限制性示例，第三布线层143(布线层140的最上布线层)可包括具有第一节距P1的多个第一垫143P，第四布线层145可包括具有第二节距P2的多个第二垫145P，并且第一节距P1可小于第二节距P2。例如，多个第一垫143P可以是与多个第二垫145P相比具有更精细的节距的精细电路。这样的关系也可应用于布线层140中的其他布线层。封装基板100可包括：第一图案(例如，包括第一布线层141)，设置在坝状结构的内部并位于基板上；第二图案(例如，包括第四布线层145)，设置在坝状结构的外部并位于基板上；绝缘层(例如，包括第一绝缘层131)，仅覆盖第一图案和第二图案中的第一图案。
在下文中，将参照附图详细描述根据示例的多芯片封装件以及包括在多芯片封装件中的根据一个示例的封装基板。
基板110可以是多层印刷电路板(PCB)。印刷电路板(PCB)可以是有芯PCB或无芯PCB。作为非限制性示例，基板110可以是球栅阵列(BGA)型PCB。基板110可包括多个绝缘层、多个布线层和多个过孔层。绝缘层、布线层和过孔层的层数没有必要限制，并且绝缘层、布线层和过孔层中的每者可根据设计而包括多个层或单个层。
绝缘层的材料可以是绝缘材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包含增强材料(诸如玻璃纤维、玻璃布、玻璃织物)和/或无机填料与热固性树脂或热塑性树脂一起的材料，诸如覆铜层压板(CCL)、柔性覆铜层压板(FCCL)、半固化片、ABF(Ajinomoto Build-up Film)、感光电介质(PID)等。然而，绝缘材料不限于此，并且玻璃板或陶瓷板可用作特定绝缘层(例如，芯层)的材料。如有必要，可使用具有低介电损耗的液晶聚合物(LCP)。当使用多个绝缘层时，绝缘层中的每个的材料可彼此相同或不同。
布线层的材料可以是金属材料。在这种情况下，金属材料可以是铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等。布线层可用于根据相关层的设计执行各种功能。例如，布线层可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等以外的各种信号图案，例如，数据信号图案等。这些图案可均包括线图案、面图案和/或垫图案。
过孔层的材料也可以是金属材料。在这种情况下，金属材料可以是铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等。过孔层中的每个的布线过孔可利用金属材料完全填充，或者金属材料可沿着通路孔的壁形成。此外，诸如锥形形状、沙漏形状、圆柱形形状等的已知形状均可应用于布线过孔。过孔层可根据相关层的设计用于执行各种功能。例如，布线过孔中的每个可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔等。
结构120可包括第一结构121和第二结构122。第一结构121和第二结构122可分别具有第一贯通部121H和第二贯通部122H。第一贯通部121H和第二贯通部122H可彼此连接以构成贯通部120H。第一结构121和第二结构122的材料没有必要限制，并且可以是任何材料，只要其用作坝即可。作为非限制性示例，第一结构121和第二结构122中的每个可包括阻焊剂。在这种情况下，由于第一结构121和第二结构122中的每个可容易地图案化成具有期望的形状，因此可更加容易地实现第一贯通部121H和第二贯通部122H。然而，本公开不限于此，并且第一结构121和第二结构122可包括其他已知的绝缘材料。如有必要，第一结构121和第二结构122可包括金属材料或陶瓷材料。
结构120在包括多个层时可具有阶梯形状。例如，第二结构122可具有比第一结构121的平面面积小的平面面积。因此，第一贯通部121H的内壁表面和第二贯通部122H的内壁表面可相对于彼此具有台阶。此外，第一结构121的外侧表面和第二结构122的外侧表面也可相对于彼此具有台阶。就这一点而言，第二贯通部122H可具有比第一贯通部121H的平面面积大的平面面积。当结构120通过这样的阶梯实现方式而被实现为包括多个层时，可更加容易地执行对准，并且多层绝缘层130、布线层140和布线过孔层150可更加容易地依次形成。
绝缘层130可包括第一绝缘层131和第二绝缘层132。第一绝缘层131和第二绝缘层132可包括绝缘材料，例如，感光电介质(PID)(感光绝缘材料)。感光电介质(PID)可以以液体状态提供以被固化，这使得容易地实现精细电路。第一绝缘层131和第二绝缘层132之间的边界可以是明显的或者可以是不明显的。
布线层140可包括第一布线层141、第二布线层142和第三布线层143。第一布线层141、第二布线层142和第三布线层143可包括金属材料。金属材料可以是铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等。第一布线层141、第二布线层142和第三布线层143可根据相关层的设计用于执行各种功能。例如，第一布线层141、第二布线层142和第三布线层143可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等以外的各种信号图案，例如，数据信号图案等。这些图案可均包括线图案、面图案和/或垫图案。第四布线层145也可包括上述金属材料，并且可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。此外，第四布线层145可包括线图案、面图案和/或垫图案。第一布线层141、第二布线层142和第三布线层143的图案可分别被形成为密度比第四布线层145的图案的密度高的精细电路。
布线过孔层150可包括第一布线过孔层151和第二布线过孔层152。第一布线过孔层151和第二布线过孔层152可包括金属材料。金属材料可以是铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等。第一布线过孔层151和第二布线过孔层152中的每个的布线过孔可利用金属材料完全填充，或者金属材料可沿着通路孔的壁表面形成。此外，诸如锥形形状、沙漏形状、圆柱形形状等的已知形状均可应用于布线过孔。第一布线过孔层151和第二布线过孔层152也可根据相关层的设计用于执行各种功能。例如，第一布线过孔层151和第二布线过孔层152中的每个可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔等。
第一半导体芯片310可以是具有集成电路(IC)形式的裸片，其中，数百至数百万个或更多的器件集成在单个芯片中。在这种情况下，构成主体的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体中。第一半导体芯片310的第一连接垫310P被设置为将第一半导体芯片310电连接到另一组件，并且形成第一连接垫310P的材料可以是诸如铜(Cu)、铝(Al)等的金属材料，但不限于此。钝化层可形成在主体上以使第一连接垫310P暴露。钝化层可以是氧化物层、氮化物层等，或者可以是氧化物层和氮化物层的双层。绝缘层等可进一步设置在其他必要的位置。如有必要，第一半导体芯片310可以是芯片级封装裸片，其中，重新分布层形成在主体上以使第一连接垫310P重新分布。
第二半导体芯片320也可以是具有集成电路(IC)形式的裸片，其中，数百至数百万个或更多的器件集成在单个芯片中。如有必要，第二半导体芯片320可具有多个集成电路(IC)堆叠的结构。堆叠的集成电路IC可通过硅通孔(TSV)彼此电连接。第二半导体芯片320也可具有第二连接垫320P以电连接到另一组件，并且可进一步设置有钝化层、绝缘层等。如有必要，第二半导体芯片320也可以是芯片级封装裸片。此外，第一连接垫310P中的至少一个与第二连接垫320P中的至少一个可通过第一布线层141彼此电连接。
作为非限制性示例，第一半导体芯片310可以是专用集成电路(ASIC)。可选地，第一半导体芯片310可以是现场可编程门阵列(FPGA)。可选地，第一半导体芯片310可以是专用集成电路(ASIC)和现场可编程门阵列(FPGA)的芯片组。可选地，第一半导体芯片310可以是图形处理单元(GPU)。可选地，第一半导体芯片310可以是专用集成电路(ASIC)、现场可编程门阵列(FPGA)和图形处理单元(GPU)的芯片组。此外，第二半导体芯片320可以是堆叠存储器，诸如高带宽存储器(HBM)。第一半导体芯片310和第二半导体芯片320中的每个可以是具有数十至数百万个或更多的I/O的相对昂贵的芯片，但不限于此。第一半导体芯片310和第二半导体芯片320中的每个可包括多个半导体芯片。在这种情况下，在通过封装基板100的结构120、绝缘层130、布线层140和布线过孔层150提供的精细电路区域中，多个半导体芯片可局部地且彼此独立地形成。
当从上方观看时，第一半导体芯片310的至少一部分可被设置为与布线层140(例如，第一布线层141、第二布线层142和第三布线层143)的至少一部分叠置。此外，当从上方观看时，第一半导体芯片310的至少一部分可被设置为与第四布线层145的至少一部分叠置。在这种情况下，第一半导体芯片310的多个第一连接垫310P中的至少一个可通过第一连接构件311和313连接到第三布线层143的多个第一垫143P中的至少一个。此外，第一半导体芯片310的多个第一连接垫310P中的至少一个可通过第二连接构件312和314连接到第四布线层145的多个第二垫145P中的至少一个。
当从上方观看时，第二半导体芯片320的至少一部分可被设置为与布线层140(例如，第一布线层141、第二布线层142和第三布线层143)的至少一部分叠置。此外，当从上方观看时，第二半导体芯片320的至少一部分可被设置为与第四布线层145的至少一部分叠置。在这种情况下，第二半导体芯片320的多个第二连接垫320P中的至少一个可通过第三连接构件321和323连接到第三布线层143的多个第一垫143P中的至少一个。此外，第二半导体芯片320的多个第二连接垫320P中的至少一个可通过第四连接构件322和324连接到第四布线层145的多个第二垫145P中的至少一个。
第一连接构件311和313可包括第一金属凸块311和第一电连接金属313中的至少一个，第二连接构件312和314可包括第二金属凸块312和第二电连接金属314中的至少一个，第三连接构件321和323可包括第三金属凸块321和第三电连接金属323中的至少一个，第四连接构件322和324可包括第四金属凸块322和第四电连接金属324中的至少一个。第一连接构件至第四连接构件311、312、313、314、321、322、323和324中的每个可包括多个连接构件，并且多个连接构件之间的节距可对应于所连接的多个垫143P和145P之间的节距。第一金属凸块311、第二金属凸块312、第三金属凸块321和第四金属凸块322中的每个可以是包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属柱，但它们的材料不限于此。第一电连接金属313、第二电连接金属314、第三电连接金属323和第四电连接金属324中的每个可利用焊料形成，为包括具有比铜(Cu)的熔点低的低熔点的金属(例如，锡(Sn))的合金(例如，包括锡(Sn)的合金)，但这仅仅是示例，并且材料不限于此。
图5和图6是示出制造应用于图3中的多芯片封装件的根据示例的封装基板的示例的示意性工艺图。
参照图5，制备基板110。使用镀覆工艺(诸如加成工艺(AP)、半加成工艺(SAP)、改进的SAP(MSAP)、封孔(TT)等)在基板110上形成第一布线层141。如有必要，还以相同的镀覆工艺形成第四布线层145。在这种情况下，第一布线层141和第四布线层145可具有相同或基本相同的厚度，并且可利用相同的材料制成。此外，通过阻焊剂膜的光刻工艺执行的图案化或者通过ABF的喷砂处理、蚀刻或激光加工执行的图案化在基板110上形成结构120。结构120可根据设计而利用多个层形成，并且可被形成为包括例如第一结构121和第二结构122。形成第一布线层141和第四布线层145以及结构120的顺序没有必要限制。可首先形成第一布线层141和第四布线层145，或者可首先形成结构120。接下来，将处于液体状态的感光绝缘材料等施加到第一结构121的第一贯通部121H然后固化以形成第一绝缘层131。可使用各种类型的涂覆工艺来执行感光绝缘材料的施加。接下来，使用光刻工艺等在第一绝缘层131中形成用于形成布线过孔层的通路孔151v。
参照图6，通过上述镀覆工艺在第一绝缘层131上形成第二布线层142。在这种情况下，还通过填充通路孔151v来形成第一布线过孔层151。接下来，将处于液体状态的感光绝缘材料等施加到第二结构122的第二贯通部122H然后固化以形成第二绝缘层132。也可使用各种类型的涂覆工艺来执行感光绝缘材料的施加。接下来，使用光刻工艺等在第二绝缘层132中形成用于形成第二布线过孔层152的通路孔。然后，通过上述镀覆工艺在第二绝缘层132上形成第三布线层143。在这种情况下，还通过填充通路孔来形成第二布线过孔层152。根据结构120的层数，可进一步重复一系列工艺，使得精细电路区域形成为具有更多的多层。由此，可制造根据示例的上述封装基板100。
如上所述，可提供一种能够提供相对廉价的多芯片互连的封装基板和包括该封装基板的多芯片封装件。
此外，可提供一种能够降低良率减少风险的封装基板和包括该封装基板的多芯片封装件。
此外，可提供一种在布线设计方面自由度高的封装基板和包括该封装基板的多芯片封装件。
此外，可提供一种具有改善的可靠性(对弯曲控制有利)的封装基板和包括该封装基板的多芯片封装件。
此外，可提供一种能够形成纤薄结构的封装基板和包括该封装基板的多芯片封装件。
在本公开中，术语“下侧”、“下部”、“下表面”等已被用于指示相对于附图的截面朝向电子组件封装件的安装表面的方向，术语“上侧”、“上部”、“上表面”等已被用于指示与由术语“下侧”、“下部”、“下表面”等指示的方向相反的方向。然而，这些方向仅出于便于说明的目的而被限定，并且权利要求不受如上所述限定的方向的特别限制。
在说明书中，组件与另一组件的“连接”的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。此外，“电连接”是指包括物理连接和物理断开。可理解的是，当元件被称为“第一”和“第二”时，该元件不受此限制。这些术语可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
在此使用的术语“示例实施例”不总是指相同的示例实施例，而是被提供为用于强调与另一示例实施例的特征或特性不同的特定的特征或特性。然而，在此提供的示例实施例被认为能够通过彼此全部组合或部分组合来实现。例如，除非其中提供了相反或相矛盾的描述，否则在特定的示例实施例中描述的一个元件即使在另一示例实施例中没有被描述，也可被理解为与另一示例实施例相关的描述。
在此使用的术语仅为了描述示例实施例而不是为了限制本公开。在这种情况下，除非基于特定的上下文另外做出必要的解释，否则单数形式包括复数形式。
虽然上面已经示出和描述了示例实施例，但是对本领域技术人员将明显的是，在不脱离本公开的由所附权利要求限定的范围的情况下，可进行修改和变型。

Claims (20)

1.一种封装基板，包括：
基板；
第一结构，设置在所述基板上并具有第一贯通部；
第一布线层，设置在所述基板上，并位于所述第一贯通部中；
第一绝缘层，设置在所述基板上，位于所述第一贯通部中，并且覆盖所述第一布线层的至少一部分；以及
第二布线层，设置在所述第一绝缘层上。
2.根据权利要求1所述的封装基板，还包括：
第二结构，设置在所述第一结构上，并具有第二贯通部；
第二绝缘层，设置在所述第一绝缘层上，并位于所述第二贯通部中；以及
第三布线层，设置在所述第二绝缘层上，
其中，所述第二布线层在所述第一绝缘层上设置在所述第二贯通部中，并且
所述第二绝缘层覆盖所述第二布线层的至少一部分。
3.根据权利要求2所述的封装基板，其中，所述第一结构和所述第二结构中的每个包括阻焊剂。
4.根据权利要求2所述的封装基板，其中，所述第二结构具有比所述第一结构的平面面积小的平面面积。
5.根据权利要求2所述的封装基板，其中，所述第一贯通部的内壁表面和所述第二贯通部的内壁表面相对于彼此具有台阶。
6.根据权利要求4所述的封装基板，其中，所述第二贯通部具有比所述第一贯通部的平面面积大的平面面积。
7.根据权利要求2所述的封装基板，还包括：
第一布线过孔层，贯穿所述第一贯通部中的所述第一绝缘层，并将所述第一布线层和所述第二布线层彼此连接；以及
第二布线过孔层，贯穿所述第二贯通部中的所述第二绝缘层，并将所述第二布线层和所述第三布线层彼此连接。
8.根据权利要求7所述的封装基板，还包括：
第四布线层，设置在所述基板上，并位于所述第一结构的外侧上，
其中，所述第一布线层和所述第四布线层设置在彼此对应的高度上。
9.根据权利要求8所述的封装基板，其中，所述第三布线层包括具有第一节距的多个第一垫，
所述第四布线层包括具有第二节距的多个第二垫，并且
所述第一节距小于所述第二节距。
10.根据权利要求1所述的封装基板，其中，所述第一结构包括坝状结构，并且
所述第一绝缘层设置在所述坝状结构的内部并且与所述坝状结构外部的区域间隔开。
11.一种多芯片封装件，包括：
封装基板，所述封装基板包括基板、第一结构、第一布线层、第一绝缘层以及第二布线层，所述第一结构设置在所述基板上并具有第一贯通部，所述第一布线层设置在所述基板上并位于所述第一贯通部中，所述第一绝缘层设置在所述基板上并位于所述第一贯通部中并且覆盖所述第一布线层的至少一部分，所述第二布线层设置在所述第一绝缘层上；
第一半导体芯片，设置在所述封装基板上并具有第一连接垫；以及
第二半导体芯片，在所述第一半导体芯片附近设置在所述封装基板上并具有第二连接垫，
其中，所述第一连接垫中的至少一个与所述第二连接垫中的至少一个通过所述第一布线层彼此电连接。
12.根据权利要求11所述的多芯片封装件，其中，在所述多芯片封装件的平面图中，所述第一半导体芯片和所述第二半导体芯片中的每个的至少一部分与所述第一布线层的至少一部分叠置。
13.根据权利要求11所述的多芯片封装件，其中，所述封装基板还包括：第二结构，设置在所述第一结构上，并具有第二贯通部；第二绝缘层，设置在所述第一绝缘层上，并位于所述第二贯通部中；以及第三布线层，设置在所述第二绝缘层上，
所述第二布线层在所述第一绝缘层上设置在所述第二贯通部中，并且
所述第二绝缘层覆盖所述第二布线层的至少一部分。
14.根据权利要求13所述的多芯片封装件，其中，所述封装基板还包括第四布线层，所述第四布线层设置在所述基板上，并位于所述第一结构的外侧上，并且
所述第一布线层和所述第四布线层设置在彼此对应的高度上。
15.根据权利要求14所述的多芯片封装件，其中，在所述多芯片封装件的平面图中，所述第一半导体芯片和所述第二半导体芯片中的每个的至少一部分与所述第四布线层的至少一部分叠置。
16.根据权利要求14所述的多芯片封装件，其中，所述第三布线层包括具有第一节距的多个第一垫，
所述第四布线层包括具有第二节距的多个第二垫，并且
所述第一节距小于所述第二节距。
17.根据权利要求16所述的多芯片封装件，其中，所述第一连接垫中的至少一个通过第一连接构件连接到所述第一垫中的至少一个，并且所述第一连接垫中的至少一个通过第二连接构件连接到所述第二垫中的至少一个，
所述第二连接垫中的至少一个通过第三连接构件连接到所述第一垫中的至少一个，并且所述第二连接垫中的至少一个通过第四连接构件连接到所述第二垫中的至少一个，并且
所述第一连接构件、所述第二连接构件、所述第三连接构件和所述第四连接构件中的每个包括金属凸块和电连接金属中的至少一个。
18.根据权利要求11所述的多芯片封装件，其中，所述第一结构包括坝状结构，并且
所述第一绝缘层设置在所述坝状结构的内部并且与所述坝状结构外部的区域间隔开。
19.一种封装基板，包括：
基板；
坝状结构，设置在所述基板上；
第一图案，设置在所述坝状结构的内部并位于所述基板上；
第二图案，设置在所述坝状结构的外部并位于所述基板上；
绝缘层，仅覆盖所述第一图案和所述第二图案中的所述第一图案；
布线层，设置在所述绝缘层上；以及
过孔层，设置在所述绝缘层中并将所述第一图案连接到所述布线层。
20.根据权利要求19所述的封装基板，其中，所述绝缘层包括感光绝缘材料。
CN202010372101.7A 2019-12-10 2020-05-06 封装基板和包括该封装基板的多芯片封装件 Pending CN112951794A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0163279 2019-12-10
KR1020190163279A KR20210072939A (ko) 2019-12-10 2019-12-10 패키지 기판 및 이를 포함하는 멀티 칩 패키지

Publications (1)

Publication Number Publication Date
CN112951794A true CN112951794A (zh) 2021-06-11

Family

ID=76210195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010372101.7A Pending CN112951794A (zh) 2019-12-10 2020-05-06 封装基板和包括该封装基板的多芯片封装件

Country Status (3)

Country Link
US (1) US11315879B2 (zh)
KR (1) KR20210072939A (zh)
CN (1) CN112951794A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721677B2 (en) 2018-12-27 2023-08-08 Intel Corporation Microelectronic assemblies having an integrated capacitor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
KR100691443B1 (ko) 2005-11-16 2007-03-09 삼성전기주식회사 플립칩 패키지 및 그 제조방법
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
WO2016185607A1 (ja) * 2015-05-21 2016-11-24 株式会社メイコー プリント配線基板及びプリント配線基板の製造方法
US20170236790A1 (en) * 2016-02-12 2017-08-17 Semtech Corporation Semiconductor Device on Leadframe with Integrated Passive Component
KR102551790B1 (ko) * 2018-06-29 2023-07-07 삼성디스플레이 주식회사 유기발광 디스플레이 장치
TWI739142B (zh) * 2019-08-12 2021-09-11 力成科技股份有限公司 半導體封裝結構及其製造方法
TWI734455B (zh) * 2019-10-09 2021-07-21 財團法人工業技術研究院 多晶片封裝件及其製造方法

Also Published As

Publication number Publication date
US20210175176A1 (en) 2021-06-10
US11315879B2 (en) 2022-04-26
KR20210072939A (ko) 2021-06-18

Similar Documents

Publication Publication Date Title
US10903170B2 (en) Substrate having embedded interconnect structure
CN109755191B (zh) 扇出型半导体封装件
TWI636532B (zh) 扇出型半導體封裝
TWI673849B (zh) 扇出型半導體封裝
CN109755234B (zh) 扇出型半导体封装件
CN110867418B (zh) 扇出型半导体封装件
US20190131285A1 (en) Fan-out semiconductor package module
CN111725148B (zh) 半导体封装件
CN110875273B (zh) 半导体封装件
CN109755189B (zh) 扇出型半导体封装件
TWI781334B (zh) 半導體封裝
KR20200041676A (ko) 반도체 패키지
CN110783295A (zh) 半导体封装件安装板
CN111755426B (zh) 半导体封装件
CN111341733B (zh) 扇出型半导体封装件
TWI685934B (zh) 扇出型半導體封裝
CN111128937B (zh) 半导体封装件
CN111341752B (zh) 半导体封装件
US11315879B2 (en) Package substrate and multi-chip package including the same
CN111223832A (zh) 扇出型半导体封装件
KR20210078952A (ko) 전자부품 내장기판
CN113013109A (zh) 嵌有电子组件的基板
CN111987065A (zh) 层叠封装件及包括层叠封装件的封装件连接系统
US11997788B2 (en) Printed circuit board and method of manufacturing the same
CN111048484B (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination