CN112908969A - 半导体器件、封装结构及封装结构的制备方法 - Google Patents

半导体器件、封装结构及封装结构的制备方法 Download PDF

Info

Publication number
CN112908969A
CN112908969A CN201911231056.7A CN201911231056A CN112908969A CN 112908969 A CN112908969 A CN 112908969A CN 201911231056 A CN201911231056 A CN 201911231056A CN 112908969 A CN112908969 A CN 112908969A
Authority
CN
China
Prior art keywords
chip
groove
conductive film
chip unit
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911231056.7A
Other languages
English (en)
Inventor
张志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201911231056.7A priority Critical patent/CN112908969A/zh
Publication of CN112908969A publication Critical patent/CN112908969A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供一种半导体器件、封装结构及封装结构的制备方法，涉及半导体封装技术领域。该封装结构包括芯片组、导电膜层、引线和封装层，其中：芯片组，包括沿垂直方向叠层设置的多个芯片单元，且各芯片单元至少一端形成有凹槽；导电膜层，随形贴合于凹槽表面；引线，一端连接于导电膜层，另一端延伸至芯片单元外侧；封装层，至少设于各芯片单元之间，用于将各芯片固定连接。本公开的封装结构可减小封装结构的尺寸，提高存储容量。

Description

半导体器件、封装结构及封装结构的制备方法
技术领域
本公开涉及半导体封装技术领域，具体而言，涉及一种半导体器件、封装结构及封装结构的制备方法。
背景技术
随着半导体技术的发展，半导体器件的尺寸越来越小，对于半导体器件容量要求也越来越高，因而制备高容量、小尺寸的半导体组件成为近年来研究的重点。由于将半导体组件直接暴露于外界环境容易造成其结构损坏，因而对于半导体组件的封装十分重要。
为了提高封装结构中的半导体组件的容量，通常需要将多个芯片单元叠加在一起，并通过导线将芯片单元与外部电路相连接。但是，由于导线在引出后需要弯折才能与外部电路连接，因而相邻两个芯片单元之间需要为导线弯折留下足够的空间，进而使得封装结构厚度较大，不利于减小封装结构的尺寸。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术中的不足，提供一种半导体器件、封装结构及封装结构的制备方法，可减小封装结构的尺寸，提高存储容量。
根据本公开的一个方面，提供一种封装结构，包括：
芯片组，包括沿垂直方向叠层设置的多个芯片单元，且各所述芯片单元至少一端形成有凹槽；
导电膜层，随形贴合于所述凹槽表面；
引线，一端连接于所述导电膜层，另一端延伸至所述芯片单元外侧；
封装层，至少设于各所述芯片单元之间，用于将各所述芯片单元固定连接。
在本公开的一种示例性实施例中，所述引线包括凸点和导线，所述凸点与所述导电膜层接触连接，所述导线连接于所述凸点远离所述导电膜层的一侧，并延伸至所述芯片单元外侧。
在本公开的一种示例性实施例中，所述凸点连接于所述凹槽的侧壁，所述导线沿所述芯片单元的延伸方向向外延伸。
在本公开的一种示例性实施例中，所述凸点连接于所述凹槽的底部，所述导线在所述凹槽内弯折并沿所述芯片单元的延伸方向向外延伸。
在本公开的一种示例性实施例中，所述导电膜层延伸至所述芯片单元的顶表面，并覆盖于所述芯片单元顶表面的焊垫上。
在本公开的一种示例性实施例中，所述封装结构还包括：
衬底，所述芯片组设于所述衬底上，所述封装层设于所述衬底与所述芯片组之间，用于将所述芯片组与所述衬底固定连接；
所述衬底包括导电体，所述引线的另一端连接于所述导电体。
在本公开的一种示例性实施例中，所述凹槽的宽度为10um～60um，所述凹槽的深度为30um～60um。
在本公开的一种示例性实施例中，所述封装层的厚度为10um。
根据本公开的一个方面，提供一种封装结构的制备方法，包括：
形成芯片组，所述芯片组包括沿垂直方向叠层设置的多个芯片单元，且各所述芯片单元至少一端形成有凹槽；
形成导电膜层，所述导电膜层随形贴合于所述凹槽表面；
形成引线，所述引线一端连接于所述导电膜层，另一端延伸至所述芯片单元外侧；
形成封装层，所述封装层至少设于各所述芯片单元之间，用于将各所述芯片单元固定连接。
根据本公开的一个方面，提供一种半导体器件，包括上述任意一项所述的封装结构。
本公开的半导体器件、封装结构及封装结构的制备方法，一方面，可将多个芯片单元沿竖直方向叠层设置，有助于提高存储容量。并可通过封装层将相邻两个芯片单元固定连接，从而可将各芯片单元独立密封，避免信号干扰，还可避免各芯片单元被外界水汽或杂质污染或氧化。另一方面，可将引线与导电膜层连接，可通过导电膜层将芯片单元中的电信号传递至引线，进而通过引线将芯片单元与外部电路连接，实现信号传输。在此过程中，由于导电薄膜随形贴合于凹槽表面，因而导线与导电膜层相连接的一端也连接于凹槽内，其可在凹槽内实现弯折，因此，在相邻两个芯片单元之间无需留有弯折空间，进而可减小相邻两个芯片单元之间的封装层厚度，从而可减小封装结构的整体厚度，减小封装结构的尺寸。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1本相关技术中封装结构的示意图。
图2本公开实施方式封装结构的示意图。
图3为本公开实施方式覆盖导电膜层的芯片单元的示意图。
图4为本公开实施方式第一种实施方式引线的示意图。
图5为本公开实施方式第二种实施方式引线的示意图。
图6为本公开实施方式第三种实施方式引线的示意图。
图7为本公开实施方式封装结构的制备方法的流程图。
图8为本公开实施方式基体的结构示意图。
图9为本公开实施方式在基体上形成凹槽后的结构示意图。
图10为本公开实施方式在去除焊垫远离凹槽一侧的导电膜层后的结构示意图。
图11为本公开实施方式在基体解理形成芯片单元的结构示意图。
图中：100、衬底；200、封装层；300、芯片单元；1、芯片单元；11、凹槽；12、焊垫；2、导电膜层；3、引线；31、凸点；32、导线；4、封装层；5、衬底；6、锡球。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”、“第二”和“第三”仅作为标记使用，不是对其对象的数量限制。
在相关技术中，如图1所示，常用封装结构主要包括衬底100，芯片单元300及封装层200，为了保证封装结构的容量，可将多个芯片单元300叠层设置于衬底100上，且相邻两个芯片单元300可通过封装层200封装。芯片单元300为了在不增加封装结构厚度的基础上提高封装结构的容量，通常采用将多个芯片错位叠片、交错打线的方式。然而，在芯片尺寸不变的情况下交错叠片使得芯片的横向尺寸变大，且芯片边缘区域下方无支撑，使得芯片均处于悬空状态，容易造成裂片。
本公开实施方式提供了一种封装结构，如图2所示，该封装结构可以包括芯片组、导电膜层、引线3及封装层，其中：
芯片组可包括沿垂直方向叠层设置的多个芯片单元，且各芯片单元可至少一端形成有凹槽；
导电膜层可随形贴合于凹槽表面；
引线3一端可连接于导电膜层，另一端可延伸至芯片单元外侧；
封装层可至少设于各芯片单元之间，可用于将各芯片单元固定连接。
本公开的封装结构，一方面，可将多个芯片单元沿竖直方向叠层设置，有助于提高存储容量。并可通过封装层将相邻两个芯片单元固定连接，从而可将各芯片单元独立密封，避免信号干扰，还可避免各芯片单元被外界水汽或杂质污染或氧化。另一方面，可将引线3与导电膜层连接，可通过导电膜层将芯片单元中的电信号传递至引线3，进而通过引线3将芯片单元与外部电路连接，实现信号传输。在此过程中，由于导电薄膜随形贴合于凹槽表面，因而导线与导电膜层相连接的一端也连接于凹槽内，其可在凹槽内实现弯折，因此，在相邻两个芯片单元之间无需留有弯折空间，进而可减小相邻两个芯片单元之间的封装层厚度，从而可减小封装结构的整体厚度，减小封装结构的尺寸。
下面对本公开实施方式封装结构的各部分进行详细说明：
如图2所示，芯片组可用于集成电路中，举例而言，其可用于动态随机存取存储器(DRAM，Dynamic Random Access Memory)中，为了实现低的驱动电压，需尽可能减小DRAM的尺寸，芯片单元1是DRAM的核心部件，在封装时为了在保证存储容量的同时减小DRAM尺寸，可将多个芯片单元1沿垂直方向叠层设置以形成芯片组，举例而言，芯片组中芯片单元1的数量可以是3个、4个、5个、6个或7个，当然，还可以是其他数量，在此不做特殊限定。
芯片组中的各芯片单元1均可呈片状结构，其形状可以是矩形、圆形、椭圆形或不规则图形，在此不做特殊限定。各芯片单元1的厚度可以相同，也可以不同，在此不做特殊限定。芯片单元1的厚度可以是40um～80um，举例而言，其可以是40um、50um、60um、70um或80um，当然，也可以是其他厚度，在此不再一一列举。在一实施方式中，各芯片单元1可具有相同的厚度，且均可为60um，当然，各芯片单元1也均可为其他厚度，在此不做特殊限定。
各芯片单元1可至少一端形成有凹槽，举例而言，凹槽可形成于芯片单元1的一端，也可在芯片单元1的两个端部分别形成凹槽，在此不做特殊限定。凹槽的宽度可远小于相关技术中处于悬空状态的芯片单元100的悬空区域的宽度，进而可避免芯片单元1裂片，延长芯片单元1的使用寿命。当凹槽形成于各芯片单元1的一端时，在叠层设置各芯片单元1过程中，可将相邻两个芯片单元1的凹槽在垂直方向上对准放置，且相邻两个芯片单元1中位于上方的芯片单元1的正投影与位于下方的芯片单元的正投影重合。当然，也可将相邻两个芯片单元1的凹槽左右错位放置，在此不做特殊限定。当在各芯片单元1的两个端部分别形成凹槽时，在叠层设置各芯片单元1过程中，可将相邻两个芯片单元1的左右两端的凹槽分别对准。
凹槽可以是由芯片单元1的顶部向内凹陷形成的槽状结构，其截面可以呈矩形、梯形、半圆形或不规则图形，在此不做特殊限定。凹槽的凹陷深度可以小于芯片单元1的厚度，举例而言，其凹陷深度可以是30um～60um，例如，其可以是30um、40um、50um或60um，当然，也可以是其他深度，在此不再一一列举。凹槽的宽度可以是10um～60um，例如，其可以是10um、20um、30um、40um、50um或60um，当然，也可以是其他宽度，在此不再一一列举。
需要说明的是，凹槽也可以是由芯片单元1的侧壁向内凹陷形成的槽状结构，其凹陷深度可以是10um～60um，例如，其可以是10um、20um、30um、40um、50um或60um；其凹陷宽度可以是30um～60um，例如，其可以是30um、40um、50um或60um，当然，还可以是其他深度或宽度，在此不做特殊限定。
在一实施方式中，可采用干法刻蚀或湿法刻蚀等工艺在各芯片单元1中至少一端形成凹槽，如图3所示，凹槽11可为由芯片单元1的顶部向内凹陷形成的槽状结构，其深度可以是60um，宽度可以是30um，其截面可以呈倒梯形，可具有倾斜的侧壁，有助于减小角度应力，保证芯片单元1的信号传输效果，同时，还可用于增加凸点31与导电膜层2的接触面积，在使用时可使得引线3与芯片单元1良好接触，保证信号传输效果。
导电膜层2可随形贴合于凹槽11表面，其可以是形成于凹槽11表面的薄膜，该薄膜的厚度范围可以是0.4um～10nm，举例而言，其可以是0.4um、1um、4um、8um或10um，当然，还可以是其他厚度，只要能用于传递芯片单元1中的电信号即可，在此不做特殊限定。导电膜层2的材料可以是金属，举例而言，其可以是铜或铝，当然，还可以是其他可用于导电的材料，在此不做特殊限定。可通过真空蒸镀或电镀的方式在凹槽11侧壁形成导电膜层2，该导电膜层2还可延伸至芯片单元1的顶表面，并可覆盖于芯片单元1顶表面的焊垫12上，从而可将焊垫12中的电信号传递至导电膜层2，以便于通过导电膜层2将焊垫12中的电信号传递至外部电路中。
引线3一端可连接于导电膜层2，另一端可延伸至芯片单元1外侧。即：引线3可连接于凹槽11内部，并可与导电膜层2连接，可用于将导电膜层2中的电信号传输至外部电路。引线3可由导电材料构成，举例而言，其可以是金属材料，例如，其可以是钨、铜、铝等金属，还可以是其他导电性能较好的金属，在此不做特殊限定。当然，引线3还可以是其他材料，例如，还可以是多晶硅等非金属材料，在此不再一一列举。
在一实施方式中，如图4-图6所示，引线3可以包括凸点和导线，其中：
凸点可与导电膜层2接触连接，并可位于导电膜层2远离芯片单元1的一侧，凸点31可以是通过焊接工艺形成的焊球，举例而言，可通过压焊工艺将凸点31固定于导电膜层2上，当然，还可通过电镀工艺将凸点与导电膜层2固定连接，在此不对凸点与导电膜层2的连接方式做特殊限定。为了保证信号传输质量，凸点可为实体结构，其可呈圆形、方形或不规则图形，在此不做特殊限定。凸点可以是金属材料，举例而言，其可以是铜，也可以是金，还可以是铝或钨，当然，凸点还可以是其他材料，在此不再一一列举。
凸点可形成于凹槽11内，且不凸出于凹槽11端部，举例而言，其可以形成于凹槽11底部，也可以形成于凹槽11的侧壁上，在此不做特殊限定。凸点可以是一个点状实体，也可以包含多个依次层叠的点状实体，且为了避免多个点状实体间产生接触电阻，多个点状实体可为一体式结构。
导线可连接于凸点远离导电膜层2的一侧，并可延伸至芯片单元1外侧。可用于将凸点中接收的电信号传输至外部电路中。在第一种实施方式中，如图4所示，凹槽11可为由芯片单元1顶表面向内凹陷形成的槽状结构，凸点31可连接于该凹槽11底部，导线32可由凸点31远离凹槽11底部的表面向凹槽11顶表面延伸，并可在凹槽11顶表面的下方弯折，且可沿芯片单元1横向延伸的方向延伸至芯片单元1外部，进而在相邻两个芯片单元1之间无需留有弯折空间，进而可减小相邻两个芯片单元1之间的间距，从而可减小封装结构的整体厚度，达到减小封装结构尺寸的目的。在第二种实施方式中，如图5所示，凸点31可连接于凹槽11的侧壁上，导线32可由凸点31远离凹槽11侧壁的一侧沿芯片单元1横向延伸的方向延伸至芯片单元1外部。在第三种实施方式中，如图6所示，凹槽11可呈倒梯形结构，凸点31可连接于凹槽11的侧壁上，导线32可由凸点31远离凹槽11侧壁的一侧沿芯片单元1横向延伸的方向延伸至芯片单元1外部。此时，凸点31与导电膜层2的接触面积较大，在使用时可使得引线3与芯片单元1良好接触，保证信号传输效果。
需要说明的是，导线32可与凸点31呈一体式结构，也可通过焊接或粘接等方式将凸点31和导线32固定，在此不做特殊限定。
为了避免各芯片单元1相互碰撞或磨损而影响各芯片单元1的性能，可通过封装层4将各叠层设置的芯片单元1相互固定。具体而言，封装层4可包括多层结构，举例而言，其可以是2层、3层、4层、5层或6层，当然，还可以是其他层数，在此不做特殊限定。此外，封装层4可至少设置于相邻两个芯片单元1之间，并可与芯片单元1形成三明治结构，其数量可根据芯片单元1的数量确定，举例而言，当芯片单元1为3个时，封装层4的数量至少可以是两层，可将两层分别定义为第一封装层和第二封装层。可在第一个芯片单元1上形成第一层封装层，将第二个芯片单元1固定在第一层封装层上，再在第二个芯片单元1上形成第二封装层，最后将第三个芯片单元1固定于第二封装层上，相应的，当芯片单元1为4个时，封装层4的数量至少可以是3层，当然，芯片单元1还可以是其他数量，相应的，封装层4也可以是其他层数，在此不做特殊限定。
如图2所示，封装层4可至少设于相邻两个芯片单元1之间，可用于将各芯片单元1固定连接。封装层4可以是封装胶，可用于将相邻两个芯片单元1粘合在一起，可避免相邻两个芯片单元1相互作用而出现磨损，还可用于将各芯片单元1独立密封，避免其直接与外界接触，防止芯片单元1被外界的水汽及氧化物质氧化，延长芯片单元1使用寿命。在一实施方式中，封装层4的厚度可为10um，当然，也可根据实际需要将封装层4设为其他厚度，例如，其还可以是5um、15um、20um或25um等，在此不做特殊限定。
本公开实施方式的封装结构还可以包括衬底5，芯片组可设于衬底5上，封装层4还可设于衬底5与芯片组之间，可用于将芯片组与衬底5固定连接，可将位于最底部的芯片单元1密封，避免位于最底部的芯片单元1暴露于外界环境中而损坏。衬底5可以由高分子材料组成，举例而言，其可以是环氧树脂，当然，还可以是其他高分子材料组成的衬底5，在此不做特殊限定。
衬底5可以包括导电体，可将芯片组固定于导电体以外，以便将引线3的另一端连接于该导电体，进而可通过导线32将电信号传递至该导电体，并通过该导电体与外接电路连接，从而将电信号传输至封装结构外部。在一实施方式中，凹槽11可形成于各芯片单元1的一端，且相邻两个芯片单元1的凹槽11在垂直方向上对准时，引线3均可形成于各芯片单元1相互对准的凹槽11内，此时，各引线3均可延伸至芯片组的同一侧，并可分别连接于衬底5上的导电体。当然，相邻两个芯片单元1的凹槽11也可以左右错位放置，此时，相邻两个芯片单元1的引线3可延伸至芯片组的左右两侧，并可分别连接于衬底5上的导电体。在另一实施方式中，凹槽11可形成于各芯片单元1的两个端部，且相邻两个芯片单元1的左右两端的凹槽11在垂直方向上可分别对准，此时，相邻两个芯片单元1的引线3可延伸至芯片组的左右两侧，且可分别连接于衬底5上的导电体。
本公开实施方式还可以包括多个锡球6，可设于衬底5远离芯片组的一侧，可通过锡球6将芯片单元1中的电信号传输至外部电路。
本公开实施方式还提供一种封装结构的制备方法，如图7所示，该制备方法可以包括：
步骤S110，形成芯片组，所述芯片组包括沿垂直方向叠层设置的多个芯片单元，且各所述芯片单元至少一端形成有凹槽；
步骤S120，形成导电膜层，所述导电膜层随形贴合于所述凹槽表面；
步骤S130，形成引线，所述引线一端连接于所述导电膜层，另一端延伸至所述芯片单元外侧；
步骤S140，形成封装层，所述封装层至少设于各所述芯片单元之间，用于将各所述芯片单元固定连接。
下面对本公开实施方式封装结构的制备方法的具体细节做详细说明。
在步骤S110中，形成芯片组，芯片组包括沿垂直方向叠层设置的多个芯片单元1，且各芯片单元1至少一端形成有凹槽11。
芯片组可用于集成电路中，举例而言，其可用于动态随机存取存储器(DRAM，Dynamic Random Access Memory)中，为了实现低的驱动电压，需尽可能减小DRAM的尺寸，芯片单元1是DRAM的核心部件，在封装时为了在保证存储容量的同时减小DRAM尺寸，可将多个芯片单元1沿垂直方向叠层设置以形成芯片组，举例而言，芯片组中芯片单元1的数量可以是3个、4个、5个、6个或7个，当然，还可以是其他数量，在此不做特殊限定。
在一实施方式中，如图8-图11所示，可将带有焊垫12的芯片基体进行解理以形成芯片单元1，在此过程中，可在芯片基体中部形成凹槽11，并可在凹槽11内形成覆盖凹槽11的导电膜层2，该导电膜层2可与凹槽11随形贴合，并可覆盖于基体中的焊垫12的表面，可通过刻蚀工艺去除焊垫12远离凹槽11一侧的导电膜层2，并可在凹槽11中部对基体进行解理，以形成芯片单元1，需要说明的是，图中虚线为解理位置的示意，解理后的芯片单元，如图3所示。
可通过粘接的方式将各芯片单元1沿垂直方向叠层粘接在一起。并可通过光刻工艺在各芯片单元1的端部形成凹槽11，具体而言，各芯片单元1可至少一端形成有凹槽11，举例而言，凹槽11可形成于芯片单元1的一端，也可在芯片单元1的两个端部分别形成凹槽11，在此不做特殊限定。当凹槽11形成于各芯片单元1的一端时，在叠层设置各芯片单元1过程中，可将相邻两个芯片单元1的凹槽11在垂直方向上对准放置，也可将相邻两个芯片单元1的凹槽11左右错位放置，在此不做特殊限定。当在各芯片单元1的两个端部分别形成凹槽11时，在叠层设置各芯片单元1过程中，可将相邻两个芯片单元1的左右两端的凹槽11分别对准。
在一实施方式中，可采用干法刻蚀或湿法刻蚀等工艺在各芯片单元1中至少一端形成凹槽11，凹槽11可为由芯片单元1的顶部向内凹陷形成的槽状结构，其深度可以是60um，宽度可以是30um，其截面可以呈倒梯形，可具有倾斜的侧壁，有助于减小角度应力，保证芯片单元1的信号传输效果。
在步骤S120中，形成导电膜层2，导电膜层2随形贴合于凹槽11表面。
可通过化学气相沉积或真空蒸镀的方式在凹槽11侧壁形成导电膜层2，该导电膜层2还可延伸至芯片单元1的顶表面，并可覆盖于芯片单元1顶表面的焊垫12上，从而可将焊垫12中的电信号传递至导电膜层2，以便于通过导电膜层2将焊垫12中的电信号传递至外部电路中。
在步骤S130中，形成引线3，引线3一端连接于导电膜层2，另一端延伸至芯片单元1外侧。
可通过压焊工艺在导电膜层2远离芯片单元1的表面形成引线3，当然，还可通过电镀工艺将引线3与导电膜层2固定连接，在此不对引线3与导电膜层2的连接方式做特殊限定。
引线3一端可连接于导电膜层2，另一端可延伸至芯片单元1外侧。即：引线3可连接于凹槽11内部，并可与导电膜层2连接，可用于将导电膜层2中的电信号传输至外部电路。引线3可由导电材料构成，举例而言，其可以是金属材料，例如，其可以是钨、铜、铝等金属，还可以是其他导电性能较好的金属，在此不做特殊限定。当然，引线3还可以是其他材料，例如，还可以是多晶硅等非金属材料，在此不再一一列举。
在步骤S140中，形成封装层4，封装层4至少设于各芯片单元1之间，用于将各芯片单元1固定连接。
为了避免各芯片单元1相互碰撞或磨损而影响各芯片单元1的性能，可通过封装层4将各叠层设置的芯片单元1相互固定。可通过旋涂、涂布、喷墨或丝网印刷等方式形成封装层4。封装层4可包括多层结构，举例而言，其可以是2层、3层、4层、5层或6层，当然，还可以是其他层数，在此不做特殊限定。此外，封装层4可至少设置于相邻两个芯片单元1之间，并可与芯片单元1形成三明治结构，其数量可根据芯片单元1的数量确定，举例而言，当芯片单元1为3个时，封装层4的数量至少可以是两层，可将两层分别定义为第一封装层和第二封装层。可在第一个芯片单元1上形成第一层封装层，将第二个芯片单元1固定在第一层封装层上，再在第二个芯片单元1上形成第二封装层，最后将第三个芯片单元1固定于第二封装层上，相应的，当芯片单元1为4个时，封装层4的数量至少可以是3层，当然，芯片单元1还可以是其他数量，相应的，封装层4也可以是其他层数，在此不做特殊限定。
本公开实施方式还提供一种半导体器件，包括上述任一实施方式的封装结构。该半导体器件可以是存储芯片，例如，DRAM(Dynamic Random Access Memory，动态随机存取存储器)，当然，还可以是其它半导体器件，在此不再一一列举。该半导体器件的有益效果可参考上述的封装结构的有益效果，在此不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种封装结构，其特征在于，包括：
芯片组，包括沿垂直方向叠层设置的多个芯片单元，且各所述芯片单元至少一端形成有凹槽；
导电膜层，随形贴合于所述凹槽表面；
引线，一端连接于所述导电膜层，另一端延伸至所述芯片单元外侧；
封装层，至少设于各所述芯片单元之间，用于将各所述芯片单元固定连接。
2.根据权利要求1所述的封装结构，其特征在于，所述引线包括凸点和导线，所述凸点与所述导电膜层接触连接，所述导线连接于所述凸点远离所述导电膜层的一侧，并延伸至所述芯片单元外侧。
3.根据权利要求2所述的封装结构，其特征在于，所述凸点连接于所述凹槽的侧壁，所述导线沿所述芯片单元的延伸方向向外延伸。
4.根据权利要求2所述的封装结构，其特征在于，所述凸点连接于所述凹槽的底部，所述导线在所述凹槽内弯折并沿所述芯片单元的延伸方向向外延伸。
5.根据权利要求1所述的封装结构，其特征在于，所述导电膜层延伸至所述芯片单元的顶表面，并覆盖于所述芯片单元顶表面的焊垫上。
6.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括：
衬底，所述芯片组设于所述衬底上，所述封装层设于所述衬底与所述芯片组之间，用于将所述芯片组与所述衬底固定连接；
所述衬底包括导电体，所述引线的另一端连接于所述导电体。
7.根据权利要求1所述的封装结构，其特征在于，所述凹槽的宽度为10um～60um，所述凹槽的深度为30um～60um。
8.根据权利要求1所述的封装结构，其特征在于，所述封装层的厚度为10um。
9.一种封装结构的制备方法，其特征在于，包括：
形成芯片组，所述芯片组包括沿垂直方向叠层设置的多个芯片单元，且各所述芯片单元至少一端形成有凹槽；
形成导电膜层，所述导电膜层随形贴合于所述凹槽表面；
形成引线，所述引线一端连接于所述导电膜层，另一端延伸至所述芯片单元外侧；
形成封装层，所述封装层至少设于各所述芯片单元之间，用于将各所述芯片单元固定连接。
10.一种半导体器件，其特征在于，包括权利要求1-8任一项所述的封装结构。
CN201911231056.7A 2019-12-04 2019-12-04 半导体器件、封装结构及封装结构的制备方法 Pending CN112908969A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911231056.7A CN112908969A (zh) 2019-12-04 2019-12-04 半导体器件、封装结构及封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911231056.7A CN112908969A (zh) 2019-12-04 2019-12-04 半导体器件、封装结构及封装结构的制备方法

Publications (1)

Publication Number Publication Date
CN112908969A true CN112908969A (zh) 2021-06-04

Family

ID=76110838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911231056.7A Pending CN112908969A (zh) 2019-12-04 2019-12-04 半导体器件、封装结构及封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN112908969A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024031737A1 (zh) * 2022-08-12 2024-02-15 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024031737A1 (zh) * 2022-08-12 2024-02-15 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Similar Documents

Publication Publication Date Title
CN101330068B (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
CN101312200B (zh) 影像感测装置及其制造方法
JP2007103413A (ja) 半導体装置及びその製造方法
JP2009010311A (ja) スルーシリコンビアスタックパッケージ及びその製造方法
US20200051954A1 (en) Semiconductor package and method of fabricating the same
KR20200047301A (ko) 접합성 강화를 위한 패드 구조
KR20190141472A (ko) 관통 비아를 포함하는 반도체 장치, 반도체 패키지 및 이의 제조 방법
US20020093093A1 (en) Semiconductor package with stacked dies
CN112908969A (zh) 半导体器件、封装结构及封装结构的制备方法
CN210805767U (zh) 封装结构及半导体器件
KR102474933B1 (ko) 관통 전극을 갖는 반도체 칩, 이를 포함하는 칩 스택 구조체 및 반도체 칩의 제조 방법
US20230197652A1 (en) Package structure and packaging method
KR100533763B1 (ko) 반도체패키지
US8399998B2 (en) Semiconductor package requiring reduced manufacturing processes
US20160043239A1 (en) Package structure
US20200303299A1 (en) Semiconductor Device and Method of Manufacturing Semiconductor Device
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
TWI719927B (zh) 記憶體裝置
KR100631934B1 (ko) 스택 패키지
KR100712499B1 (ko) 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법
KR200182574Y1 (ko) 적층형 패키지
TWI747634B (zh) 記憶體裝置
KR20050117715A (ko) 반도체 패키지 및 그 제조방법
CN113161319B (zh) 半导体结构及其制作方法
US20240120299A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination