CN112885707A - 存储器件的制造方法 - Google Patents

存储器件的制造方法 Download PDF

Info

Publication number
CN112885707A
CN112885707A CN201911208847.8A CN201911208847A CN112885707A CN 112885707 A CN112885707 A CN 112885707A CN 201911208847 A CN201911208847 A CN 201911208847A CN 112885707 A CN112885707 A CN 112885707A
Authority
CN
China
Prior art keywords
memory device
substrate
protrusion
oxide layer
aspect ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911208847.8A
Other languages
English (en)
Other versions
CN112885707B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201911208847.8A priority Critical patent/CN112885707B/zh
Publication of CN112885707A publication Critical patent/CN112885707A/zh
Application granted granted Critical
Publication of CN112885707B publication Critical patent/CN112885707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器件的制造方法，包括：提供基底以及位于基底上的多个分立的第一凸起部，相邻第一凸起部与基底构成第一沟槽；对第一沟槽进行湿法清洗处理；在湿法清洗处理之后，对第一沟槽侧壁露出的第一凸起部进行氧化处理，将部分第一凸起部转化为氧化层，且剩余第一凸起部作为第二凸起部，第二凸起部的深宽比大于第一凸起部的深宽比；去除氧化层。本发明能够提高存储器件的产品良率。

Description

存储器件的制造方法
技术领域
本发明涉及半导体制造领域，特别涉及一种存储器件的制造方法。
背景技术
存储器件是用于存储程序或者各种数据的一种设备。存储器件的种类繁多，包括静态随机存储器(Static Random-Access Memory，SRAM)、可编程只读存储器(Programmable Read-Only Memory，PROM)和动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)等。现有的存储器件的制造良率还有待提高。
发明内容
本发明的目的在于提供一种存储器件的制造方法，提高存储器件的产品良率。
为解决上述技术问题，本发明的实施方式提供了一种存储器件的制造方法，包括：
提供基底以及位于基底上的多个分立的第一凸起部，相邻第一凸起部与基底构成围成第一沟槽；对第一沟槽进行湿法清洗处理；在湿法清洗处理之后，对第一沟槽侧壁露出的第一凸起部的表面进行氧化处理，将部分第一凸起部转化为氧化层，且剩余第一凸起部作为第二凸起部，第二凸起部的深宽比大于第一凸起部的深宽比；去除氧化层。
本发明实施例中，由于在进行氧化处理之后，第二凸起部的深宽比大于第一凸起部的深宽比，因而能够在基底上形成具有较大深宽比的第二凸起部，以满足第二凸起部对于尺寸的要求。此外，在进行氧化处理之前，对第一凸起部进行湿法清洗处理，能够清洗去除位于第一沟槽内的杂质，从而有利于提高形成的存储器件的质量，如提高后续形成的隔离结构的质量；且由于第一凸起部的深宽比相对较小，因而在湿法清洗处理过程中第一凸起部具有优异的抗倒塌能力，从而有效的防止第一凸起部在受到表面张力或者毛细力时发生倾斜或者倒塌，进而提高存储器件的制造良率，改善形成的存储器件的性能；另外，在去除氧化层后，可得到尺寸均匀、侧壁表面平整的第二凸起部，进而能够为后续工艺提供良好的界面基础，从而进一步提高存储器件的性能。
另外，第一凸起部的深宽比小于9，第二凸起部的深宽比大于9。当第一凸起部或者第二凸起部的深宽比大于9时，在湿法清洗处理过程中极易发生倾斜或者倒塌；第一凸起部的深宽比小于9，由此可以保证第一凸起部在湿法清洗处理过程中不会发生倾斜或者倒塌，并且为制作高深宽比的第二凸起部提供尺寸基础；第二凸起部的深宽比大于9，由此可以形成具有高深宽比的第二凸起部和高性能的存储器件。
另外，采用原位水汽生成工艺进行氧化处理；原位水汽生成工艺的工艺参数包括：压强为4～20torr，氧气流速为10～50slm，氢气流速为1～9slm，处理时间为5～100s，处理温度为700～1200℃。在上述工艺参数下，形成的氧化层具有良好的厚度均匀性，以便于提高第二凸起部的尺寸均匀性，进一步的提高第二凸起部的侧壁界面质量，便于为后续的形成工艺提供良好的界面基础，以便于进一步的提高存储器件的质量。
另外，在沿多个分立的第一凸起部的排列方向上，氧化层的厚度为2～8nm。在这一厚度范围内，便于进一步的提高氧化层的厚度均匀性。
另外，采用化学性干法刻蚀去除氧化层。化学性干法刻蚀是利用等离子体与薄膜反应进而达到去除薄膜的目的。由于没有使用液体，因此能够避免具有较高深宽比的第二凸起部在毛细力或者表面张力的作用下发生倾斜或者倒塌，从而提高存储器件的性能；另外，在采用化学性干法刻蚀去除氧化层过程中引入的杂质较少，能够保证刻蚀后形成的第二凸起部具有清洁的界面，进一步地提高后续的工艺制程的界面性能，进一步地提高了存储器件的性能。
另外，化学性干法刻蚀的工艺参数包括：压强为100～1000mtorr，氮气流速为100～500sccm，氢气流速为100～500sccm，三氟化氮流速为5～40sccm，射频功率为1000～3000w。在上述工艺参数下，刻蚀具有较好的选择性，即可以在刻蚀氧化层的同时又不对第二凸起部造成刻蚀损伤，有利于提高第二凸起部的尺寸均匀性；另外，能够各向同性地去除各个区域的氧化层，能够进一步提高第二凸起部的侧壁界面质量，便于为后续的形成工艺提供良好的界面基础，从而进一步的提高存储器件的质量。
另外，在采用化学干法蚀刻去除氧化层之后，还包括：第二凸起部和基底构成第二沟槽，在第二凸起部上形成填充满第二沟槽的隔离介质层。第二凸起部能够为隔离介质层提供良好的界面基础，从而使得隔离介质层形成的隔离结构具有良好的电隔离效果，进而提高存储器件的性能。
另外，形成基底以及第一凸起部的工艺步骤包括：提供初始基底；在初始基底上形成图形化的掩膜层；以图形化的掩膜层为掩膜，对初始基底进行刻蚀处理，形成基底及第一凸起部。
另外，图形化的掩膜层的材料为光刻胶材料；在进行湿法清洗处理之前，采用灰化工艺，去除图形化的掩膜层。
另外，图形化的掩膜层包括依次堆叠的图形化的硬掩模层和图形化的光刻胶层；在进行湿法清洗处理之前，采用灰化工艺，去除图形化的光刻胶层。去除图形化的光刻胶层并且保留图形化的硬掩模层，在氧化处理过程中，第一凸起部顶部被图形化的掩膜层覆盖，因而能够避免第一凸起部顶部表面被氧化，从而有利于进一步的提高第二凸起部的深宽比。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
本发明实施例中，由于在进行氧化处理之后，第二凸起部的深宽比大于第一凸起部的深宽比，因而能够在基底上形成具有较大深宽比的第二凸起部，以满足第二凸起部对于尺寸的要求，提高后续形成的隔离结构的性能。
此外，在进行氧化处理之前，对第一凸起部进行湿法清洗处理，能够清洗去除位于第一沟槽内的杂质，使得第一凸起部具有洁净的表面，为后续工艺提供良好的界面性能和工艺基础，从而有利于提高形成的存储器件的质量，如提高后续形成的隔离结构的质量。
此外，由于第一凸起部的深宽比相对较小，因而在湿法清洗处理过程中第一凸起部具有优异的抗倒塌能力，从而有效的防止第一凸起部在受到表面张力或者毛细力时发生倾斜或者倒塌，进而提高存储器件的制造良率，改善形成的存储器件的性能。
另外，去除氧化层可得到尺寸均匀、侧壁表面平整的第二凸起部，进而能够为后续工艺提供良好的界面基础，从而进一步提高存储器件的性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1和图2是一种存储器件的制造方法各步骤对应的结构示意图；
图3至图9是本发明第一实施例提供的存储器件的制造方法对应的结构示意图；
图10和11是本发明第二实施例提供的存储器件的制造方法对应的结构示意图。
具体实施方式
由背景技术可知，现有存储器件的产品良率还有待提高。图1和图2是一种存储器件的制造方法各步骤对应的结构示意图，结合图1和图2，对存储器件的制造方法进行分析：
参考图1，提供基底101以及位于基底101上的凸起部102，相邻凸起部102与基底101构成沟槽104。
形成凸起部102的工艺步骤通常包括干法刻蚀步骤以及去除掩膜层步骤，导致沟槽104表面会产生杂质103。
参考图2，采用湿法清洗处理，去除杂质103。
湿法清洗处理包括：在沟槽104(参考图1)中浸入清洗液105，用于吸附或溶解杂质103；采用干燥处理去除残留的清洗液105。
在清洗或者干燥过程中，沟槽104中的清洗液105会产生毛细力106，并且毛细力106作用在与清洗液105接触的凸起部102上。在毛细力106的作用下，相邻两个凸起部102有相互吸附的趋势，并且凸起部102的深宽比越大，毛细力106越大，凸起部102越容易发生倾斜，影响存储器件的性能，凸起部102的深宽比可定义为凸起部102的高度与宽度的比值；当凸起部102的深宽比超过临界倒塌尺寸时，毛细力106会导致凸起部102倒塌，导致产品良率降低。
为了避免凸起部102发生倾斜或者倒塌，通常选择先进的干燥处理技术减小去除清洗液产生的拉力，例如冷冻干燥技术、超临界流体干燥技术；或者，通过在清洗液105中添加各种表面活性剂降低表面张力，达到降低作用到凸起部102上的毛细力106的作用。然而，这些方法中冷冻干燥技术的工艺比较复杂且周期长，超临界干燥技术对设备的高要求导致干燥成本高昂；表面活性剂的添加造成清洗液成分复杂并且添加剂会残留在凸起部102表面，影响产品良率。
为解决上述问题，本发明实施例提供一种存储器件的制造方法，先形成具有相对较小深宽比的第一凸起部，因而在湿法清洗处理过程中第一凸起部具有优异的抗倒塌能力，从而防止第一凸起部在毛细力的作用下发生倾斜或者倒塌，提高存储器件的制造良率；在湿法清洗处理之后，对第一凸起部进行氧化处理，将部分厚度的第一凸起部转化为氧化层，剩余第一凸起部作为第二凸起部，且第二凸起部的深宽比大于第一凸起部深宽比，且第二凸起部具有良好的形貌，避免了第二凸起部倾斜或倒塌的问题，从而提高存储器件的良率。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
图3至图8是本发明第一实施例提供的存储器件的制造方法各步骤对应的结构示意图。
参考图3及图4，提供基底201以及位于基底201上的多个分立的第一凸起部203，相邻第一凸起部203与基底201构成第一沟槽205。
第一凸起部203的材料为半导体材料，例如为硅、锗、锗化硅、碳化硅、砷化镓或者镓化铟。本实施例中，第一凸起部203的材料为硅。
本实施例中，基底201的材料与第一凸起部203的材料相同。在其他实施例中，基底的材料与第一凸起部的材料也可以不同。
本实施例中，第一凸起部203的深宽比小于9。第一凸起部203的深宽比为第一凸起部203的高度与宽度的比值；其中，第一沟槽205的底面到第一凸起部203的顶面的距离为第一凸起部203的高度，宽度指的是沿相邻第一凸起部203排列方向上，第一凸起部203的剖面宽度。
当第一凸起部203的深宽比小于9时，第一凸起部203具有较好的抗倒塌能力，即能够抵抗后续的湿法清洗处理受到的表面张力或者毛细力的作用，进而提高存储器件的制作良率；另外，深宽比小于9的第一凸起部203能够为后续形成的第二凸起部提供足够的尺寸基础，例如为形成深宽比小于9的第二凸起部提供足够的尺寸基础。
以下将结合图3及图4，对基底201以及第一凸起部203的形成步骤进行详细说明。
参考图3，提供初始基底210；在初始基底210上形成图形化的掩膜层211。
本实施例中，初始基底210的材料为硅。在其他实施例中，初始基底的材料为锗、锗化硅、碳化硅、砷化镓或镓化铟；或者，初始基底还可以为绝缘体上的硅基底或者绝缘体上的锗基底。
本实施例中，图形化的掩膜层211的材料为光刻胶材料。在其他实施例中，图形化的掩膜层的材料也可以为硬掩膜材料。
参考图4，以图形化的掩膜层211为掩膜，对初始基底210(参考图3)进行刻蚀处理，形成基底201及第一凸起部203。
本实施例中，采用干法刻蚀工艺，对初始基底210进行刻蚀处理。
本实施例中，在形成第一凸起部203之后，并且在进行后续的湿法清洗处理之前，去除图形化的掩膜层211。可采用灰化工艺(asher)，去除图形化的掩膜层211。
由于在后续的氧化处理制程中，光刻胶材料在高温的作用下会发生变形或分解，分解后的颗粒会附着在第一凸起部203的表面或者进入后续形成的氧化层内部，影响氧化质量和后续形成的存储器件的性能。因此，需在氧化处理制程前去除光刻胶材料。具体地，在形成第一凸起部203之后，并且在进行后续的湿法清洗处理之前，去除图形化的掩膜层211，由此，清洁干燥的第一凸起部203可以为后续工艺制程提供较好的工艺基础，提高后续形成的存储器件的性能。
在形成基底201及第一凸起部203之后，第一沟槽205内具有杂质204，例如聚合物杂质、自然氧化物(natural oxide)杂质等。杂质204的来源包括但不限于：刻蚀初始基底210形成第一凸起部203中的刻蚀副产物杂质；去除光刻胶材料时，残留的光刻胶；外界环境中的氧气与第一沟槽205侧壁接触形成的氧化物杂质；粉尘杂质。
参考图5，对第一沟槽205进行湿法清洗处理。
位于第一沟槽205内的杂质204，会影响后续在第一沟槽205内形成的膜层的质量。例如，第一沟槽205侧壁表面附着的杂质204，导致第一沟槽205侧壁表面界面质量差，因而后续形成的膜层与第一沟槽205侧壁之间也具有较差的界面性能，当该膜层为用于形成隔离结构的隔离介质层时，影响隔离结构的电隔离效果；此外，杂质204的存在，也会对后续形成的膜层本身的质量造成不良影响。
因此，需要对第一沟槽205进行湿法清洗处理。相较于干法清洗处理而言，采用湿法清洗处理更容易将位于第一沟槽205内的杂质204去除干净，且不容易引入新的杂质；此外，湿法清洗处理能够避免干法清洗处理时处理气体对第一凸起部203的轰击问题，避免第一凸起部203表面形貌受到破坏。
本实施例中，湿法清洗处理包括：提供清洗液206，且利用清洗液206对第一沟槽205进行清洗步骤；在进行清洗步骤之后，对第一沟槽205进行干燥处理，去除第一沟槽205内残留的清洗液206。
清洗步骤可以包括将第一沟槽205中浸入至清洗液206，用于吸附或者溶解杂质204；干燥处理包括去除第一沟槽205内残留的清洗液206。
具体地，清洗步骤中，清洗液包括稀释氢氟酸溶液(Diluted Hydrofluoric Acid，DHF)，能够有效地吸附和溶解杂质204。
在本实施例中，干燥处理采用的工艺包括：干燥溶剂包括异丙醇(Iso-Propylalcohol，IPA)，吹扫气体为热N2。利用IPA的低表面张力和易挥发的特性，去除晶圆表面的液体。
在其他实施例中，也可以采用蒸发干燥或者离心干燥去除清洗液。
本实施例中，通过清洗液206吸附或溶解杂质204，并利用IPA干燥工艺，获得洁净无杂质的第一沟槽205和第一凸起部203，为后续制程提供良好的界面基础；且本实施例不需要采用成本高昂的冷冻干燥技术，也不需要在清洗液206添加表面活性剂，即可以达到避免第一凸起部203在湿法清洗处理过程中的倾斜和倒塌问题。
参考图6，在湿法清洗处理之后，对第一沟槽205(参考图5)侧壁露出的第一凸起部203(参考图5)的表面进行氧化处理，将部分第一凸起部203转化为氧化层207，且剩余第一凸起部203作为第二凸起部208，第二凸起部208的深宽比大于第一凸起部203的深宽比。
本实施例中，采用原位水汽生成工艺(In-Situ Steam Generation，ISSG)进行氧化处理。
ISSG是一种快速热退火工艺，可在较短的时间完成加热和冷却，热预算少、生成成本低，而且温度均匀性比较好，使得得到的氧化物薄膜的厚度均匀性较好、缺陷较少。
原位水汽生成工艺的工艺参数包括：压强为4～20torr，氧气流速为10～50slm，氢气流速为1～9slm，处理时间为5～100s，处理温度为700～1200℃。在上述工艺下形成的氧化层207具有良好的厚度均匀性，以便于提高第二凸起部208的尺寸均匀性和侧壁界面质量，便于为后续的在第二凸起部208上形成的隔离介质层提供良好的界面基础，以便于进一步的提高存储器件的质量。
在一实施例中，氧化处理的工艺步骤包括：向ISSG工艺腔室内通入N2用于吹扫腔室和替换腔室内的空气，3次N2吹扫使腔体压强保持在4～20torr；对腔室进行预加热，可通过钨卤素灯将腔室温度升至500～600℃，然后将由基底以及
第一凸起部构成的晶圆置于腔室内；向腔室通入氧气，氧气流速为10～50slm，并将腔室温度迅速加热到700～1200℃。在氧气流速不变的情况下向腔室通入氢气，氢气流速为1～9slm。
在氧化处理过程中，第一凸起部203(参考图5)和基底201(参考图5)中的硅原子与氧气及氢气发生反应生成氧化硅，直至氧化层207的厚度达到预设厚度范围。
本实施例中，在沿多个分立的第一凸起部的排列方向上，氧化层207的厚度为2～8nm，例如2nm、4nm、8nm。在这一厚度范围内，利用上述ISSG工艺得到的氧化层207的厚度均匀性较好，因此得到的第二凸起部208的厚度均匀性也较好。
由于第一凸起部203顶部表面的图形化的掩模层211(参考图4)已被去除，即第一凸起部203的顶部表面也暴露在氧化处理工艺环境中，因此第一凸起部203顶部表面也会被氧化。此外，基底201也暴露在氧化处理工艺环境中，因此相邻第一沟槽205之间的基底201表面也会被氧化。本实施例中，由于第一凸起部203的材料与基底201的材料相同，第一凸起部203的顶部和侧壁、第一沟槽205的底部都会被氧化且氧化速率大致相同，即氧化处理的对象为第一凸起部203的顶部表面和侧壁、以及第一沟槽205的底部，部分第一凸起部203和靠近第一沟槽205的基底201转化为氧化层207，剩余第一凸起部203作为第二凸起部208。
第二凸起部208的高度为第二凸起部208顶部表面与氧化处理之后基底201表面之间的距离，相较于氧化处理之前，在沿垂直于基底201表面方向上，基底201表面的位置下降。因此，可以认为，第一凸起部203的高度与第二凸起部208的高度相同或者差值可以忽略不计。第一凸起部203的侧壁转化为氧化层207，使得第二凸起部208的宽度变小。
因此，相较于第一凸起部203，第二凸起部208的深宽比更大。也就是说，本实施例中，能够形成具有大深宽比的第二凸起部208，可以满足存储器件对于第二凸起部208以及相邻第二凸起部208之间的尺寸的要求。
本实施例中，第二凸起部208的深宽比大于9；所述第二凸起部208的高度大于200nm，并且在沿所述多个分立的第一凸起部203的排列方向上所述第二凸起部208的宽度小于35nm。在上述尺寸要求下的第二凸起部208能够满足后续形成的存储器件的性能要求，例如，第二凸起部208的深宽比越大，存储器件的集成度和性能越高。
另外，当第一凸起部203或者第二凸起部208的深宽比大于9时，在湿法清洗处理过程中极易发生倾斜或者倒塌；第一凸起部的深宽比小于9，由此可以保证第一凸起部203在湿法清洗处理过程中不会发生倾斜或者倒塌，并且为制作高深宽比的第二凸起部208提供尺寸基础；第二凸起部208的深宽比大于9，由此可以形成具有高深宽比的第二凸起部208和高性能的存储器件。
为了便于理解，图7给出了氧化处理过程中消耗第一凸起部203的量的对比示意图，图7中左图为氧化处理前的示意图，图7中右图为氧化处理后形成氧化层207的示意图。
参考图7，本实施例中，对第一凸起部203的表面进行氧化处理，将部分第一凸起部203转化为氧化层207，且剩余第一凸起部203作为第二凸起部208，形成厚度为Y的氧化层207会消耗厚度为X的硅。经过实验验证X与Y的比值为0.44，即形成厚度为Y的氧化层207会消耗厚度为0.44Y的第一凸起部203。
综上所述，氧化处理过程可以提高第二凸起部208的深宽比，满足后续形成的存储器件对于尺寸的要求。下面将举例说明第一凸起部的深宽比203与第二凸起部208的深宽比之间的关系。
具体地，已知第一凸起部203的临界倒塌深宽比尺寸为9，即第一凸起部203的深宽比大于9会易倒塌。假设第一凸起部203的宽度为35nm，高度为300nm，深宽比为＝8.57；当氧化层厚度为2nm时，第二凸起部208的宽度为33.24nm，高度为300nm，深宽比为9.03，当氧化层厚度为8nm时，第二凸起部208的宽度为27.96nm，高度为300nm，深宽比为10.73，即本实施例中，第二凸起部208的深宽比提高至9.03～10.73，能够有效提高后续形成的存储器件的性能。
参考图8，在形成氧化层207(参考图6)之后，去除氧化层207。
本实施例中，后续的工艺制程包括形成填充满第一沟槽205(参考图5)的隔离介质层，已实现存储器件的电隔离效果。在不去除氧化层207的情况下，氧化层207和隔离介质层共同构成存储器件的隔离结构，使得隔离结构中的界面数量较多、界面尺寸较大，在应力作用下容易在界面处产生裂纹进而导致存储器件失效、良率降低。在除氧化层207后，使得隔离介质层直接与第二凸起部208接触，能够减少隔离结构中界面的数量和尺寸，提高隔离结构抵抗应力的能力，进而提高隔离结构的可靠性，从而进一步提高存储器件的性能和良率。
另外，当氧化层207的厚度均匀性较差时，难以为后续形成的隔离介质层提供良好的界面基础和工艺基础，会进一步地降低存储器件的性能。因此，在填充隔离介质层前，去除氧化层207，从而为后续形成的隔离介质层提供平整的界面，进而提高后续在第二凸起部208之间的隔离介质层形成的隔离结构的隔离效果。
本实施例中，采用化学性干法刻蚀去除氧化层207。
化学性干法刻蚀为干法刻蚀的一种，是利用等离子体电离刻蚀气体，形成的带电离子、分子及反应性很强的原子团扩散至被刻蚀薄膜的表面，与被刻蚀薄膜的表面原子发生反应而生产具有挥发性的反应产物，进而达到刻蚀的目的。干法刻蚀还包括物理性干法刻蚀，物理干法刻蚀是利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的，是一种各向异性的刻蚀方法。
由于第二凸起部208的深宽比比较大，湿法刻蚀使用的化学刻蚀液已导致第二凸起部208受到较大的毛细力或者表面张力的作用，降低后续形成的存储器件的制作良率和性能。而化学性干法刻蚀利用等离子体和被刻蚀物质反应，将被刻蚀物质转换为挥发性物质达到刻蚀的目的。由于化学性干法刻蚀没有使用化学清洗液，因而刻蚀过程中不会产生毛细力或者表面张力，进而避免了表面张力或毛细力导致第二凸起部208的倾斜或倒塌。
因此，本实施例中，采用化学性干法刻蚀去除氧化层207，能够进一步的避免第二凸起部208发生倾斜或倒塌，进一步的保证第二凸起部208具有良好的形貌，以进一步的提高存储器件的制作良率。
本实施例中，化学性干法刻蚀的工艺参数包括：压强为100～1000mtorr，氮气流速为100～500sccm，氢气流速为100～500sccm，三氟化氮流速为5～40sccm，射频功率为1000～3000瓦。在上述工艺参数下，刻蚀具有较好的选择性，即能够刻蚀氧化层207而不对第二凸起部造成刻蚀损伤，使第二凸起部208具有较好的的侧壁界面质量，便于为后续的形成工艺提供良好的界面基础；并且上述工艺参数能够使各个区域的氧化层207的刻蚀速率大致相同，以便于进一步提高第二凸起部208的尺寸均匀性和侧壁界面质量，从而进一步地提高存储器件的质量。
参考图9，在采用化学干法蚀刻去除氧化层207(参考图6)之后，第二凸起部208和基底201构成第二沟槽(未标示)，在第二凸起部208上形成填充满第二沟槽的隔离介质层209。
由于第二凸起部208直接作为隔离介质层209的填充界面，因而由第二凸起部208和隔离介质层209形成的隔离结构具有良好的界面性能和隔离效果，进而提高存储器件的性能。
隔离介质层209的材料可以为氧化硅、氮化硅或者氮氧化硅中的至少一种。
本实施例中，在进行氧化处理之后，第二凸起部208的深宽比大于第一凸起部203的深宽比，因而能够形成具有较大深宽比的第二凸起部208，以满足第二凸起部208对于尺寸的要求，提高后续形成的隔离结构的性能；在进行氧化处理之前，对第一凸起部203进行湿法清洗处理，能够清洗去除位于第一沟槽205内的杂质204，使得第一凸起部203具有清洁的侧壁形貌，为后续工艺提供良好的界面性能和工艺基础，从而有利于提高形成的存储器件的质量，如提高后续形成的隔离结构的质量。
此外，由于第一凸起部203的深宽比相对较小，因而在湿法清洗处理过程中第一凸起部203具有优异的抗倒塌能力，从而有效的防止第一凸起部203在受到表面张力或者毛细力时发生倾斜或者倒塌，进而提高存储器件的制造良率，改善形成的存储器件的性能。
此外，化学性干法刻蚀引入的杂质较少，能够保证刻蚀后形成的第二凸起部208具有清洁的界面，为后续的工艺提供良好的界面基础；同时，化学性干法刻蚀还避免第二凸起部208受到较大的表面张力或者毛细力作用，进而避免第二凸起部208的倾斜和倒塌，进一步地提高了存储器件的性能；另外，各向同性刻蚀保证沟槽中各个区域氧化层207去除速率大致相同，进而使得去除氧化层207后的第二凸起部208的侧壁平整光滑，便于为后续工艺提供良好的界面基础和工艺基础，有利于进一步地提高形成的存储器件的性能。
本发明第二实施例还提供一种存储器件的制造方法，本实施例与上一实施例大体相同，主要改进之处在于：图形化的掩膜层包括依次堆叠的图形化的硬掩模层和图形化的光刻胶层；在进行湿法清洗处理之前，采用灰化工艺，去除图形化的光刻胶层。
图10和图11是本发明二实施例提供的存储器件的制造方法对应的结构示意图，与前一实施例相同或者相应的部分，可参考前一实施例的说明，在此不再赘述。
参考图10，提供初始基底(未标识)；在初始基底上形成图形化的掩膜层311；以图形化的掩膜层311为掩膜，对初始基底进行刻蚀处理，形成基底301及第一凸起部302；相邻第一凸起部302与基底301构成第一沟槽304。
本实施例中，图形化的掩膜层311包括依次堆叠的图形化的硬掩模层322和图形化的光刻胶层321。在进行湿法清洗处理之前，采用灰化工艺，去除图形化的光刻胶层321。
本实施例中，图形化的硬掩模层322的材料为氧化物，如氧化硅。
在后续进行湿法清洗处理之前，采用灰化工艺，去除图形化的光刻胶层321，避免光刻胶在氧化处理过程中发生溶解影响氧化层的质量，降低后续形成的存储器件的性能；并且，去除图形化的光刻胶层321并进行湿法清洗处理，使得第一凸起部302为后续氧化层的形成提供洁净的界面基础。
本实施例中，在进行氧化处理之前，保留图形化的硬掩模层322。
由于在氧化处理过程中，第一凸起部302顶部被图形化的硬掩模层322覆盖，因而能够避免第一凸起部顶部302表面被氧化，进而防止第一凸起部302的顶部表面转化为氧化层(未标识)，相较于第一凸起部302顶部没有被图形化的硬掩模层覆盖的方案而言，能够增加第二凸起部的高度，有利于进一步地提高第二凸起部的深宽比。
参考图11，对第一沟槽304(参考图10)进行湿法清洗处理；在湿法清洗处理之后，对第一沟槽304侧壁露出的第一凸起部302(参考图10)表面和第一沟槽304的底部进行氧化处理，将部分第一凸起部302转化为氧化层307，且剩余第一凸起部302作为第二凸起部308，第二凸起部308的深宽比大于第一凸起部302的深宽比。
由于图形化的硬掩模层322位于第一凸起部302的顶部，起到阻挡第一凸起部302顶部表面被氧化的作用。因此，本实施例中第一凸起部302的侧壁和第一沟槽304(参考图10)的底部部分转化为氧化层307，而第一凸起部302顶部表面未被氧化。
本实施例中，第二凸起部308的高度为第二凸起部308顶部表面与氧化处理之后基底301表面之间的距离；相较于第一凸起部302而言，第二凸起部308的高度变大，且宽度减小，相应地，第二凸起部308的深宽比能够得到显著提高。
下面将举例说明本实施例中第二凸起部308的深宽比与第一凸起部302的深宽比之间的关系。假设第一凸起部302的宽度为35nm，高度为300nm，深宽比为8.57；当氧化层307厚度为2nm时，第二凸起部308的宽度为33.24nm，高度为300.88nm，深宽比为9.05，当氧化层307厚度为8nm时，第二凸起部308的宽度为27.96nm，高度为303.52nm，深宽比为10.86；即第二凸起部308的宽高的范围是9.05～10.86，相比于上一实施例，本实施例能够进一步提高第二凸起部308的深宽比，进而进一步地提高存储器件的性能和尺寸要求。
后续的工艺步骤可以包括：去除氧化层307；去除图形化的硬掩模层322；形成填充满第二沟槽的隔离介质层(未标识)；或者保留图形化的硬掩模层322，形成填充满第二沟槽的隔离介质层。
本实施例中，由于图形化的硬掩模层322为硬掩模材料，因而能够避免第一凸起部302的顶部表面被氧化，同时第一沟槽304的底部被氧化和侧壁被氧化，第二凸起部308的高度大于第一凸起部302，第二凸起部308的宽度小于第一凸起部302，从而进一步增加第二凸起部308的深宽比，进一步地满足了第二凸起部308对于大深宽比尺寸的要求，有利于提高形成的存储器件的性能。
化学性干法刻蚀化学性干法刻蚀本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施方式，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种存储器件的制造方法，其特征在于，包括：
提供基底以及位于所述基底上的多个分立的第一凸起部，相邻所述第一凸起部与所述基底构成第一沟槽；
对所述第一沟槽进行湿法清洗处理；
在所述湿法清洗处理之后，对所述第一沟槽侧壁露出的所述第一凸起部的表面进行氧化处理，将部分所述第一凸起部转化为氧化层，且剩余所述第一凸起部作为第二凸起部，所述第二凸起部的深宽比大于所述第一凸起部的深宽比；
去除所述氧化层。
2.根据权利要求1所述存储器件的制造方法，其特征在于，所述第一凸起部的深宽比小于9，所述第二凸起部的深宽比大于9。
3.根据权利要求1所述存储器件的制造方法，其特征在于，采用原位水汽生成工艺进行所述氧化处理；所述原位水汽生成工艺的工艺参数包括：压强为4～20torr，氧气流速为10～50slm，氢气流速为1～9slm，处理时间为5～100s，处理温度为700～1200℃。
4.根据权利要求3所述存储器件的制造方法，其特征在于，在沿所述多个分立的第一凸起部的排列方向上，所述氧化层的厚度为2～8nm。
5.根据权利要求1所述存储器件的制造方法，其特征在于，采用化学性干法刻蚀去除所述氧化层。
6.根据权利要求5所述存储器件的制造方法，其特征在于，所述化学性干法刻蚀的工艺参数包括：压强为100～1000mtorr，氮气流速为100～500sccm，氢气流速为100～500sccm，三氟化氮流速为5～40sccm，射频功率为1000～3000w。
7.根据权利要求1所述存储器件的制造方法，其特征在于，在所述去除所述氧化层之后，还包括：所述第二凸起部和所述基底构成第二沟槽，在所述第二凸起部上形成填充满所述第二沟槽的隔离介质层。
8.根据权利要求1所述存储器件的制造方法，其特征在于，形成所述基底以及所述第一凸起部的工艺步骤包括：提供初始基底；在所述初始基底上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，对所述初始基底进行刻蚀处理，形成所述基底及所述第一凸起部。
9.根据权利要求8所述存储器件的制造方法，其特征在于，所述图形化的掩膜层的材料为光刻胶材料；在进行所述湿法清洗处理之前，采用灰化工艺，去除所述图形化的掩膜层。
10.根据权利要求8所述存储器件的制造方法，其特征在于，所述图形化的掩膜层包括依次堆叠的图形化的硬掩模层和图形化的光刻胶层；在进行所述湿法清洗处理之前，采用灰化工艺，去除所述图形化的光刻胶层。
CN201911208847.8A 2019-11-30 2019-11-30 存储器件的制造方法 Active CN112885707B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911208847.8A CN112885707B (zh) 2019-11-30 2019-11-30 存储器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911208847.8A CN112885707B (zh) 2019-11-30 2019-11-30 存储器件的制造方法

Publications (2)

Publication Number Publication Date
CN112885707A true CN112885707A (zh) 2021-06-01
CN112885707B CN112885707B (zh) 2022-04-26

Family

ID=76039339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911208847.8A Active CN112885707B (zh) 2019-11-30 2019-11-30 存储器件的制造方法

Country Status (1)

Country Link
CN (1) CN112885707B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023000465A1 (zh) * 2021-07-20 2023-01-26 长鑫存储技术有限公司 半导体结构的处理方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111837A (ja) * 1997-10-03 1999-04-23 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
CN102243997A (zh) * 2010-05-12 2011-11-16 上海华虹Nec电子有限公司 外延生长前深沟槽中的氧化膜刻蚀和清洗工艺方法
JP2011230253A (ja) * 2010-04-28 2011-11-17 Yamaha Corp シリコンナノニードルおよびその製造方法
CN102315157A (zh) * 2010-08-11 2012-01-11 上海集成电路研发中心有限公司 一种tsv通孔形成方法和tsv通孔修正方法
CN102412141A (zh) * 2011-11-14 2012-04-11 上海华虹Nec电子有限公司 一种去除深沟槽内氧化膜残留的方法
CN102437083A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN103700595A (zh) * 2013-12-17 2014-04-02 中国电子科技集团公司第五十八研究所 一种晶圆级高深宽比tsv封装基板制备方法
CN104576503A (zh) * 2013-10-28 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
JP2018148193A (ja) * 2017-03-08 2018-09-20 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111837A (ja) * 1997-10-03 1999-04-23 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
JP2011230253A (ja) * 2010-04-28 2011-11-17 Yamaha Corp シリコンナノニードルおよびその製造方法
CN102243997A (zh) * 2010-05-12 2011-11-16 上海华虹Nec电子有限公司 外延生长前深沟槽中的氧化膜刻蚀和清洗工艺方法
CN102315157A (zh) * 2010-08-11 2012-01-11 上海集成电路研发中心有限公司 一种tsv通孔形成方法和tsv通孔修正方法
CN102437083A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN102412141A (zh) * 2011-11-14 2012-04-11 上海华虹Nec电子有限公司 一种去除深沟槽内氧化膜残留的方法
CN104576503A (zh) * 2013-10-28 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN103700595A (zh) * 2013-12-17 2014-04-02 中国电子科技集团公司第五十八研究所 一种晶圆级高深宽比tsv封装基板制备方法
JP2018148193A (ja) * 2017-03-08 2018-09-20 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023000465A1 (zh) * 2021-07-20 2023-01-26 长鑫存储技术有限公司 半导体结构的处理方法

Also Published As

Publication number Publication date
CN112885707B (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
US9006106B2 (en) Method of removing a metal hardmask
KR101663843B1 (ko) 마이크로일렉트로닉 토포그래피 제조시 피처 붕괴를 방지하기 위한 방법 및 시스템
KR100532503B1 (ko) 쉘로우 트렌치 소자 분리막의 형성 방법
WO2011072042A2 (en) Low damage photoresist strip method for low-k dielectrics
US11482409B2 (en) Freezing a sacrificial material in forming a semiconductor
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
US20210159069A1 (en) Using sacrificial polymer materials in semiconductor processing
CN112466945A (zh) 半导体结构及其形成方法
JP2008135632A (ja) キャパシタ電極の製造方法と製造システムおよび記録媒体
CN112885707B (zh) 存储器件的制造方法
US20210210341A1 (en) Sublimation in forming a semiconductor
US20210305039A1 (en) Residue removal
CN111933571A (zh) 一种半导体结构及其制造方法
CN110854023B (zh) 一种伪栅移除的方法
US11915933B2 (en) Manufacturing method of semiconductor structure
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
CN113889404A (zh) 半导体结构的处理方法及形成方法
JP2008166513A (ja) キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体
KR100842883B1 (ko) 반도체 소자의 소자분리영역 형성방법
CN113889405A (zh) 半导体结构的处理方法及形成方法
CN115996569A (zh) 半导体结构的制造方法
JPH0945918A (ja) 半導体装置の製造方法
KR20060074577A (ko) 반도체 소자의 제조 방법
KR20040043886A (ko) 반도체소자의 필드산화막 형성방법
KR20040061820A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant