CN110854023B - 一种伪栅移除的方法 - Google Patents

一种伪栅移除的方法 Download PDF

Info

Publication number
CN110854023B
CN110854023B CN201911150254.0A CN201911150254A CN110854023B CN 110854023 B CN110854023 B CN 110854023B CN 201911150254 A CN201911150254 A CN 201911150254A CN 110854023 B CN110854023 B CN 110854023B
Authority
CN
China
Prior art keywords
dummy gate
pseudo
wet etching
gate structure
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911150254.0A
Other languages
English (en)
Other versions
CN110854023A (zh
Inventor
林健
洪波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN201911150254.0A priority Critical patent/CN110854023B/zh
Publication of CN110854023A publication Critical patent/CN110854023A/zh
Application granted granted Critical
Publication of CN110854023B publication Critical patent/CN110854023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种伪栅移除的方法,能够高效去除伪栅结构并且能够防止在去除伪栅过程中的残余物导致的芯片失效和低良率问题。该方法通过降低伪栅高度进而降低刻蚀槽的深宽比,从而减少由于高深宽比对刻蚀形成的残余物排出的消极影响,实现了对残余物量的抑制。对于可能的残余物,通过氧化处理刻蚀剩余的伪栅表面,从而实现分解和清除聚合物残余物的目的。此外,针对湿法刻蚀过程中的气泡阻碍刻蚀问题,我们通过引入气泡释放剂来释放湿法刻蚀伪栅表面形成的气泡,并通过对腔室的低真空处理,加速气泡的排出。

Description

一种伪栅移除的方法
技术领域
本发明涉及半导体集成电路芯片制造工艺制造领域,特别涉及一种伪栅移除的方法。
背景技术
当代集成电路工业的高速发展往往伴随着工艺和技术的不断突破。摩尔定律不断的激发着相关企业和科研工作者寻求在更小工艺节点上的突破,比如14nm、10nm、7nm等等。为了减小栅极尺寸的同时控制短沟道效应,提出了高K金属栅(HKMG,High K Metal Gate)晶体管,即采用高K介质材料取代常规的氧化硅等材料作为晶体管的栅介质层,采用金属材料取代常规的多晶硅材料作为晶体管的栅电极层。HKMG工艺发明使得器件尺寸进一步缩小,集成密度进一步提高。金属电极结合高介电常数绝缘层替代了传统的多晶硅栅极,并极大的改善了器件性能。在栅最后工艺中,首先进行多晶硅伪栅的生长,随后进行漏源的生长。在一系列工艺流程后,HKMG栅极会留到最后。通常会对多晶硅伪栅(dummygate)顶部的介电层进行化学机械抛光,以露出多晶硅伪栅,然后通过一系列干湿法刻蚀工艺清除多晶硅,露出沟槽。随后进行HKMG工艺,生长真正的金属栅极。
在现有半导体多晶硅伪栅去除工艺中,只是进行了基础的干法刻蚀工艺和湿法刻蚀工艺。没有考虑到,随着半导体器件工艺尺寸的缩小,带来的一系列的新刻蚀问题。基于器件工艺尺寸的缩小,多晶硅伪栅沟槽尺寸也同步缩小。因此干法刻蚀工艺引起的聚合物残留(polymerresidue)对于湿法刻蚀的阻挡效应更加明显。此外,随着尺寸的缩小,湿法刻蚀中产生的气泡对于多晶硅表面的粘附将会进一步引起湿法刻蚀的中断。从而导致多晶硅伪栅的无法彻底清除。
发明内容
有鉴于此,本发明提供了一种伪栅移除的方法,能够高效去除伪栅结构并且能够防止在去除伪栅过程中的残余物导致的芯片失效和低良率问题。
为解决上述问题并取得相应的效果,本发明提供一种伪栅移除的方法,其包括有以下步骤:
步骤S01:在衬底结构上形成伪栅结构;
步骤S02:降低所述衬底结构上的所述伪栅的高度;
步骤S03:对所述伪栅进行干法刻蚀,去除部分伪栅结构,形成凹槽结构;
步骤S04:对所述凹槽结构中暴露出的所述伪栅结构进行氧化处理;
步骤S05:去除所述伪栅结构表面的氧化物层;
步骤S06:清洗所述凹槽结构中的所述伪栅结构的表面;
步骤S07:在低真空环境下采用湿法刻蚀去除剩下的所述伪栅结构,所述湿法刻蚀的溶液添加有气泡释放剂。
更进一步地,所述伪栅结构为多晶硅伪栅。
更进一步地,在所述步骤S02中通过使用化学机械抛光工艺降低所述伪栅的高度,并且经过所述抛光工艺去除的伪栅高度为原始伪栅高度的10%~20%。
更进一步地,所述步骤S03中的所述干法刻蚀为反应离子刻蚀RIE刻蚀,并且形成凹槽结构的深度为所述降低高度后的伪栅高度的10%-40%。
更进一步地,所述步骤S04中,采用臭氧对所述凹槽结构中暴露出的所述伪栅结构进行氧化处理,采用的所述臭氧为纯度在99.9%以上的高纯度臭氧,所述氧化处理时臭氧的流量为50毫升/分钟(SCCM)至150毫升/分钟(SCCM),处理时间为5至15分钟。
更进一步地,所述步骤S04中,还可以采用强氧化性的酸性溶液对所述凹槽结构中暴露出的所述伪栅结构进行氧化处理,所述强氧化性的酸性溶液为质量分数98%的H2SO4和质量分数30%的H2O2双氧水按照体积比1:3-1:7的比例进行配置,在40-60摄氏度(℃)下执行1到5分钟的处理。
更进一步地,所述步骤S05中,采用稀释的氢氟酸溶液去除所述伪栅结构表面的氧化物层,所述氢氟酸溶液为质量浓度1%到2%的氢氟酸稀释液,在20-30℃执行10至20秒的处理。
更进一步地,所述步骤S06中,采用去离子水清洗凹槽结构中的所述伪栅结构的表面,然后使用Ar或N2气体吹干所述伪栅结构表面,或者在惰性气体氛围下在干燥箱中使所述伪栅结构的表面干燥。
更进一步地,所述步骤S07中,所述湿法刻蚀的溶液为四甲基氢氧化铵、氨水、四乙基氢氧化铵中的一种,所述湿法刻蚀溶液的质量浓度为6%-10%;所述气泡释放剂为异丙醇或乙醇试剂,添加的气泡释放剂的质量浓度为85%-90%,并且所述气泡释放剂与所述湿法刻蚀液按照体积比1:7-1:10进行配比,并在50-70℃下进行湿法刻蚀。
更进一步地,所述低真空环境的气压值为5毫托(mTorr)至50毫托(mTorr)。
该方法通过降低伪栅高度进而降低刻蚀槽的深宽比,从而减少由于高深宽比对刻蚀形成的残余物排出的消极影响,实现了对残余物量的抑制。对于可能的残余物,通过氧化处理工序处理刻蚀剩余的伪栅表面,从而实现分解和清除聚合物残余物的目的。然后使用稀释的氢氟酸可以去除多晶硅伪栅表面形成的氧化物层,以便于后续湿法刻蚀去除剩余的伪栅结构;此外,针对湿法刻蚀过程中的气泡阻碍刻蚀问题,我们通过引入气泡释放剂来释放湿法刻蚀伪栅表面形成的气泡,并通过对腔室的低真空处理,加速气泡的排出。
该发明面向于未来集成电路超小工艺节点,能够有效解决未来极小的器件尺寸对多晶硅去除工艺的负面影响。此外,发明中新增工艺流程,具有良好的兼容性。此外,低温工艺流程不会对器件带来不可预知的影响,有利于保证器件的稳定性。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明中伪栅移除的方法的工艺流程图。
图2-8为本发明中伪栅移除工艺结构的示意图。
附图标记:1-衬底结构;2-绝缘材料层;3-多晶硅伪栅;4-栅介质层;5-残余物;6-湿法刻蚀液;01-氧化处理
具体实施方式
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
经发明人研究发现,随着器件尺寸的收缩及工艺节点持续向10纳米(nm)以下迈进,现有工艺已经无法有效克服那些潜在多晶硅伪栅刻蚀问题。比如,干法刻蚀导致的聚合物阻碍了湿法刻蚀的开展。在极小面积且高深宽比的沟槽中,湿法反应产生的气泡对湿法刻蚀的封阻效应更加明显。为了克服现有技术中存在的缺陷,并在小尺寸下对伪栅多晶硅的高效去除,本发明提供的伪栅移除的方法的流程图如图1所示。
参照图1所示的制备工艺流程图以及图2-8所示的伪栅移除方法的剖面示意图对该方法进行详细的描述。
首先,如图1所示的流程图中的步骤S01,在衬底结构上形成伪栅结构。如图2所示工艺结构示意图所示,在衬底结构1上形成有伪栅结构3,在伪栅结构3的底部和侧面的表面上具有栅介质层4,并且在伪栅结构3和栅介质层4的外周表面以及伪栅结构的上方形成有绝缘材料层2。
在本实施例中,衬底结构1可以为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI,silicon-on-insulator)衬底、绝缘体上锗(GOI,Germanium-on-Insulator)衬底、玻璃衬底后III-V族化合物衬底(如砷化镓衬底等)。在衬底结构1中还可以包括有浅沟槽隔离结构,用于隔离衬底结构内的有源区,浅沟槽隔离的材料为氧化硅或者氮氧化硅。衬底结构1的可以为平面基底,或者为具有鳍部的基底,所述鳍部形成于基底表面;所述衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底;所述鳍部的材料为硅、硅锗、锗或碳化硅。
伪栅结构3的材料可以为多晶硅,形成的伪栅结构3的高度为100-120nm;在伪栅结构3的侧壁的外周表面上具有栅介质层4,栅介质层的材料为氧化硅、氮化硅或氮氧化硅,栅介质层4的厚度为10-100埃,栅介质层的形成工艺为原子层沉积工艺或化学气相沉积工艺。
在衬底结构1的表面形成有一层绝缘材料层2,绝缘材料层2包围伪栅结构3和栅介质层4的侧壁以及顶部,绝缘材料层2用于在相邻的伪栅结构之间进行电隔离,绝缘材料层的材料为氧化硅或者磷硅玻璃(PSG),形成方法为本领域中常见的沉积工艺或旋涂工艺,在这里不做进一步的限定。
在伪栅结构两侧的衬底内还形成有源区和漏区(未图示),源区和漏区的形成工艺为离子注入工艺,注入的离子为本领域中常见的P型离子或N型离子,在此不做进一步的限定。
如图1的步骤S02所示,接着降低所述伪栅结构的高度。如图3所示,对形成绝缘绝缘材料层的结构进行研磨处理,降低伪栅结构的高度,在本实施例中可以采用化学机械抛光工艺降低伪栅结构的高度。在本发明的实施例中伪栅高度为100-130nm,而最终形成金属栅的高度为40-60nm,也就是伪栅的高度约为最终形成的金属栅的高度的两倍左右,通过研磨工艺降低的伪栅高度为原始伪栅高度的10%~20%。通过降低伪栅结构的高度,可以降低刻蚀去除伪栅时的高深宽比带来的消极影响,如刻蚀深度变浅后能够提高刻蚀效率,同时可以减少刻蚀时产生的残余物的堆积,便于刻蚀残余物的排出。
然后进行如图1的步骤S03,对所述伪栅进行干法刻蚀,去除部分伪栅结构,形成凹槽结构。其中的干法刻蚀为反应离子刻蚀(RIE,Reactive Ion Etching),所述干法刻蚀的刻蚀气体包括CH2F2、CHF3、CH4、CH3F中的一种或多种,所述干法刻蚀的气体还能够包括Ar、O2。形成的凹槽结构的深度为降低高度后的伪栅结构的高度(经过研磨处理后的伪栅结构)的10%-40%,在第一步的干法刻蚀工艺中,不能刻蚀太深,如果刻蚀太深则在形成的凹槽的侧壁会形成过多的刻蚀残余物,后续在去除刻蚀残余物过程中会增大难度;刻蚀也不能太浅,如果刻蚀太浅,则在后续的湿法刻蚀去除剩余的伪栅结构(多晶硅)时,会延长刻蚀时间,降低刻蚀的效率。发明人经过研究发现,形成的凹槽的深度为降低高度后的伪栅结构高度的10%-40%时,可以均衡干法刻蚀形成的残余物和后续的湿法刻蚀效率的问题,更优选的,可以选用凹槽的深度为降低高度后的伪栅结构高度的30-40%。
如图4所示,在形成凹槽的同时,会在伪栅结构的表面或者侧壁上形成刻蚀的残余物5,作为图4所示的示意图,残余物为形成在伪栅结构的表面,而实际上残余物还可能形成在侧壁或者为并不规则的形状(未图示)。
然后如图1的步骤S04所示,对暴露出的伪栅结构表面进行氧化处理。如图5所示的示意图,对凹槽结构中暴露的伪栅结构表面进行氧化处理01,氧化处理能够使刻蚀产生的残余物分解和清除,因为残余物主要是有机的聚合物,在强氧化环境下有机聚合物中的碳等其他元素会与氧化剂发生反应,释放出气体,因此强氧化环境下能够分解有机聚合残余物,便于清除。在本实施例中,可以采用臭氧(O3)作为氧化处理的强氧化剂,采用臭氧对所述凹槽结构中暴露出的所述伪栅结构进行氧化处理,采用的所述臭氧为纯度在99.9%以上的高纯度臭氧,所述氧化处理时臭氧的流量为50毫升/分钟(SCCM)至150毫升/分钟(SCCM),处理时间为5至15分钟;在另一实施例中,还可以采用强氧化性的酸性溶液作为氧化处理的试剂,采用强氧化性的酸性溶液对所述凹槽结构中暴露出的所述伪栅结构进行氧化处理,所述强氧化性的酸性溶液为质量分数98%的H2SO4(硫酸)和质量分数30%的H2O2(双氧水)按照体积比1:3-1:7的比例进行配置,在40-60摄氏度下执行1到5分钟的处理。经过氧化处理之后的残余物能够分解,便于清除。
在经过氧化处理之后,执行如图1所示的步骤S05和步骤S06,虽然在氧化处理的步骤中可以使残余物分解,但会在伪栅结构(多晶硅材质)的表面形成一层氧化层,这层氧化层会对后续的湿法刻蚀去除剩余的伪栅结构产生阻挡作用,同时,在前面的干法刻蚀步骤中也可能在伪栅结构的表面形成氧化层,这些氧化层会使湿法刻蚀的速率降低,因此需要将氧化物去除。在本发明中,采用非稀释的氢氟酸溶液去除所述伪栅结构表面的氧化物层,所述氢氟酸溶液为质量浓度1%到2%的氢氟酸稀释液被,在20-30摄氏度执行10至20秒的处理。假设上一步氧化处理后仍有一些残余物没有完全分解,附着在氧化物层的表面,通过去除氧化物层,可以降低残余物的附着能力,便于后续清洗去除。因此,去除氧化物层不仅可以提高后续湿法刻蚀的速率,而且还能去除上一步氧化处理没有分解完全的有机残余物。
然后执行步骤S06,采用去离子水清洗凹槽结构中的所述伪栅结构的表面,能够去除有机残余物的分解物以及前面操作步骤中残余的化学试剂,然后使用Ar或N2气体吹干所述伪栅结构表面,在其他的实施例中,也可以在使用去离子水清洗步骤之后,在惰性气体氛围下在干燥箱中使所述伪栅结构的表面干燥,惰性气体的氛围可以防止在干燥过程中进一步的形成氧化物层。经过清洗与干燥后的结构示意图如图6所示。
然后执行如图1所示的步骤S07,在低真空环境下采用湿法刻蚀去除剩下的所述伪栅结构,所述湿法刻蚀的溶液添加有气泡释放剂。如图7所示,采用湿法刻蚀液6对剩余的伪栅结构进行湿法刻蚀去除,湿法刻蚀的溶液为四甲基氢氧化铵、氨水、四乙基氢氧化铵中的一种,而在湿法刻蚀多晶硅伪栅结构时,由于湿法刻蚀液中的OH-与Si会发生反应,产生氢气,反应的方程式如下所示:
Figure BDA0002283337670000091
由于产生的氢气较少,并且刻蚀溶液较为粘稠,产生的氢气气泡会附着在多晶硅伪栅的表面,细小的气泡会阻碍刻蚀溶液与多晶硅伪栅的进一步接触,这样会降低湿法刻蚀的速率,更有可能在湿法刻蚀去除多晶硅伪栅时会不完全去除,影响后续形成金属栅,对器件的性能产生影响。
为了消除氢气气泡对伪栅多晶硅湿法刻蚀的影响,在湿法刻蚀溶液中加入有气泡释放剂,其中湿法刻蚀溶液的质量浓度为6%-10%,所述气泡释放剂为异丙醇或乙醇试剂,添加的气泡释放剂的质量浓度为85%-90%,并且所述气泡释放剂与所述湿法刻蚀液按照体积比1:7-1:10进行配比,并在50-70℃下进行湿法刻蚀。气泡释放剂可以使产生的氢气气泡从伪栅多晶硅的表面脱离并快速释放,同时,在湿法刻蚀是在低真空环境下进行,引入的低真空环境气压值为5毫托(mTorr)至50毫托(mTorr),由于刻蚀外界为低真空状态,气压较低,内部产生的氢气气泡容易逸出并释放。因此,在本发明的方案中在低真空的环境下并使用气泡释放剂能够使产生的氢气气泡从多晶硅的表面快速逸出,进而消除了氢气气泡对多晶硅湿法刻蚀的影响,能够加速多晶硅的湿法刻蚀,提高刻蚀效率。
如图8所示,刻蚀去除伪栅多晶硅结构之后,还可以选择性刻蚀去除底部的栅介质层4,然后在底部形成高K介质层(未图示),高K介质层的材料为HfZrON、HfSiO、HfSiON、AlSiO、HfTaO、HfTiO等,所述高K介质层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺;高K介质层的厚度为10埃~50埃。然后再在高K介质层上形成金属栅极层(未图示),金属栅极层可以包括一个或多个功函数层和电极金属填充物等,功函数金属层可以包含n型和/或p型功函数材料,n型功函数材料为Ti或Ag等,p型功函数材料为TiN或TaN,电极金属填充物的材料为W、Al、Co等。至此形成了替代金属栅结构。
综上可知,本发明中面向于集成电路超小工艺节点,能够有效解决未来极小的器件尺寸对伪栅多晶硅去除工艺的负面影响。并且在本发明中新增工艺流程,具有良好的兼容性。此外,低温工艺流程不会对器件带来不可预知的影响,有利于保证器件的稳定性。具体的,本发明的方法通过降低伪栅高度进而降低刻蚀槽的深宽比,从而减少由于高深宽比对刻蚀形成的残余物排出的消极影响,实现了对残余物量的抑制。对于可能的残余物,通过氧化处理工序处理刻蚀剩余的伪栅表面,从而实现分解和清除聚合物残余物的目的。然后使用稀释的氢氟酸可以去除多晶硅伪栅表面形成的氧化物层,以便于后续湿法刻蚀去除剩余的伪栅结构,并且稀释的氢氟酸在去除氧化物层时也能进一步的去除剩余的残余物;此外,针对湿法刻蚀过程中的气泡阻碍刻蚀问题,我们通过引入气泡释放剂来释放湿法刻蚀伪栅表面形成的气泡,并通过对腔室的低真空处理,加速气泡的排出。因此,该方法能够提高刻蚀速率,高效的移除伪栅结构,并能够减少刻蚀残余物与气泡对去除伪栅的影响。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种伪栅移除的方法,其特征在于,包括以下步骤:
步骤S01:在衬底结构上形成伪栅结构;
步骤S02:降低所述衬底结构上的所述伪栅结构的高度;
步骤S03:对所述伪栅进行干法刻蚀,去除部分伪栅结构,形成凹槽结构;
步骤S04:对所述凹槽结构中暴露出的所述伪栅结构进行氧化处理;
步骤S05:去除所述伪栅结构表面的氧化物层;
步骤S06:清洗所述凹槽结构中的所述伪栅结构的表面;
步骤S07:在低真空环境下采用湿法刻蚀去除剩下的所述伪栅结构,所述湿法刻蚀的溶液中添加有气泡释放剂。
2.根据权利要求1所述的方法,其特征在于,所述伪栅结构的材料为多晶硅。
3.根据权利要求1所述的方法,其特征在于,在所述步骤S02中通过使用化学机械抛光工艺降低所述伪栅的高度,并且通过所述抛光工艺去除的伪栅高度为原始伪栅高度的10%~20%。
4.根据权利要求1所述的方法,其特征在于,所述步骤S03中的所述干法刻蚀为RIE刻蚀,并且形成凹槽结构的深度为所述降低高度后的伪栅高度的10%-40%。
5.根据权利要求1所述的方法,其特征在于,所述步骤S04中,采用臭氧对所述凹槽结构中暴露出的所述伪栅结构进行氧化处理,采用的所述臭氧为纯度在99.9%以上的高纯度臭氧,所述氧化处理时臭氧的流量为50SCCM至150SCCM,处理时间为5至15分钟。
6.根据权利要求1所述的方法,其特征在于,所述步骤S04中,采用强氧化性的酸性溶液对所述凹槽结构中暴露出的所述伪栅结构进行氧化处理,所述强氧化性的酸性溶液为质量分数98%的H2SO4和质量分数30%的H2O2双氧水按照体积比1:3-1:7的比例进行配置,在40-60℃下执行1到5分钟的处理。
7.根据权利要求1所述的方法,其特征在于,所述步骤S05中,采用稀释的氢氟酸溶液去除所述伪栅结构表面的氧化物层,所述氢氟酸溶液为质量浓度1%到2%的氢氟酸稀释液,在20-30℃执行10至20秒的处理。
8.根据权利要求1所述的方法,其特征在于,所述步骤S06中,采用去离子水清洗凹槽结构中的所述伪栅结构的表面,然后使用Ar或N2气体吹干所述伪栅结构表面,或者在惰性气体氛围下在干燥箱中使所述伪栅结构的表面干燥。
9.根据权利要求1所述的方法,其征在于,所述步骤S07中,所述湿法刻蚀的溶液为四甲基氢氧化铵、氨水、四乙基氢氧化铵中的一种,所述湿法刻蚀溶液的质量浓度为6%-10%;所述气泡释放剂为异丙醇或乙醇试剂,添加的气泡释放剂的质量浓度为85%-90%,并且所述气泡释放剂与所述湿法刻蚀液按照体积比1:7-1:10进行配比,并在50-70℃下进行湿法刻蚀。
10.根据权利要求9所述的方法,其特征在于,所述低真空环境的气压值为5mTorr至50mTorr。
CN201911150254.0A 2019-11-21 2019-11-21 一种伪栅移除的方法 Active CN110854023B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911150254.0A CN110854023B (zh) 2019-11-21 2019-11-21 一种伪栅移除的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911150254.0A CN110854023B (zh) 2019-11-21 2019-11-21 一种伪栅移除的方法

Publications (2)

Publication Number Publication Date
CN110854023A CN110854023A (zh) 2020-02-28
CN110854023B true CN110854023B (zh) 2021-02-02

Family

ID=69603460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911150254.0A Active CN110854023B (zh) 2019-11-21 2019-11-21 一种伪栅移除的方法

Country Status (1)

Country Link
CN (1) CN110854023B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1005380B (zh) * 1984-07-26 1989-10-11 杜邦公司 预胀离子交换薄膜制法及用途
CN102569050B (zh) * 2010-12-29 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN102881574A (zh) * 2011-07-13 2013-01-16 联华电子股份有限公司 半导体元件的制作方法
CN104701170B (zh) * 2013-12-05 2017-08-25 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105185706B (zh) * 2014-05-30 2019-01-22 中芯国际集成电路制造(上海)有限公司 去除伪栅的方法
CN107785248B (zh) * 2016-08-25 2021-04-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN107919285B (zh) * 2016-10-10 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN110854023A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
US20210296160A1 (en) Isolation Regions Including Two Layers and Method Forming Same
KR101232470B1 (ko) 반도체 장치 및 그 제조 방법
TWI419208B (zh) 半導體裝置的製造方法
KR100741442B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI704605B (zh) 半導體裝置與其形成方法
US8222149B2 (en) Method for photoresist pattern removal
US20070037400A1 (en) Composition and methods removing polysilicon
KR100786923B1 (ko) 반도체장치의 제조방법
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
CN112466945A (zh) 半导体结构及其形成方法
CN104347417A (zh) Mos晶体管的形成方法
JPH09246221A (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
JP4229762B2 (ja) 半導体装置の製造方法
CN108807377B (zh) 半导体器件及其形成方法
JP3727299B2 (ja) 半導体装置の製造方法
CN110854023B (zh) 一种伪栅移除的方法
KR100554517B1 (ko) 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
CN105990234B (zh) 半导体器件的形成方法
JP4242158B2 (ja) シリコンと窒素を含む材料をウエットエッチングする方法
US9558955B2 (en) Formation method of semiconductor device that includes performing hydrogen-containing plasma treatment on metal gate stack
KR100801744B1 (ko) 반도체소자의 금속게이트 형성방법
KR930011114B1 (ko) 반도체기판의 표면세정방법
TW202238734A (zh) 半導體元件之製造方法
JP2004273585A (ja) 半導体装置の製造方法
CN114823337A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 300450 Tianjin Binhai New Area Huayuan Industrial Zone Haitai West Road 18 North 2-204 Industrial Incubation-3-8

Applicant after: Haiguang Information Technology Co., Ltd

Address before: 300450 Tianjin Binhai New Area Huayuan Industrial Zone Haitai West Road 18 North 2-204 Industrial Incubation-3-8

Applicant before: HAIGUANG INFORMATION TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant