CN112825333A - 功率器件 - Google Patents

功率器件 Download PDF

Info

Publication number
CN112825333A
CN112825333A CN201911148887.8A CN201911148887A CN112825333A CN 112825333 A CN112825333 A CN 112825333A CN 201911148887 A CN201911148887 A CN 201911148887A CN 112825333 A CN112825333 A CN 112825333A
Authority
CN
China
Prior art keywords
grid
power device
gate
cell
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911148887.8A
Other languages
English (en)
Other versions
CN112825333B (zh
Inventor
曾大杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Shangyangtong Integrated Circuit Co ltd
Original Assignee
Nantong Shangyangtong Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Shangyangtong Integrated Circuit Co ltd filed Critical Nantong Shangyangtong Integrated Circuit Co ltd
Priority to CN201911148887.8A priority Critical patent/CN112825333B/zh
Publication of CN112825333A publication Critical patent/CN112825333A/zh
Application granted granted Critical
Publication of CN112825333B publication Critical patent/CN112825333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种功率器件，由多个原胞并联而成，各原胞排列成阵列结构，各原胞的栅极导电材料层通过对应的栅极馈电线连接到栅极衬垫。各原胞的栅极电阻随对应的栅极馈电线的长度的增加而增加。各原胞的栅极电容的大小根据栅极电阻的大小进行设置，使各原胞的栅极电容和栅极电阻的乘积趋于一致。本发明能消除各原胞的栅极馈电线的长度不同对各原胞的开关速率一致性造成的不利影响，从而能使各原胞的开关速率趋于一致，从而能使整个功率器件的开关速率均匀。

Description

功率器件
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种功率器件。
背景技术
功率器件如功率MOSFET，因为要提供很高的输出功率(电流)是由很多个原胞并联而成的。这些原胞在版图上面，它的栅极馈电线是从栅极衬垫(Pad)，通过内部的金属走线来连接各个原胞。
因此，必然导致离栅极Pad远的地方，馈电的距离长，栅极电阻大。那么在MOSFET开启的过程中，靠近栅极Pad的地方，MOSFET开启的速度快，而远离栅极Pad的地方，MOSFET的开启速度慢。从而导致MOSFET的开通有一定的延时。而关断的时候，也存在这个问题。靠近栅极Pad近的地方，MOSFET关断的速度更快。
为了解决这个问题，现有常见的几种方法为：
加粗金属馈电线的宽度，增加顶层金属的厚度。
在芯片内部并联更多的金属馈电线。
降低栅极的方块电阻，如采用重掺杂的多晶硅并且在多晶硅上面增加金属硅化物(Salicide)，来降低栅极的方块电阻，从20Ω每方块附近降低为3Ω每方块附近。
如图1所示，是现有功率器件的馈电分布图；图1是一种常见的金属馈电方式：
功率器件包括多个原胞101，各所述原胞101排列成阵列结构，各所述原胞101的所述栅极导电材料层1通过对应的栅极馈电线102连接到由正面金属层9组成的栅极衬垫103。
可以看到位置101a处的原胞101离栅极衬垫103最远，栅极电阻最大，因此在功率器件导通过程中，因为RC的延迟(Delay)，位置101a处的原胞101的开通和关断都是最慢的。
其次是位置101b和101c处的原胞101的栅极电阻最小，它的开通和关断都是最快的。
发明内容
本发明所要解决的技术问题是提供一种功率器件，能消除各原胞的栅极馈电线的长度不同对各原胞的开关速率一致性造成的不利影响，从而能使各原胞的开关速率趋于一致，从而能使整个功率器件的开关速率均匀。
为解决上述技术问题，本发明提供的功率器件由多个原胞并联而成，各所述原胞包括栅极结构和第二导电类型的沟道区；所述栅极结构包括栅介质层和栅极导电材料层，被所述栅极结构所覆盖的所述沟道区的表面用于形成沟道。
第一导电类型重掺杂的源区形成在所述沟道区的表面，所述源区连接到由正面金属层组成的源极；第一导电类型的漂移区和所述沟道区相接触。
各所述原胞排列成阵列结构，各所述原胞的所述栅极导电材料层通过对应的栅极馈电线连接到由正面金属层组成的栅极衬垫。
各所述原胞的栅极电阻随对应的栅极馈电线的长度的增加而增加。
各所述原胞的栅极电容的大小根据栅极电阻的大小进行设置，所述原胞的栅极馈电线的长度越长所述栅极电容越小，所述原胞的栅极馈电线的长度越短所述栅极电容越大；使各所述原胞的栅极电容和栅极电阻的乘积趋于一致，从而使各所述原胞的开关速率趋于一致，消除各所述原胞的栅极馈电线的长度不同对各所述原胞的开关速率一致性造成的不利影响。
进一步的改进是，所述栅极电容为输入电容，所述输入电容为栅源电容和栅漏电容的并联电容。
进一步的改进是，所述输入电容的大小通过调节所述栅极导电材料层的宽度实现，所述原胞的栅极馈电线的长度越长所述栅极导电材料层的宽度越小，所述原胞的栅极馈电线的长度越短所述栅极导电材料层的宽度越大。
进一步的改进是，各所述原胞排列成行列结构；
对于同一行的所述原胞，从所述栅极衬垫连接过来的所述栅极馈电线从同一行上两个最外侧的所述原胞接入到各所述原胞中，从同一行的两个最外侧的所述原胞往内，各所述原胞的所述栅极馈电线的长度逐渐增加。
进一步的改进是，对于同一行的所述原胞，从同一行的两个最外侧的所述原胞往内，各所述原胞的栅极导电材料层的宽度连续逐渐变小；或者，对于同一行的所述原胞，从同一行的两个最外侧的所述原胞往内，各所述原胞的栅极导电材料层的宽度阶梯式逐渐变小。
进一步的改进是，所述输入电容的大小通过调节所述栅介质层的厚度实现，所述原胞的栅极馈电线的长度越长所述栅介质层的厚度越大，所述原胞的栅极馈电线的长度越短所述栅介质层的厚度越小。
进一步的改进是，所述栅极电容为栅漏电容。
进一步的改进是，所述栅漏电容的大小通过调节所述沟道区的间距实现，所述原胞的栅极馈电线的长度越长所述沟道区的间距越小，所述原胞的栅极馈电线的长度越短所述沟道区的间距越大。
进一步的改进是，所述栅极结构采用分离栅结构，所述分离栅结构包括源极场板，所述源极场板和所述栅极导电材料层相隔离，所述源极场板覆盖所述漂移区，所述源极场板连接到所述源极，通过调节所述源极场板的大小调节所述栅漏电容，所述源极场板越大，所述栅漏电容越小。
进一步的改进是，所述栅极结构为沟槽栅结构，所述栅介质层形成在栅极沟槽的内侧表面，所述栅极导电材料层填充在所述栅极沟槽中，所述栅极沟槽纵向穿过所述沟道区，所述漂移区形成在所述沟道区的底部；或者，所述栅极结构为平面栅结构，所述漂移区和所述沟道区横向接触，所述栅介质层形成在所述沟道区的表面并延伸到所述漂移区表面上。
进一步的改进是，所述功率器件为垂直结构的MOSFET，第一导电类型重掺杂的漏区形成于所述漂移区的背面；或者，所述功率器件为横向结构的MOSFET，第一导电类型重掺杂的漏区形成于所述漂移区的顶部表面。
进一步的改进是，所述功率器件为垂直结构的IGBT，第二导电类型重掺杂的集电区形成于所述漂移区的背面；或者，所述功率器件为横向结构的IGBT，第二导电类型重掺杂的集电区形成于所述漂移区的顶部表面。
进一步的改进是，所述栅极结构采用分离栅结构，所述分离栅结构包括源极场板，所述源极场板和所述栅极导电材料层相隔离，所述源极场板覆盖所述漂移区，所述源极场板连接到所述源极，
进一步的改进是，所述功率器件为超结器件，在所述漂移区中形成有超结结构，所述超结结构由P型柱和N型柱横向交替排列而成。
进一步的改进是，所述栅极导电材料层的材料为多晶硅，所述栅介质层的材料为氧化层。
进一步的改进是，所述功率器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述功率器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明根据功率器件的各原胞的栅极电阻会随对应的栅极馈电线的长度的增加而增加的特征，对功率器件的栅极电容做了相应的设置，保证使各原胞的栅极电容和栅极电阻的乘积趋于一致，从而使各原胞的开关速率趋于一致，能消除各原胞的栅极馈电线的长度不同对各原胞的开关速率一致性造成的不利影响，从而能使各原胞的开关速率趋于一致，从而能使整个功率器件的开关速率均匀。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有功率器件的馈电分布图；
图2是本发明第一实施例功率器件的馈电分布图；
图3是本发明第一实施例功率器件的原胞的结构示意图；
图4是本发明第二实施例功率器件的馈电分布图；
图5是本发明第六实施例功率器件的原胞的结构示意图；
图6是本发明第七实施例功率器件的原胞的结构示意图。
具体实施方式
本发明第一实施例功率器件：
如图2所示，是本发明第一实施例功率器件的馈电分布图；如图3所示，是本发明第一实施例功率器件的原胞101的结构示意图；本发明实施例功率器件由多个原胞101并联而成，图2中，所述原胞101用点省略表示。各所述原胞101包括栅极结构201和第二导电类型的沟道区3；所述栅极结构201包括栅介质层2和栅极导电材料层1，被所述栅极结构201所覆盖的所述沟道区3的表面用于形成沟道。
第一导电类型重掺杂的源区5形成在所述沟道区3的表面，所述源区5通过穿过层间膜7的接触孔8连接到由正面金属层9组成的源极；第一导电类型的漂移区4和所述沟道区3相接触。
各所述原胞101排列成阵列结构，各所述原胞101的所述栅极导电材料层1通过对应的栅极馈电线102连接到由正面金属层9组成的栅极衬垫103。
各所述原胞101的栅极电阻随对应的栅极馈电线102的长度的增加而增加。
各所述原胞101的栅极电容的大小根据栅极电阻的大小进行设置，所述原胞101的栅极馈电线102的长度越长所述栅极电容越小，所述原胞101的栅极馈电线102的长度越短所述栅极电容越大；使各所述原胞101的栅极电容和栅极电阻的乘积趋于一致，从而使各所述原胞101的开关速率趋于一致，消除各所述原胞101的栅极馈电线102的长度不同对各所述原胞101的开关速率一致性造成的不利影响。
本发明第一实施例中，所述栅极电容为输入电容，所述输入电容为栅源电容和栅漏电容的并联电容。
所述输入电容的大小通过调节所述栅极导电材料层1的宽度实现，所述原胞101的栅极馈电线102的长度越长所述栅极导电材料层1的宽度越小，所述原胞101的栅极馈电线102的长度越短所述栅极导电材料层1的宽度越大。
由图2所示可知，各所述原胞101排列成行列结构。图2中，所述栅极导电材料层1的宽度和所述栅极结构201的宽度相对应。
对于同一行的所述原胞101，从所述栅极衬垫103连接过来的所述栅极馈电线102从同一行上两个最外侧的所述原胞101接入到各所述原胞101中，从同一行的两个最外侧的所述原胞101往内，各所述原胞101的所述栅极馈电线102的长度逐渐增加。由图2所示可知，在一个行列结构中，共包括两根所述栅极馈电线102的主线，主线连接到各行的所述原胞101，各行的所述原胞101之间通过所述栅极馈电线102的支线连接。
对于同一行的所述原胞101，从同一行的两个最外侧的所述原胞101往内，各所述原胞101的栅极导电材料层1的宽度连续逐渐变小。由图2所示可知，在对应行的最外侧位置如位置101b和101c处，所述栅极导电材料层1的宽度最大；而在对应行的最内侧位置如中间位置101a，所述栅极导电材料层1的宽度最小。
如图3所示，本发明第一实施例中，所述栅极结构201为沟槽栅结构，所述栅介质层2形成在栅极沟槽的内侧表面，所述栅极导电材料层1填充在所述栅极沟槽中，所述栅极沟槽纵向穿过所述沟道区3，所述漂移区4形成在所述沟道区3的底部。
所述功率器件为垂直结构的MOSFET，也即本发明第一实施例功率器件为沟槽栅MOSFET，第一导电类型重掺杂的漏区6形成于所述漂移区4的背面。
所述栅极导电材料层1的材料为多晶硅，所述栅介质层2的材料为氧化层。
所述功率器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：所述功率器件为P型器件，第一导电类型为P型，第二导电类型为N型。
对应图3所示的本发明第一实施例的原胞结构，通常具有如下特征：
所述漏区6由背面减薄后的半导体衬底如硅衬底组成，或者在所述半导体衬底减薄后再进行背面离子注入形成。所述半导体衬底为高掺杂的衬底，所述半导体衬底的电阻率通常在0.001Ω*cm到0.002Ω*cm之间，所述半导体衬底的厚度也希望尽可能的薄以降低衬底电阻。
所述漂移区4采用外延层组成，所述漂移区4的外延层的厚度和掺杂浓度决定了器件的器件电压。器件的击穿电压越高，所述漂移区4的外延层需要的厚度也越厚，掺杂浓度也越低。通常所述漂移区4的外延层的厚度在2μm到15μm之间，所述漂移区4的外延层的电阻率在0.1Ω*cm到2Ω*cm之间。所述漂移区4的外延层能采用单层的，电阻率在整个外延层是一致的；所述漂移区4的外延层也能采用二层结构，有一层是缓冲层(Buffer)，Buffer的电阻率通常比较低。所述漂移区4的外延层也能是多层的。
本发明第一实施例中，由于所述功率器件为N型器件，所述栅极导电材料层1的多晶硅通常是N型重掺杂。在其他实施例中，所述功率器件为P型器件时，所述栅极导电材料层1的多晶硅通常是P型重掺杂。
所述沟道区3的掺杂浓度决定了器件的阈值电压。所述栅极结构201的栅极沟槽的深度通常比所述沟道区3的深度深0.1μm到0.2μm之间。
所述源极由最顶层的正面金属层9引出，为了降低功率器件的导通电阻，最顶层的正面金属层9的厚度通常比较厚，目前都在4μm以上。正面金属层9通常包括多层，各正面金属层9之间通过通孔连接。
需要注意的是，本发明第一实施例中，功率器件芯片中的步进(Pitch)可以是一样的，也可以是不一样，通常情况下对于一个芯片来说是一样的。芯片中的步进为一个栅极结构中心到另外一个栅极结构中心的距离。
通常金属接触孔9到栅极结构201的距离，一般是希望越近越好，这样器件的基区寄生电阻Rb会越低，才能够防止其寄生的三极管导通。对于沟槽栅MOSFET，其步进包括栅极结构201的宽度+2*接触孔9到栅极结构201之间的距离+接触孔9的宽度。
对于芯片的Pitch也是一样的情况，增加栅极结构201的宽度，接触孔9的尺寸也需要随之发生变化。
因为栅极沟槽的宽度不一样也即沟槽刻蚀的宽度不一样，有时候会导致沟槽刻蚀的深度不一样沟槽刻蚀深度不一样是，沟槽刻蚀深度越深的地方，电场强度是最强的。这样可能会形成一个弱(Weak)点，会造成器件长期可靠性的问题。通过工艺上的调整，大多数情况下可以做到沟槽刻蚀的宽度不同，其深度也近似相同。
图2所示的版图中所述栅极结构是采用的是条形结构也即所述原胞为条形结构。本发明第一实施例的原胞结构能变更为其他结构，如方形元胞，甚至是六边形等多边形元胞。
本发明第二实施例功率器件：
本发明第二实施例功率器件和本发明第一实施例功率器件的区别之处为，本发明第二实施例功率器件具有如下特征：
如图4所示，是本发明第二实施例功率器件的馈电分布图；对于同一行的所述原胞101，从同一行的两个最外侧的所述原胞101往内，各所述原胞101的栅极导电材料层1的宽度阶梯式逐渐变小。
图4中例举了每一行中的所述栅极结构201具有两个宽度，位置101b和101c离所述栅极衬垫103较远，故位置101b和101c处的所述栅极导电材料层1的宽度较大如为1.5微米；位置101a离所述栅极衬垫103较近，位置101a处的所述栅极导电材料层1的宽度较小如为1.0微米。
本发明第三实施例功率器件：
本发明第三实施例功率器件和本发明第一实施例功率器件的区别之处为，本发明第三实施例功率器件具有如下特征：
所述输入电容的大小通过调节所述栅介质层2的厚度实现，所述原胞101的栅极馈电线102的长度越长所述栅介质层2的厚度越大，所述原胞101的栅极馈电线102的长度越短所述栅介质层2的厚度越小。
本发明第三实施例中能采用图1所示的功率器件的馈电分布图。
本发明第四实施例功率器件：
本发明第四实施例功率器件和本发明第一实施例功率器件的区别之处为，本发明第四实施例功率器件具有如下特征：
所述栅极电容为栅漏电容。
所述栅漏电容的大小通过调节所述沟道区3的间距实现，所述原胞101的栅极馈电线102的长度越长所述沟道区3的间距越小，所述原胞101的栅极馈电线102的长度越短所述沟道区3的间距越大。
本发明第四实施例中能采用图1所示的功率器件的馈电分布图。
本发明第四实施例还能进一步改进为：所述栅极结构201采用分离栅结构，所述分离栅结构包括源极场板，所述源极场板和所述栅极导电材料层1相隔离，所述源极场板覆盖所述漂移区4，所述源极场板连接到所述源极，通过调节所述源极场板的大小调节所述栅漏电容，所述源极场板越大，所述栅漏电容越小。
本发明第五实施例功率器件：
本发明第五实施例功率器件和本发明第一实施例功率器件的区别之处为，本发明第五实施例功率器件具有如下特征：
所述栅极结构201为平面栅结构，所述漂移区4和所述沟道区3横向接触，所述栅介质层2形成在所述沟道区3的表面并延伸到所述漂移区4表面上。
本发明第六实施例功率器件：
本发明第六实施例功率器件和本发明第五实施例功率器件的区别之处为，本发明第六实施例功率器件具有如下特征：
如图5所示，是本发明第六实施例功率器件的原胞的结构示意图；所述功率器件为超结器件，也即本发明第六实施例功率器件为平面栅超结MOSFET。在所述漂移区4中形成有超结结构，所述超结结构由P型柱301和N型柱4横向交替排列而成。由于本发明第六实施例功率器件为N型器件，故P型柱301用于实现对所述N型柱4的横向耗尽，所述N型柱4作为漂移区4。
在所述超结结构的底部还形成有缓冲层302。
在所述沟道区3的表面还形成有P型重掺杂的沟道引出区303。所述沟道引出区303和所述源区5都通过顶部的接触孔连接到源极。
由图5所示可知，所述栅极结构201会覆盖所述N型柱4顶部两侧的所述沟道区3上且会覆盖所述沟道区3之间的所述N型柱4的表面，故所述栅极结构201在所述N型柱4的顶部呈一块整体的结构。通常，在所述栅极结构201所覆盖的所述沟道区3之间的所述N型柱4的表面有抗JFET注入区304。
现结合参数来对本发明第六实施例功率器件做更加详细的说明：
所述栅极导电材料层1通常是由多晶硅组成，厚度通常在
Figure BDA0002282987600000081
之间。
所述栅介质层2通常为是由二氧化硅组成的，用来是实现所述栅极导电材料层1和所述沟道区3的隔离，所述栅介质层2的厚度决定了栅极的耐压，其耐压正比于所述栅介质层2的厚度。所述栅介质层2的厚度也决定了阈值电压，所述栅介质层2的厚度越厚，阈值电压越高。对于超结MOSFET，通常要求其阈值电压大于3V，因此所述栅介质层2的厚度通常需要大于
Figure BDA0002282987600000091
所述源区5为N型重掺杂，掺杂的剂量通常是在1e15/cm2以上。
所述沟道区3的P型掺杂剂量通常是在5e13/cm2～1e14/cm2之间，所述沟道区3的掺杂剂量决定了器件的阈值电压，掺杂剂量越高，器件的阈值电压越高。
所述沟道引出区303为P型重掺杂，用于形成空穴的收集区。
所述N型柱4的掺杂的体浓度通常是在1e15/cm3～5e16/cm3之间，漂移区的厚度决定了器件的击穿电压。
所述P型柱301为P型互补掺杂，它是用来横向跟所述N型柱4耗尽，从而可以同时实现高的掺杂浓度和高的击穿电压。所述P型柱301在工艺上通常有两种实现方式，一种是通过多次外延形成，另外一种是通过挖槽和P型硅填入形成的，图5所示结构是通过挖槽形成的。
9为N型高掺杂的衬底，其体浓度1e19/cm3以上，其高的掺杂浓度是为了减小衬底的电阻。
所述漏区6由背面减薄后的半导体衬底如硅衬底组成，或者在所述半导体衬底减薄后再进行背面离子注入形成。所述半导体衬底为高掺杂的衬底，所述半导体衬底的体浓度1e19/cm3以上，其高的掺杂浓度是为了减小衬底的电阻。
所述缓冲层302为N型掺杂，所述缓冲层302的主要目的是为了防止因为工艺的热过程，高掺杂的所述半导体衬底的原子扩散到所述N型柱4，造成所述N型柱4的掺杂浓度提高，从而降低器件的击穿电压。所述缓冲层302的掺杂浓度通常跟所述N型柱4的掺杂浓度基本保持一致。
抗JFET注入区304的作用是增加沟道区3下方漂移区的掺杂浓度，其漂移区的掺杂浓度通常会增加10倍以上。
本发明第七实施例功率器件：
本发明第七实施例功率器件和本发明第五实施例功率器件的区别之处为，本发明第七实施例功率器件具有如下特征：
如图6所示，是本发明第七实施例功率器件的原胞的结构示意图；所述栅极结构201采用分离栅结构，所述分离栅结构包括源极场板1a，所述源极场板1a和所述栅极导电材料层1相隔离，所述源极场板1a覆盖所述漂移区4，所述源极场板1a连接到所述源极。
和图5所示的结构相比可知，图6中，所述栅极结构201呈分离结构，也即所述N型柱4顶部的两个所述沟道区2对应的所述栅极导电材料层1不再连接成一个整体结构，而是中间隔离了一个和源极连接的所述源极场板1a。
所述源极场板1a能产生屏蔽作用，会是器件的栅漏耦合电容Cgd得到了极大的降低。而且因为所述栅极导电材料层1的宽度减小了，输入电容也得到了降低。
下面以具体参数对本发明第七实施例结构做更加详细的说明：
通常，图5所示的超结MOSFET的栅极结构201的宽度是7微米，对应的所述栅极导电材料层的宽度也是7微米。而采用图6所示的分离栅结构，所述N型柱4顶部的左右两边的栅极导电材料层1的宽度分别是2微米，所述源极场板1a的宽度是1微米，各所述栅极导电材料层1和所述源极场板1a之间的距离是1微米。图6所示器件的输入电容只有图5所示器件的百分之六十，它的栅漏耦合电容只有不到原来的1/4。故采用图6所示的原胞结构，可以在局部极大的提高原胞的开关速度，从而可以补偿因为栅极馈电所导致的原胞之间的延时。
上面仅列举了7个实施例，经过变换本发明能得到更多的实施例结构，例如：
所述功率器件为横向结构的MOSFET，第一导电类型重掺杂的漏区6形成于所述漂移区4的顶部表面。
所述功率器件为垂直结构的IGBT，第二导电类型重掺杂的集电区形成于所述漂移区4的背面。
所述功率器件为横向结构的IGBT，第二导电类型重掺杂的集电区形成于所述漂移区4的顶部表面。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种功率器件，其特征在于：功率器件由多个原胞并联而成，各所述原胞包括栅极结构和第二导电类型的沟道区；所述栅极结构包括栅介质层和栅极导电材料层，被所述栅极结构所覆盖的所述沟道区的表面用于形成沟道；
第一导电类型重掺杂的源区形成在所述沟道区的表面，所述源区连接到由正面金属层组成的源极；第一导电类型的漂移区和所述沟道区相接触；
各所述原胞排列成阵列结构，各所述原胞的所述栅极导电材料层通过对应的栅极馈电线连接到由正面金属层组成的栅极衬垫；
各所述原胞的栅极电阻随对应的栅极馈电线的长度的增加而增加；
各所述原胞的栅极电容的大小根据栅极电阻的大小进行设置，所述原胞的栅极馈电线的长度越长所述栅极电容越小，所述原胞的栅极馈电线的长度越短所述栅极电容越大；使各所述原胞的栅极电容和栅极电阻的乘积趋于一致，从而使各所述原胞的开关速率趋于一致，消除各所述原胞的栅极馈电线的长度不同对各所述原胞的开关速率一致性造成的不利影响。
2.如权利要求1所述的功率器件，其特征在于：所述栅极电容为输入电容，所述输入电容为栅源电容和栅漏电容的并联电容。
3.如权利要求2所述的功率器件，其特征在于：所述输入电容的大小通过调节所述栅极导电材料层的宽度实现，所述原胞的栅极馈电线的长度越长所述栅极导电材料层的宽度越小，所述原胞的栅极馈电线的长度越短所述栅极导电材料层的宽度越大。
4.如权利要求3所述的功率器件，其特征在于：各所述原胞排列成行列结构；
对于同一行的所述原胞，从所述栅极衬垫连接过来的所述栅极馈电线从同一行上两个最外侧的所述原胞接入到各所述原胞中，从同一行的两个最外侧的所述原胞往内，各所述原胞的所述栅极馈电线的长度逐渐增加。
5.如权利要求4所述的功率器件，其特征在于：对于同一行的所述原胞，从同一行的两个最外侧的所述原胞往内，各所述原胞的栅极导电材料层的宽度连续逐渐变小；或者，对于同一行的所述原胞，从同一行的两个最外侧的所述原胞往内，各所述原胞的栅极导电材料层的宽度阶梯式逐渐变小。
6.如权利要求2所述的功率器件，其特征在于：所述输入电容的大小通过调节所述栅介质层的厚度实现，所述原胞的栅极馈电线的长度越长所述栅介质层的厚度越大，所述原胞的栅极馈电线的长度越短所述栅介质层的厚度越小。
7.如权利要求1所述的功率器件，其特征在于：所述栅极电容为栅漏电容。
8.如权利要求7所述的功率器件，其特征在于：所述栅漏电容的大小通过调节所述沟道区的间距实现，所述原胞的栅极馈电线的长度越长所述沟道区的间距越小，所述原胞的栅极馈电线的长度越短所述沟道区的间距越大。
9.如权利要求7所述的功率器件，其特征在于：所述栅极结构采用分离栅结构，所述分离栅结构包括源极场板，所述源极场板和所述栅极导电材料层相隔离，所述源极场板覆盖所述漂移区，所述源极场板连接到所述源极，通过调节所述源极场板的大小调节所述栅漏电容，所述源极场板越大，所述栅漏电容越小。
10.如权利要求1所述的功率器件，其特征在于：所述栅极结构为沟槽栅结构，所述栅介质层形成在栅极沟槽的内侧表面，所述栅极导电材料层填充在所述栅极沟槽中，所述栅极沟槽纵向穿过所述沟道区，所述漂移区形成在所述沟道区的底部；
或者，所述栅极结构为平面栅结构，所述漂移区和所述沟道区横向接触，所述栅介质层形成在所述沟道区的表面并延伸到所述漂移区表面上。
11.如权利要求10所述的功率器件，其特征在于：所述功率器件为垂直结构的MOSFET，第一导电类型重掺杂的漏区形成于所述漂移区的背面；
或者，所述功率器件为横向结构的MOSFET，第一导电类型重掺杂的漏区形成于所述漂移区的顶部表面。
12.如权利要求10所述的功率器件，其特征在于：所述功率器件为垂直结构的IGBT，第二导电类型重掺杂的集电区形成于所述漂移区的背面；
或者，所述功率器件为横向结构的IGBT，第二导电类型重掺杂的集电区形成于所述漂移区的顶部表面。
13.如权利要求10所述的功率器件，其特征在于：所述栅极结构采用分离栅结构，所述分离栅结构包括源极场板，所述源极场板和所述栅极导电材料层相隔离，所述源极场板覆盖所述漂移区，所述源极场板连接到所述源极。
14.如权利要求10所述的功率器件，其特征在于：所述功率器件为超结器件，在所述漂移区中形成有超结结构，所述超结结构由P型柱和N型柱横向交替排列而成。
15.如权利要求1所述的功率器件，其特征在于：所述栅极导电材料层的材料为多晶硅，所述栅介质层的材料为氧化层。
CN201911148887.8A 2019-11-21 2019-11-21 功率器件 Active CN112825333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911148887.8A CN112825333B (zh) 2019-11-21 2019-11-21 功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911148887.8A CN112825333B (zh) 2019-11-21 2019-11-21 功率器件

Publications (2)

Publication Number Publication Date
CN112825333A true CN112825333A (zh) 2021-05-21
CN112825333B CN112825333B (zh) 2024-04-05

Family

ID=75906504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911148887.8A Active CN112825333B (zh) 2019-11-21 2019-11-21 功率器件

Country Status (1)

Country Link
CN (1) CN112825333B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262462A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体素子
US5019877A (en) * 1989-08-31 1991-05-28 Mitsubishi Denki Kabushiki Kaisha Field effect transistor
US20030085428A1 (en) * 2001-06-01 2003-05-08 Nelson Stephen R. Gate feed structure for reduced size field effect transistors
JP2011134984A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd 半導体装置
US20120012908A1 (en) * 2009-03-30 2012-01-19 Koji Matsunaga Semiconductor device
CN104992976A (zh) * 2015-05-21 2015-10-21 电子科技大学 一种vdmos器件及其制造方法
CN109585445A (zh) * 2017-09-29 2019-04-05 深圳尚阳通科技有限公司 功率mosfet
CN209087841U (zh) * 2018-10-16 2019-07-09 扬州国扬电子有限公司 优化输入电容的栅控型功率器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262462A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体素子
US5019877A (en) * 1989-08-31 1991-05-28 Mitsubishi Denki Kabushiki Kaisha Field effect transistor
US20030085428A1 (en) * 2001-06-01 2003-05-08 Nelson Stephen R. Gate feed structure for reduced size field effect transistors
US20120012908A1 (en) * 2009-03-30 2012-01-19 Koji Matsunaga Semiconductor device
JP2011134984A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd 半導体装置
CN104992976A (zh) * 2015-05-21 2015-10-21 电子科技大学 一种vdmos器件及其制造方法
CN109585445A (zh) * 2017-09-29 2019-04-05 深圳尚阳通科技有限公司 功率mosfet
CN209087841U (zh) * 2018-10-16 2019-07-09 扬州国扬电子有限公司 优化输入电容的栅控型功率器件

Also Published As

Publication number Publication date
CN112825333B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
US9653596B2 (en) Superjunction device and semiconductor structure comprising the same
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
US6359308B1 (en) Cellular trench-gate field-effect transistors
TWI550851B (zh) 具有平面狀通道的垂直功率金氧半場效電晶體
TWI524521B (zh) 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法
US8692324B2 (en) Semiconductor devices having charge balanced structure
US20130248982A1 (en) Semiconductor device with enhanced mobility and method
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
US20090057711A1 (en) Semiconductor device with a u-shape drift region
US11349018B2 (en) Semiconductor device and semiconductor circuit
US9859414B2 (en) Semiconductor device
CN111816707B (zh) 消除体内曲率效应的等势降场器件及其制造方法
US20230053369A1 (en) Soi lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
US20200388704A1 (en) Silicon carbide semiconductor device
CN103474466A (zh) 一种高压器件及其制造方法
CN109935633B (zh) Ldmos器件
CN106887451B (zh) 超结器件及其制造方法
CN103904121A (zh) 一种横向高压器件及其制造方法
US10014365B2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
CN112825333B (zh) 功率器件
US20210083061A1 (en) High Density Power Device with Selectively Shielded Recessed Field Plate
US11189698B2 (en) Semiconductor power device
CN104037206A (zh) 超级结器件及制造方法
CN112635559A (zh) 平面栅超结mosfet
CN113257905A (zh) Igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant