CN112802800A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN112802800A
CN112802800A CN202010862440.3A CN202010862440A CN112802800A CN 112802800 A CN112802800 A CN 112802800A CN 202010862440 A CN202010862440 A CN 202010862440A CN 112802800 A CN112802800 A CN 112802800A
Authority
CN
China
Prior art keywords
chip
buffer
semiconductor package
grooves
top view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010862440.3A
Other languages
English (en)
Inventor
高廷旼
姜亨汶
朴商植
宋炫俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112802800A publication Critical patent/CN112802800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装件包括：缓冲件；芯片堆叠件，所述芯片堆叠件安装在所述缓冲件上；粘合剂层，所述粘合剂层设置在所述缓冲件与所述芯片堆叠件之间；以及模塑材料，所述模塑材料围绕所述芯片堆叠件。所述缓冲件包括相邻于所述缓冲件的多个边缘设置的多个沟槽。每个所述沟槽比所述缓冲件的芯片区域的相应的相邻边缘短。

Description

半导体封装件
相关申请的交叉引用
本申请要求于2019年11月13日在韩国知识产权局提交的韩国专利申请No.10-2019-0145294的优先权，其公开内容通过引用整体合并于此。
技术领域
本公开的示例性实施例涉及能够减少封装件中的缺陷(例如，由粘合剂层的胶瘤(fillet)的泄漏引起的吸湿或脱层(delamination))的发生的半导体封装件。
背景技术
在包括芯片堆叠件的半导体封装件中，可以使用非导电膜(NCF)来结合彼此堆叠的各个芯片，和/或将芯片堆叠件的最下面的芯片结合到缓冲件或基板。在这种情况下，NCF设置在竖直相邻的芯片之间或设置在最下面的芯片与缓冲件之间，然后挤压这些组件，从而使其彼此结合。
在挤压工艺中，NCF可能逸出到芯片区域的外部，并且可能形成胶瘤。竖直堆叠的芯片之间的NCF的胶瘤可能在芯片的边缘上沿向上-向下的方向扩展，但是因为缓冲件比芯片具有更大的面积，所以最下面的芯片与缓冲件之间的NCF的胶瘤可能仅沿向上的方向扩展。即，最下面的芯片与缓冲件之间的NCF的胶瘤可能沿水平方向过多地扩展，并且可能与相邻封装件的芯片堆叠件接触，这可能导致裂纹。此外，胶瘤可能泄漏到封装件的模塑材料的外部，这可能导致半导体封装件中的缺陷，例如吸湿或脱层。
发明内容
本公开的示例性实施例提供了一种包括芯片堆叠件和形成在缓冲件中以容纳粘合剂层的胶瘤的沟槽的半导体封装件，从而使粘合剂层的胶瘤的宽度保持基本上恒定，并减少可能由于胶瘤泄漏到封装件的外部所导致的诸如吸湿或脱层的缺陷的发生。
根据本公开的示例性实施例的半导体封装件可以包括：缓冲件；芯片堆叠件，所述芯片堆叠件安装在所述缓冲件上；粘合剂层，所述粘合剂层设置在所述缓冲件与所述芯片堆叠件之间；以及模塑材料，所述模塑材料围绕所述芯片堆叠件。所述缓冲件包括相邻于所述缓冲件的多个边缘设置的多个沟槽。每个所述沟槽比所述缓冲件的芯片区域的相应的相邻边缘短。
根据本公开的示例性实施例的半导体封装件包括：缓冲件；芯片堆叠件，所述芯片堆叠件安装在所述缓冲件上；粘合剂层，所述粘合剂层设置在所述缓冲件与所述芯片堆叠件之间；以及模塑材料，所述模塑材料围绕所述芯片堆叠件。所述缓冲件包括沟槽。在所述半导体封装件的俯视图中，所述沟槽具有框形状。所述沟槽的每个侧的中心部分比所述沟槽的每个侧的拐角部分具有更大的深度。
根据本公开的示例性实施例的半导体封装件包括：缓冲件；芯片堆叠件，所述芯片堆叠件安装在所述缓冲件上；粘合剂层，所述粘合剂层设置在所述缓冲件与所述芯片堆叠件之间；以及模塑材料，所述模塑材料围绕所述芯片堆叠件。所述缓冲件包括：芯片区域，在所述半导体封装件的俯视图中，所述芯片区域由所述芯片堆叠件占据；多个缓冲凸块，所述多个缓冲凸块设置在所述缓冲件的顶表面上；以及多个沟槽，所述多个沟槽被设置为相邻于所述缓冲件的多个边缘。所述芯片堆叠件包括：多个芯片，所述多个芯片彼此堆叠；以及多个芯片间粘合剂层，所述多个芯片间粘合剂层设置在所述多个芯片之间。所述多个芯片均包括多个芯片凸块。所述粘合剂层包括胶瘤。所述胶瘤的一部分位于所述多个沟槽中的至少一个沟槽中。所述多个沟槽中的每个沟槽的长度是所述缓冲件的所述芯片区域的相应的相邻边缘的长度的约50％至约90％。在所述俯视图中，所述多个沟槽中的每个沟槽的内侧表面位于所述芯片区域内。在所述俯视图中，所述多个沟槽中的每个沟槽的外侧表面位于所述芯片区域的外部。
附图说明
通过参照附图详细描述本公开的示例性实施例，本公开的上述和其他特征将变得更加明显，在附图中：
图1是示出了根据本公开的示例性实施例的半导体封装件的侧截面的视图。
图2是根据本公开的示例性实施例的缓冲件的俯视图。
图3是示出了当缓冲件中不存在沟槽时胶瘤的分布的视图。
图4是根据本公开的示例性实施例的当缓冲件中形成有沟槽时胶瘤的分布的视图。
图5是示出了根据本公开的示例性实施例的半导体封装件的侧截面的视图。
图6是根据本公开的示例性实施例的缓冲件的俯视图。
图7是示出了根据本公开的示例性实施例的半导体封装件的侧截面的视图。
图8是根据本公开的示例性实施例的缓冲件的俯视图。
图9是示出了根据本公开的示例性实施例的半导体封装件的侧截面的视图。
图10是根据本公开的示例性实施例的缓冲件的俯视图。
图11是示出了根据本公开的示例性实施例的半导体封装件的侧截面的视图。
图12和图13是根据本公开的各种示例性实施例的缓冲件的俯视图。
图14是示出了根据本公开的示例性实施例的半导体封装件的侧截面的视图。
图15是根据本公开的示例性实施例的缓冲件的俯视图。
图16是示出了根据本公开的示例性实施例的半导体封装件的侧截面的视图。
图17是根据本公开的示例性实施例的缓冲件的俯视图。
图18是示出了根据本公开的示例性实施例的半导体封装件的侧截面的视图。
图19至图22是示出了根据本公开的各种示例性实施例的缓冲件的侧截面的视图。
图23和图24是根据本公开的各种示例性实施例的缓冲件的俯视图。
图25和图26是示出了根据本公开的各种示例性实施例的缓冲件的侧截面的视图。
具体实施方式
在下文中将参照附图更充分地描述本公开的示例性实施例。在整个附图中，同样的附图标记可以指同样的元件。
应该理解，除非上下文另外明确指出，否则在每个示例性实施例中对特征或方面的描述通常应被认为可用于其他示例性实施例中的其他类似特征或方面。
如这里所使用的，除非上下文另外明确指出，否则单数形式的“一个”、“一种”和“所述(该)”也意图包括复数形式。
将理解的是，当诸如膜、区域、层或元件的组件被称为“在”另一组件“上”、“连接到”另一组件、“耦接到”另一组件或“相邻于”另一组件时，该组件可以直接在另一组件上、直接连接到另一组件、直接耦接到另一组件或直接相邻于另一组件，或者可以存在中间组件。还将理解的是，当组件被称为“在”两个组件“之间”时，该组件可以是这两个组件之间的唯一组件，或者也可以存在一个或更多个中间组件。还将理解的是，当组件被称为“覆盖”另一组件时，该组件可以是覆盖另一组件的唯一组件，或者一个或更多个中间组件也可以覆盖另一组件。用于描述元件之间的关系的其他词语应当以类似的方式解释。
这里，当一个值被描述为大约等于另一值或与另一值基本相同或相等时，应理解为，这些值相同，这些值在测量误差内彼此相等，或者如本领域普通技术人员将理解的，如果在测量上不相等，则这些值在值上足够接近以在功能上彼此相同。例如，考虑到讨论中的测量和与特定量的测量相关的误差(即，测量系统的限制)，如这里所使用的术语“大约”包括列举的值，并且意指在本领域普通技术人员确定的特定值的可接受的偏差范围内。例如，“大约”可以指在如本领域普通技术人员所理解的一个或更多个标准偏差内。此外，应当理解，尽管参数可以在这里被描述为具有“大约”特定值，但是根据示例性实施例，该参数可以精确地是该特定值或如本领域普通技术人员将理解的在测量误差内近似地为该特定值。词语“基本上”和“大约”的其他用法应当以类似方式解释。
图1是示出了根据本公开的示例性实施例的半导体封装件10的侧截面的视图。
参照图1，根据示例性实施例的半导体封装件10可以包括缓冲件100、芯片堆叠件200、粘合剂层310和模塑材料400。
芯片堆叠件200可以安装在缓冲件100上。缓冲件100可以将芯片堆叠件200连接到外部电路。缓冲件100可以支撑芯片堆叠件200并保护其免受外部冲击的影响。例如，缓冲件100可以包括硅基板或印刷电路板(PCB)。
在俯视图(参见图2)中，缓冲件100可以包括与其边缘相邻地且平行地设置的多个沟槽110、设置在其顶表面上的缓冲凸块130以及被芯片堆叠件200占据的芯片区域150。例如，在示例性实施例中，沟槽110可以被设置为相邻于缓冲件100的每个边缘。这里，当描述单个沟槽110的细节时，应当理解，这些细节可以应用于多个沟槽110中的每一个。此外，当相对于缓冲件100的边缘或芯片区域150的边缘描述沟槽110时，应当理解，边缘可以指相对于该沟槽110的相应的相邻边缘。
缓冲凸块130可以与设置在芯片堆叠件200的最下面的芯片210的底表面上的芯片凸块211接触。可以通过使缓冲件100的顶表面向下凹陷来形成沟槽110。沟槽110可以包括内侧表面110is和外侧表面110os。粘合剂层310的一部分和粘合剂层310的胶瘤315的一部分可以容纳在沟槽110中。在示例性实施例中，模塑材料400的一部分可以容纳在沟槽110中。
参照图1，沟槽110的深度ht可以是缓冲件100的竖直厚度hb的大约50％或更小。沟槽110的深度ht可以根据粘合剂层310的厚度而改变。例如，当粘合剂层310很厚，并且因此很可能过多地形成粘合剂层310的胶瘤315时，可以增大沟槽110的深度ht。当粘合剂层310很薄时，或者当在缓冲件100的芯片区域150的外部存在很大的额外空间时，可以减小沟槽110的深度ht。
芯片堆叠件200可以包括彼此堆叠的多个芯片210、220、230和240以及设置在多个芯片210、220、230和240之间的芯片间粘合剂层320、330和340。芯片210、220、230和240均可以包括例如存储器芯片或逻辑芯片，例如动态随机存取存储器(DRAM)芯片。然而，芯片210、220、230和240不限于此。参照图1，芯片堆叠件200的最上面的芯片240可以比其他芯片210、220和230中的任何芯片厚。例如，最上面的芯片240可以是形成芯片堆叠件200的芯片210、220、230和240中的最厚的芯片。可以通过调整最上面的芯片240的厚度来调整半导体封装件10的高度。
芯片210、220、230和240可以分别包括多个芯片凸块211、221、231和241。堆叠的芯片210、220、230和240可以经由设置在其顶表面或底表面上的芯片凸块211、221、231和241彼此连接。
芯片间粘合剂层320、330和340可以设置在堆叠的芯片210、220、230和240之间，以将芯片凸块211、221、231和241固定在适当的位置。芯片间粘合剂层320、330和340可以分别包括在俯视图中从缓冲件100的芯片区域150突出到外部的芯片间胶瘤325、335和345。芯片间胶瘤325、335和345可以在芯片210、220、230和240的边缘部分上径向地扩展。芯片间粘合剂层320、330和340均可以包括非导电膜(NCF)。
粘合剂层310可以设置在缓冲件100与芯片堆叠件200之间。粘合剂层310可以将缓冲凸块130和芯片凸块211固定在适当的位置。粘合剂层310可以包括非导电膜(NCF)。粘合剂层310可以包括在俯视图中可以从缓冲件100的芯片区域150突出到外部的胶瘤315。胶瘤315可以在最下面的芯片210的边缘部分上径向地扩展，并且胶瘤315的一部分可以位于沟槽110中。
当粘合剂层310的胶瘤315从半导体封装件10的模塑材料400泄漏出时，在模塑材料400与缓冲件100之间可能形成间隙。如果湿气被引入到这样的间隙中，则这可能在半导体封装件10中导致诸如吸湿的缺陷，并且如果存在间隙的部分松动，则这可能在半导体封装件10中导致诸如脱层的缺陷。因此，根据示例性实施例，胶瘤315被引导至沟槽110中，以防止胶瘤315泄漏到半导体封装件10的外部，从而减少在半导体封装件10中发生诸如吸湿或脱层的缺陷。
模塑材料400可以覆盖缓冲件100的顶表面的一部分，并且可以围绕芯片堆叠件200。模塑材料400可以覆盖缓冲件100的芯片区域150的外部。模塑材料400可以包括环氧模塑化合物(EMC)。模塑材料400的一部分可以位于沟槽110中。模塑材料400可以保护芯片堆叠件200以免受到外部环境的影响，并且可以是在模塑工艺中生产的壳体。在示例性实施例中，芯片堆叠件200的顶表面可以被暴露，而不是被模塑材料400覆盖。
图2是根据本公开的示例性实施例的缓冲件100的俯视图。
如上所述，沟槽110可以包括内侧表面110is和外侧表面110os。在俯视图中，沟槽110的内侧表面110is可以位于缓冲件100的芯片区域150内，并且沟槽110的外侧表面110os可以位于芯片区域150的外部。例如，在俯视图中，沟槽110的内侧表面110is可以位于芯片区域150的外围内，并且沟槽110的外侧表面110os可以位于芯片区域150的外围的外部。在示例性实施例中，沟槽110的内侧表面110is和外侧表面110os可以与芯片区域150的边缘(例如，外围)大约相等地间隔开。例如，内侧表面110is与芯片区域150的外围之间的距离可以大约等于外侧表面110os与芯片区域150的外围之间的距离。
参照图2，每个沟槽110可以比缓冲件100的芯片区域150的相应的边缘短。即，每个沟槽110可以比缓冲件100的芯片区域150的相应的相邻边缘短。例如，沟槽110的长度lt可以为芯片区域150的边缘的长度lc的大约50％至大约90％。在图2中，lb表示缓冲件100的长度。
图3是示出了当缓冲件100中不存在沟槽110时胶瘤315的分布的视图。
在没有沟槽110的情况下，与从安装在芯片区域150中的芯片堆叠件200的边缘的拐角部分朝向缓冲件100的边缘扩展相比，粘合剂层310的胶瘤315从芯片堆叠件200的边缘的中心部分C朝向缓冲件100的边缘扩展得更远。即，参照图3，胶瘤315在边缘的中心部分C处的宽度lfc可以大于胶瘤315在边缘的拐角部分处的宽度lfe。胶瘤315的扩展可以从边缘的拐角部分朝向边缘的中心部分C逐渐增大。
返回参照图2，如果沟槽110的长度lt大约等于或大于芯片区域150的边缘的长度lc，则类似于不存在沟槽110的情况，胶瘤315从芯片区域150的边缘的中心部分C向外扩展得更远。即，胶瘤315在边缘的中心部分C处的宽度lfc与胶瘤315在边缘的拐角部分处的宽度lfe之间的差增大。再次参照图3，在这种情况下，在俯视图中，胶瘤315可以具有圆形或椭圆形形状，并且胶瘤315从缓冲件100的边缘的中心部分C泄漏到外部的可能性增加。
图4是示出了根据本公开的示例性实施例的当在缓冲件100中形成有沟槽110时胶瘤315的分布的视图。
参照图4，通过使沟槽110的长度lt比安装在芯片区域150中的芯片堆叠件200的边缘的长度lc短(参见图2)，在俯视图中，胶瘤315的宽度lfc和lfe可以保持相对恒定。即，胶瘤315在边缘的拐角部分处的宽度lfe和胶瘤315在边缘的中心部分C处的宽度lfc可以彼此大约相等，或者它们之间的差可以很小。例如，将图4与图3进行比较，可以看出，当不存在沟槽110时宽度lfc与lfe之间的差会很大(参见图3)，然而当包括沟槽110时宽度lfc与lfe之间的差会很小或者不存在。此外，可以根据沟槽110的结构调整胶瘤315的流动，使得即使是芯片区域150的拐角部分粘合剂层310也有效地扩展到其中。
图5是示出了根据本公开的示例性实施例的半导体封装件10的侧截面的视图。图6是根据本公开的示例性实施例的缓冲件100的俯视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图5和图6，沟槽110的内侧表面110is可以与缓冲件100的芯片区域150的边缘竖直地对准。例如，多个沟槽110中的每一个可以与芯片区域150的相应的相邻边缘竖直地对准。当沟槽110的内侧表面110is与缓冲件100的芯片区域150的边缘竖直地对准时，粘合剂层310的胶瘤315以及芯片间粘合剂层320、330和340的芯片间胶瘤325、335和345可以分别从芯片210、220、230和240的边缘径向地扩展。因此，可以防止缓冲件100与最下面的芯片210之间的粘合剂层310的胶瘤315朝向缓冲件100的边缘过多地泄漏。
在示例性实施例中，沟槽110的内侧表面110is可以位于芯片区域150的边缘的外部。当沟槽110位于芯片区域150的外部时，可以阻挡胶瘤315的流动，因此，可以防止胶瘤315泄漏到半导体封装件10的外部。
图7是示出了根据本公开的示例性实施例的半导体封装件10的侧截面的视图。图8是根据本公开的示例性实施例的缓冲件100的俯视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图7和图8，在俯视图中，沟槽110的内侧表面110is可以位于缓冲件100的芯片区域150内，并且沟槽110的外侧表面110os可以位于芯片区域150的外部。沟槽110的内侧表面110is和外侧表面110os可以与芯片区域150的边缘间隔开不同的相应的距离。例如，内侧表面110is与芯片区域150的边缘(外围)之间的距离可以不同于外侧表面100os与芯片区域150的边缘(外围)之间的距离。例如，如图8所示，内侧表面110is与芯片区域150的边缘(外围)之间的距离可以小于外侧表面110os与芯片区域150的边缘(外围)之间的距离。
图9是示出了根据本公开的示例性实施例的半导体封装件10的侧截面的视图。图10是根据本公开的示例性实施例的缓冲件100的俯视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图9和图10，沟槽110可以对着缓冲件100的外部敞开。例如，沟槽110的内侧表面110is可以位于芯片区域150的边缘(外围)内，并且沟槽110可以延伸到缓冲件100的边缘(外围)。
图11是示出了根据本公开的示例性实施例的半导体封装件10的侧截面的视图。图12和图13是根据本公开的各种示例性实施例的缓冲件100的俯视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图11，沟槽110可以包括外沟槽115和内沟槽113。外沟槽115可以设置为比内沟槽113更靠近缓冲件100的边缘。在示例性实施例中，粘合剂层310的胶瘤315的一部分可以位于内沟槽113中，胶瘤315的另一部分可以位于外沟槽115中。因为沟槽110包括外沟槽115和内沟槽113，所以即使当粘合剂层310和胶瘤315具有低粘度时，也可以有效地防止胶瘤315泄漏到半导体封装件10的外部。
参照图11和图12，外沟槽115的外侧可以是敞开的。例如，外沟槽115的外侧可以延伸到缓冲件100的边缘(外围)。外沟槽115的长度可以大于内沟槽113的长度。参照图13，在示例性实施例中，在俯视图中，外沟槽115可以具有框形状。例如，外沟槽115可以形成为围绕缓冲件100的整个外围延伸的框。在这种情况下，外沟槽115可以容纳模塑材料400，由此，可以增加模塑材料400与缓冲件100之间的结合力。内沟槽113的内侧表面113is可以位于芯片区域150的边缘(外围)内。
图14是示出了根据本公开的示例性实施例的半导体封装件10的侧截面的视图。图15是根据本公开的示例性实施例的缓冲件100的俯视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图14和图15，在俯视图中，内沟槽113的外侧表面113os可以位于缓冲件100的芯片区域150内。在这种情况下，内沟槽113可以容纳粘合剂层310的一部分，因此，可以减小胶瘤315的形成。
图16是示出了根据本公开的示例性实施例的半导体封装件10的侧截面的视图。图17是根据本公开的示例性实施例的缓冲件100的俯视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图16和图17，在俯视图中，沟槽110可以位于缓冲件100的芯片区域150内。在芯片区域150内，在沟槽110的外侧表面110os与芯片区域150的边缘(外围)之间可以存在空间。在这种情况下，沟槽110可以容纳粘合剂层310的一部分。由此，可以减小胶瘤315的形成，因此，可以防止胶瘤315泄漏到半导体封装件10的外部。
图18是示出了根据本公开的示例性实施例的半导体封装件10的侧截面的视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图18，芯片堆叠件200的芯片210、220、230和240可以包括设置在芯片的边缘中的相应的芯片沟槽215、225、235和245。芯片沟槽215、225、235和245分别可以容纳粘合剂层310的胶瘤315以及芯片间粘合剂层320、330和340的芯片间胶瘤325、335和345，因此可以防止胶瘤315或芯片间胶瘤325、335和345泄漏到半导体封装件10的外部。
参照图18，芯片210、220、230和240可以包括设置在芯片的边缘部分的顶表面和底表面中的多个芯片沟槽215、225、235和245。芯片沟槽215、225、235和245的外侧可以是敞开的。在相应的芯片210、220、230和240中，芯片沟槽215、225、235和245的存在与否、它们的数量以及它们的位置可以彼此不同。
图19至图22是示出了根据本公开的各种示例性实施例的缓冲件100的侧截面的视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图19至图22，沟槽110可以具有半圆形形状或多边形形状的竖直截面。
图23是根据本公开的示例性实施例的缓冲件100的俯视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图23，在俯视图中，沟槽110可以具有其内侧表面110is比其外侧表面110os长的梯形形状。由于这种构造，更多量的胶瘤315可以容纳在沟槽110的相对宽的部分中，该相对宽的部分与芯片区域150的边缘的其中胶瘤315在此处过多地扩展的中心部分C对应的相对宽的部分中，因此，可以防止胶瘤315泄漏到外部。
图24是根据本公开的示例性实施例的缓冲件100的俯视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图24，缓冲件100可以包括在俯视图中具有框形状的沟槽110。
图25和图26是示出了根据本公开的各种示例性实施例的缓冲件100的侧截面的视图。为了便于说明，可以省略先前描述的元件和技术方面的进一步描述。
参照图25和图26，沟槽110可以形成为使得其每一侧的中心部分比其每一侧的拐角部分具有更大的深度。例如，在俯视图中可以具有框形状的沟槽110的每一侧的中心部分比沟槽110的该侧的拐角部分具有更大的深度。在沟槽110在俯视图中具有框形状的情况下，可以防止胶瘤315泄漏到封装件的外部。然而，可能难以在芯片区域150的外部保持胶瘤315的恒定宽度。因此，沟槽110的与芯片区域150的边缘的其中大量的胶瘤315形成在此处的中心部分对应的中心部分可以形成为具有比沟槽110的拐角部分的深度he大的深度hc，由此，胶瘤315的宽度可以保持恒定。
如上所述，在根据本公开的示例性实施例的半导体封装件10中，沟槽110可以形成在缓冲件100中，以容纳胶瘤315的一部分。因为粘合剂层310的胶瘤315的一部分位于沟槽110中，所以在俯视图中，胶瘤315的宽度可以保持基本上恒定，并且可以防止胶瘤315的过多扩展和所导致的其向封装件的外部的泄漏。当胶瘤315的宽度被描述为基本上恒定时，应当理解，胶瘤315的宽度是精确地恒定的，或者如本领域普通技术人员将理解的在测量误差内是大约恒定的。
根据以上描述显而易见的是，根据本公开的示例性实施例，包括芯片堆叠件的半导体封装件可以被构造为使得沟槽形成在缓冲件中。因此，在根据示例性实施例的包括芯片堆叠件的半导体封装件中，粘合剂层的胶瘤的一部分可以位于沟槽中。因为粘合剂层的胶瘤位于沟槽中，所以在俯视图中，胶瘤的宽度可以保持基本上恒定，并且可以防止胶瘤泄漏到封装件的外部。因此，可以减少诸如吸湿或脱层的缺陷的发生。
尽管已经参照本公开的示例性实施例具体示出并描述了本公开，但是本领域普通技术人员将理解的是，在不脱离如由所附权利要求限定的本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种半导体封装件，所述半导体封装件包括：
缓冲件；
芯片堆叠件，所述芯片堆叠件安装在所述缓冲件上；
粘合剂层，所述粘合剂层设置在所述缓冲件与所述芯片堆叠件之间；以及
模塑材料，所述模塑材料围绕所述芯片堆叠件，
其中，所述缓冲件包括相邻于所述缓冲件的多个边缘设置的多个沟槽，
其中，每个所述沟槽比所述缓冲件的芯片区域的相应的相邻边缘短。
2.根据权利要求1所述的半导体封装件，其中，所述芯片堆叠件包括：
多个芯片，所述多个芯片彼此堆叠；以及
多个芯片间粘合剂层，所述多个芯片间粘合剂层设置在所述多个芯片之间。
3.根据权利要求2所述的半导体封装件，其中，所述多个芯片中的最上面的芯片比所述多个芯片中的其他芯片厚。
4.根据权利要求2所述的半导体封装件，其中，在所述半导体封装件的俯视图中，所述芯片堆叠件设置在所述芯片区域中，
其中，所述芯片间粘合剂层包括在所述俯视图中突出到所述芯片区域的外部的芯片间胶瘤。
5.根据权利要求2所述的半导体封装件，其中，每个所述芯片包括设置在其边缘处的芯片沟槽。
6.根据权利要求5所述的半导体封装件，其中，所述芯片沟槽的外侧是敞开的。
7.根据权利要求2所述的半导体封装件，其中，每个所述芯片包括设置在其边缘的顶表面和底表面中的多个芯片沟槽。
8.根据权利要求1所述的半导体封装件，其中，每个所述沟槽的深度是所述缓冲件的竖直厚度的大约50％或更小。
9.根据权利要求1所述的半导体封装件，其中，在所述半导体封装件的俯视图中，每个所述沟槽的内侧表面位于所述缓冲件的所述芯片区域内，并且每个所述沟槽的外侧表面位于所述缓冲件的所述芯片区域的外部。
10.根据权利要求9所述的半导体封装件，其中，在所述俯视图中，每个所述沟槽的所述内侧表面和所述外侧表面与所述芯片区域的所述相应的相邻边缘大约相等地间隔开。
11.根据权利要求1所述的半导体封装件，其中，每个所述沟槽的内侧表面与所述缓冲件的所述芯片区域的所述相应的相邻边缘竖直地对准。
12.根据权利要求1所述的半导体封装件，其中，每个所述沟槽对着所述缓冲件的外部敞开。
13.根据权利要求1所述的半导体封装件，其中，每个所述沟槽包括外沟槽和内沟槽，
其中，所述外沟槽设置为比所述内沟槽更靠近所述缓冲件的所述边缘中的相应的相邻边缘。
14.根据权利要求13所述的半导体封装件，其中，所述外沟槽的外侧对着所述缓冲件的外部敞开。
15.根据权利要求14所述的半导体封装件，其中，所述外沟槽的长度大于所述内沟槽的长度。
16.根据权利要求14所述的半导体封装件，其中，在所述半导体封装件的俯视图中，所述外沟槽具有框形状。
17.根据权利要求13所述的半导体封装件，其中，在所述半导体封装件的俯视图中，所述内沟槽的外侧表面位于所述缓冲件的所述芯片区域内。
18.根据权利要求1所述的半导体封装件，其中，在所述半导体封装件的俯视图中，每个所述沟槽位于所述缓冲件的所述芯片区域内。
19.根据权利要求1所述的半导体封装件，其中，每个所述沟槽具有多边形形状的竖直截面。
20.一种半导体封装件，所述半导体封装件包括：
缓冲件；
芯片堆叠件，所述芯片堆叠件安装在所述缓冲件上；
粘合剂层，所述粘合剂层设置在所述缓冲件与所述芯片堆叠件之间；以及
模塑材料，所述模塑材料围绕所述芯片堆叠件，
其中，所述缓冲件包括：
芯片区域，在所述半导体封装件的俯视图中，所述芯片区域由所述芯片堆叠件占据；
多个缓冲凸块，所述多个缓冲凸块设置在所述缓冲件的顶表面上；以及
多个沟槽，所述多个沟槽被设置为相邻于所述缓冲件的多个边缘，
其中，所述芯片堆叠件包括：
多个芯片，所述多个芯片彼此堆叠；以及
多个芯片间粘合剂层，所述多个芯片间粘合剂层设置在所述多个芯片之间，
其中，所述多个芯片均包括多个芯片凸块，
其中，所述粘合剂层包括胶瘤，
其中，所述胶瘤的一部分位于所述多个沟槽中的至少一个沟槽中，
其中，所述多个沟槽中的每个沟槽的长度是所述缓冲件的所述芯片区域的相应的相邻边缘的长度的约50％至约90％，
其中，在所述俯视图中，所述多个沟槽中的每个沟槽的内侧表面位于所述芯片区域内，
其中，在所述俯视图中，所述多个沟槽中的每个沟槽的外侧表面位于所述芯片区域的外部。
CN202010862440.3A 2019-11-13 2020-08-25 半导体封装件 Pending CN112802800A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190145294A KR20210058165A (ko) 2019-11-13 2019-11-13 반도체 패키지
KR10-2019-0145294 2019-11-13

Publications (1)

Publication Number Publication Date
CN112802800A true CN112802800A (zh) 2021-05-14

Family

ID=75806601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010862440.3A Pending CN112802800A (zh) 2019-11-13 2020-08-25 半导体封装件

Country Status (3)

Country Link
US (1) US11469099B2 (zh)
KR (1) KR20210058165A (zh)
CN (1) CN112802800A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023130530A1 (zh) * 2022-01-05 2023-07-13 长鑫存储技术有限公司 非导电膜及其形成方法、芯片封装结构及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220030685A (ko) * 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지
KR20220122155A (ko) * 2021-02-26 2022-09-02 삼성전자주식회사 더미 칩을 포함하는 반도체 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980007886A (ko) 1996-06-29 1998-03-30 김광호 언더필 액의 흘러내림 방지홈이 구비된 인쇄회로기판
JP4123027B2 (ja) * 2003-03-31 2008-07-23 セイコーエプソン株式会社 半導体装置の製造方法
TWI229928B (en) 2003-08-19 2005-03-21 Advanced Semiconductor Eng Semiconductor package structure
US7179683B2 (en) 2004-08-25 2007-02-20 Intel Corporation Substrate grooves to reduce underfill fillet bridging
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US7816186B2 (en) * 2006-03-14 2010-10-19 Unisem (Mauritius) Holdings Limited Method for making QFN package with power and ground rings
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8344487B2 (en) * 2006-06-29 2013-01-01 Analog Devices, Inc. Stress mitigation in packaged microchips
WO2008078746A1 (ja) * 2006-12-26 2008-07-03 Panasonic Corporation 半導体素子の実装構造体及び半導体素子の実装方法
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
KR101162508B1 (ko) 2010-12-29 2012-07-05 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP5967629B2 (ja) * 2014-11-17 2016-08-10 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路モジュール及びその製造方法
KR20170065397A (ko) * 2015-12-03 2017-06-13 삼성전자주식회사 반도체 장치
KR102521881B1 (ko) * 2016-06-15 2023-04-18 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR101807420B1 (ko) 2016-09-02 2017-12-12 국방과학연구소 반도체 패키지
US10109563B2 (en) * 2017-01-05 2018-10-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023130530A1 (zh) * 2022-01-05 2023-07-13 长鑫存储技术有限公司 非导电膜及其形成方法、芯片封装结构及方法

Also Published As

Publication number Publication date
US11469099B2 (en) 2022-10-11
US20210143008A1 (en) 2021-05-13
KR20210058165A (ko) 2021-05-24

Similar Documents

Publication Publication Date Title
CN112802800A (zh) 半导体封装件
KR102122271B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 반도체 패키지의 제조 방법
KR102475417B1 (ko) 댐 구조를 갖는 프리즘 시트를 포함한 반도체 패키지
KR102450575B1 (ko) 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
CN108029230B (zh) 载带
US11705430B2 (en) Semiconductor package including mold layer having curved cross-section shape
US9112062B2 (en) Semiconductor device and method of manufacturing the same
KR20150125814A (ko) 반도체 패키지 장치
US10380016B2 (en) Semiconductor device including one or more semiconductor chips on a substrate
US20200402882A1 (en) Semiconductor package
US20150380359A1 (en) Semiconductor package including marking layer
TW201618195A (zh) 電子封裝以及連接第一晶粒至第二晶粒以形成電子封裝的方法
US10707193B2 (en) Semiconductor device package having a mounting plate with protrusions exposed from a resin material
US20150108662A1 (en) Package module with offset stack device
KR102140595B1 (ko) 반도체 장치
US20150061152A1 (en) Package module with offset stack device
US10840220B2 (en) Semiconductor device
CN102543968B (zh) 三维立体堆叠芯片封装结构
CN103579206A (zh) 堆叠封装器件及其制造方法
US20130334674A1 (en) Integrated circuit packaging system with tiebar-less design and method of manufacture thereof
US8502083B2 (en) Mounting substrate and electronic device
US7837120B1 (en) Modular memory card and method of making same
US20120241932A1 (en) Semiconductor device
US20120112360A1 (en) Semiconductor chip, stacked semiconductor package having the same, and method for manufacturing stacked semiconductor package
CN111048490A (zh) 半导体存储装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination