TW201618195A - 電子封裝以及連接第一晶粒至第二晶粒以形成電子封裝的方法 - Google Patents

電子封裝以及連接第一晶粒至第二晶粒以形成電子封裝的方法 Download PDF

Info

Publication number
TW201618195A
TW201618195A TW104119398A TW104119398A TW201618195A TW 201618195 A TW201618195 A TW 201618195A TW 104119398 A TW104119398 A TW 104119398A TW 104119398 A TW104119398 A TW 104119398A TW 201618195 A TW201618195 A TW 201618195A
Authority
TW
Taiwan
Prior art keywords
die
support member
substrate
electronic package
filler
Prior art date
Application number
TW104119398A
Other languages
English (en)
Other versions
TWI626698B (zh
Inventor
曼尼許 杜貝
拉傑德拉 迪亞斯
派翠克 納迪
大衛 伍德漢
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201618195A publication Critical patent/TW201618195A/zh
Application granted granted Critical
Publication of TWI626698B publication Critical patent/TWI626698B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

某些實施例關於電子封裝。電子封裝包含基底及附著至基底的晶粒。電子封裝又包含導因於毛細作用而位於晶粒與基底之間的填充膠。支撐構件圍繞晶粒。支撐構件在所有的晶粒邊緣上提供相同有利的圓角幾何形狀。因此，支撐構件在所有晶粒邊緣上提供類似的應力縮減。其它實施例關於電子封裝的製造方法。方法包含：將晶粒附著至基底，以及，使用毛細作用，將填充膠插入於晶粒與基底之間。方法又包含將支撐構件圍繞晶粒設置以致於支撐構件圍繞晶粒。

Description

電子封裝以及連接第一晶粒至第二晶粒以形成電子封裝的方法
此處說明的實施例大致上關於電子封裝以及連接第一晶粒至另一晶粒以形成電子封裝的方法。
使電晶體尺寸最小化以跟上莫爾定律持續地要求縮減第一級互連(FLI)間距及凸塊尺寸。此外，使用進階的介電質通常造成在矽中使用低k及相當低k的材料。
這些因素的結合造成對組裝期間的應力及熱機械應力更高的靈敏度。因此，隨著各新技術的進階，降低熱機械應力的解決之道變成更加的重要。
在毛細填充組裝製程期間，設計者需要將用於環氧樹脂的禁入區(KOZ)併入，以允許環氧樹脂設置於晶粒的至少一側上(對於更大的晶粒可能是一側以上)。併入KOZ的需求典型上會增加電子封裝的整體形態因數。
以往降低熱機械應力的解決之道是使用毛細填充 (CUF)製程。典型的CUF製程會圍繞晶粒邊緣形成圓角，以助於應力降低。為了取得更緊密的KOZ，通常會要求增加的步驟(例如物理或化學障壁)。
另一習知的解決之道使用模製填充(MUF)製程。MUF製程通常用以對薄的封裝提供應力縮減以及翹曲控制。
應力有關的故障在大的晶粒封裝中典型上是更關鍵的(及主要的)。舉例而言，伺服機及倒裝片球柵陣列(FCBGA)封裝通常是更貴的。此外，FCBGA封裝通常用於極端條件下的應用(例如軍事應用)，其中，可靠度故障必須極度的低。
大的電子封裝也通常苦於其它型式的故障。舉例而言，在更大的封裝中，通常會發生層間介電質脫層。此外，在更大的封裝中通常發生圓角斷裂及銲材塗料斷裂。
熱機械模型化顯示圓角幾何形狀在應力縮減中扮演重要的角色。圖1顯示在典型的處理器上最大的UF及SR應力。圖1顯示高圓角比較低圓角提供50%更低的應力。
目前的CUF製程典型上僅控制CUSP。CUSP通常取決於環氧樣脂量。當使用更多的環氧樹脂時，對於固定大小的KOZ會產生更大的圓角。目前的CUF製程的一缺點是它們通常無法提供經過修整的圓角幾何形狀。
10‧‧‧電子封裝
11‧‧‧基底
12‧‧‧晶粒
13‧‧‧填充膠
14‧‧‧支撐構件
15A‧‧‧內底部邊緣
15B‧‧‧外底部邊緣
16A‧‧‧內上緣
16B‧‧‧外上緣
17‧‧‧通道
19‧‧‧通道
20‧‧‧電子封裝
21‧‧‧基底
22‧‧‧晶粒
23‧‧‧填充膠
24‧‧‧支撐構件
25‧‧‧外表面
800‧‧‧電子裝置
圖1A-1E顯示習知的圓角幾何形狀相對於包含在此處 揭示的某些電子封裝及方法中的圓角幾何形狀實例之測得的應力比較。
圖2顯示舉例說明的電子封裝之爆炸視圖。
圖3A顯示支撐構件圍繞晶粒設置前圖2中所示的晶粒及支撐構件之上視圖。
圖3B顯示填充膠被固化以將支撐構件固定於填充膠中之後圖3A中所示的電子封裝10的剖面視圖。
圖4A及4B顯示支撐構件包含倒角內底部邊緣之另一舉例說明的電子封裝。
圖4C及4D顯示支撐構件包含通道及外表面之另一舉例說明的電子封裝。
圖5是流程圖，顯示圖2-4中所示的舉例說明的電子封裝的製造方法。
圖6A是電子封裝的側視圖。
圖6B是圖6A中所示的電子封裝的上視圖。
圖6C顯示包含複數個電子封裝的晶圓。
圖7是流程圖，顯示圖6A-6C中所示的舉例說明的電子封裝的製造方法。
圖8是方塊圖，顯示將此處所述的至少一電子封裝及/或方法併入之電子裝置的方塊圖。
【發明內容及實施方式】
下述說明及圖式充份地顯示具體實施例以使習於此技藝者能夠實施它們。其它實施例會將結構、邏輯、電氣、 處理、及其它改變併入。某些實施例的部份及特點可以包含於其它實施例的部份及特點中或替代它們。申請專利範圍中揭示的實施例涵蓋這些請求項所有可取得的均等範圍。
例如「水平」等本申請案中使用的方向術語係界定無論晶圓或基底的方向為何都會與晶圓或基底的一般平面或表面相平行的平面。「垂直」一詞意指與上述界定的水平相垂直的方向。例如「on(在...上)」、「側」(例如在「側壁」中)、「較高」、「較低」、「在...之上」、及「在...之下」等前置詞係被定義為無論晶圓或基底的方向為何，一般平面或表面是在晶圓或基底的上表面上。
此處所述的舉例說明的電子封裝及方法可以提供降低電子封裝中的應力之優良的圓角幾何形狀。圖1A-1E顯示用於習知的圓角幾何形狀相對於包含在此處所述的某些電子封裝及方法中的舉例說明的圓角幾何形狀之測得的應力比較。
如圖1所示，包含在此處所述的某些電子封裝及方法中的舉例說明的圓角幾何形狀可以在SR及UF中取得接近100%應力降低。
圖1A顯示此處所述的電子封裝及方法中提出的舉例說明的圓角幾何形狀。圖1B顯示具有1密爾的CUSP之高圓角幾何形狀。圖1C顯示具有11密爾的CUSP之低圓角幾何形狀。
在此處所述的某些電子封裝及方法的形式中，配合 CUF製程，使用半固化環氧樹脂框切口(請參見圖2)。在某些實施例中，CUF製程中的填充膠可以用以保護電子封裝的FLI區。此外，在CUP製程中的填充膠可以用以將環氧樹脂「膠合」於適當處。此處所述的電子封裝及方法可以提供應力縮減及更緊密的KOZ。
圖3A及3B顯示舉例說明的電子封裝10。電子封裝10包含基底11和附著於基底11的晶粒12。電子封裝10又包含因毛細作用而位於晶粒12與基底11之間的填充膠13。
支撐構件14圍繞晶粒12。支撐構件14在所有的晶粒12邊緣上提供相同有利的圓角幾何形狀。因此，支撐構件14在所有晶粒邊緣上提供類似的應力縮減。
在圖3A & 3B中所示的舉例說明的形式中，支撐構件14具有實質上均勻的剖面。應注意，可以考慮專用的支撐構件，其中，假使晶粒12的邊緣具有更高的局部化應力時，則支撐構件14可以設計成在晶粒12的一邊緣上提供更高的應力餘裕。
在某些形式中，支撐構件14可以是使用現有的工業製程(例如沖壓、擠製、輥壓、等等)製造的環氧樹脂塊。舉例而言，可以藉由使用線及/或水鋸，從固化的填充膠之固體塊切割出環氧樹脂塊。
在電子封裝10的某些形式中，晶粒12係接合至基底11的倒裝片。晶粒12接合至基底11的方式部份地取決於製造電子封裝10的成本、製造考量、及有關的功能 (在其它因素之外)。
應注意，填充膠13可以將支撐構件14固定於基底11及/或晶粒12。支撐構件14是否固定於基底11及/或晶粒12之決定是部份地根據電子封裝10中用的材料形式及成份以及相關的製造成本(在其它因素之外)。
填充膠13由環氧樹脂類材料形成、或是現在已知或未來發現的任何材料形成。用於填充膠13的材料型式將部份地取決於與電子封裝10的製造相關的成本、製造考量、及功能(在其它因素之外)。
圖3A顯示支撐構件14設置成圍繞晶粒12之前，晶粒12及支撐構件14的上視圖。圖3B顯示填充膠13被固化以將支撐構件14固定於填充膠13中之後的電子封裝10之剖面視圖。在支撐構件14與填充膠13之間有強力的介面，以致於與電子相關的可靠度擔憂可以降低。
圖4A及4B顯示支撐構件14包含內底部邊緣15A及外底部邊緣15B之另一舉例說明的電子封裝10。內底部邊緣15A被倒角以便當支撐構件14圍繞晶粒12安裝時容納填充膠13。
在圖4A及4B中所示的電子封裝10的舉例說明的形式中，支撐構件14包含內上緣16A及外上緣16B。內上緣16A包含通道17，當支撐構件14圍繞晶粒12安裝時，通道17會用以容納在晶粒12與支撐構件14之間向上流動的過量填充膠13。
當支撐構件14圍繞晶粒12安裝時由支撐構件14施 加至填充膠13的力量會將填充膠13在晶粒12與支撐構件14之間的區域中向上推。過量的填充膠13會被儲存於通道17中以避免填充膠13反轉至晶粒12上。
圖4C及4D顯示支撐構件14包含內下緣18A及外下緣18B之另一舉例說明的電子封裝10。支撐構件14又包含通道19及外表面25。通道19從支撐構件14的內下緣18A延伸至支撐構件14的外表面25，以致於在支撐構件14圍繞晶粒12安裝後，填充膠13可以從外表面25流經通道19而至內下緣18。
在圖4C及4D顯示之舉例說明的形式中，支撐構件14可在CUF製程之前圍繞晶粒12設置。在支撐構件14中的通道19可以用以導引填充膠13流至支撐構件14的內下緣18A(亦即，晶粒12的FLI區)。在施加填充膠13之前，將支撐構件14圍繞晶粒12設置可以降低填充膠13流出。
應注意，通道19可以從下述之上的支撐構件14的外表面25延伸：(i)支撐構件14的一側上；(ii)支撐構件14的多側上；或(iii)支撐構件14的所有側上。此外，支撐構件14在支撐構件14的一、某些、或所有側上包含多個通道19。通道19的數目以及包含通道19的側之數目可以部份地取決於電子封裝10中使用的材料型式及成分以及相關製造成本(在其它因素之外)。
圖5是流程圖，顯示電子封裝10(請參見圖2及3)的製造方法[500]。方法[500]包含[510]將晶粒12附著至 基底11以及[520]使用毛細作用，將填充膠插入於晶粒12與基底11之間。
方法[500]又包含[530]將支撐構件14圍繞晶粒12設置以致於支撐構件14圍繞晶粒12。應注意，當基底11包含基準標誌(未顯示)時，特別是在大量製程中，支撐構件14更容易圍繞晶粒12設置。
在方法[500]的某些形式中，[510]將晶粒12附著至基底11可以包含使用倒裝片接合而將晶粒12附著至基底11。晶粒12附著至基底11部份地取決於製造電子封裝10相關的成本、製造者量及功能(在其它因素之外)。
此外，[530]將支撐構件14圍繞晶粒12設置以致於支撐構件14圍繞晶粒12會包含(i)使用填充膠13以將支撐構件14附著至晶粒12；及/或(ii)使用填充膠13，將支撐構件14附著至基底11。決定支撐構件14是否固定於基底11及/或晶粒12是部份地根據電子封裝10中使用的材料型式及成分以及相關製造成本(在其它因素之外)。
方法[500]又包含[540]將填充膠13固化。適當的固化處理可以部份地根據電子封裝10中使用的材料型式及成分以及相關製造成本(在其它因素之外)。
在方法[500]的某些形式中，[530]將支撐構件14圍繞晶粒12設置以致於支撐構件14圍繞晶粒12可在[520]使用毛細作用在晶粒12與基底11之間插入填充膠之後儘快地完成以及在[540]將填充膠13固化之前儘快地完成。在 [520]插入填充膠13之後及在[540]固化填充膠13之前可以儘快地設置支撐構件14，以確保支撐構件14與填充膠13之間有良好的黏著。
方法[500]又包含[550]經由支撐構件14中的開口區(請參見例如圖4A及4B)移除某些填充膠13。舉例而言，支撐構件14包含內上緣16A及內外上緣16B。內上緣16A包含通道17，在[530]將支撐構件14圍繞晶粒12設置以致於支撐構件14圍繞晶粒12期間，通道17可以收納在晶粒12與支撐構件14之間向上流動的過量填充膠13。
當支撐構件14圍繞晶粒12安裝時由支撐構件14施加至填充膠13的力量會將填充膠13在晶粒12與支撐構件14之間的區域中向上推。在方法[600]的某些形式中，過量的填充膠13會被儲存於通道17中以避免填充膠13反轉至晶粒12上。
如圖4C及4D中所示，在方法[500]的某些形式中，[520]使用毛細作用在晶粒12與基底11之間插入填充膠13可包含從支撐構件14的外表面25經由支撐構件14中的通道19而將填充膠13插入至支撐構件14的下內緣18A(亦即，晶粒12的FLI區)。應注意，通道19可以從下述之上的支撐構件14的外表面25延伸：(i)支撐構件14的一側上；(ii)支撐構件14的多側上；或(iii)支撐構件14的所有側上。
此外，支撐構件14在支撐構件14的一、某些、或所 有側上包含多個通道19。通道19的數目以及包含通道19的側之數目可以部份地取決於電子封裝10中使用的材料型式及成分以及相關製造成本(在其它因素之外)。
圖6A是電子封裝置20的側視圖。圖6B是圖6A中所示的電子封裝置20的上視圖。電子封裝20包含晶粒22及支撐構件24，支撐構件24模製到晶粒22以致於支撐構件24圍繞晶粒22。電子封裝20又包含基底21及填充膠23，填充膠23將晶粒22及支撐構件24附著至基底21。導因於填充膠23的毛細作用，填充膠23在一側上的支撐構件24及晶粒22的結合與另一側上的基底21之間延伸。
包含於電子封裝20中的晶粒22與支撐構件24的型式、尺寸及配置將部份地取決於電子封裝20的整體所需配置及功能。
在電子封裝20的某些形式中，晶粒22係接合至基底21的倒裝片。晶粒22接合至基底21的方式將部份地取決於與電子封裝20的製造相關的成本、製造考量、及功能(在其它因素之外)。
可以考慮電子封裝20的多種形式，其中，基底21包含複數個再分佈層(未顯示)及填充膠23將晶粒22及支撐構件24結合附著至形成基底21的複數個再分佈層中至少之一。舉例而言，藉由熱壓縮接合，將晶粒22附著至複數個再分佈層中之一內的導體。
應注意，藉由現在已知或是未來發現的任何接合方 法，晶粒22可附著至複數個再分佈層中之一內的導體。晶粒22接合至基底21的方式部份地取決於與電子封裝20的製造相關的成本、製造考量、及功能(在其它因素之外)。
如同有關電子封裝10之上述所述般，在電子封裝20中的支撐構件24可以具有實質均勻的剖面。應注意，可以考慮專用的支撐構件，其中，假使晶粒22的邊緣具有更高的局部化應力時，則支撐構件24可以設計成在晶粒22的一邊緣上提供更高的應力餘裕。
圖7是流程圖，顯示圖6A-6C中所示的舉例說明的電子封裝20的製造方法[700]。方法[700]包含[710]將晶粒22模製到支撐構件24以致於支撐構件24圍繞晶粒22以及[720]將晶粒22及支撐構件24設置成相鄰於基底21。方法[700]又包含[730]使用毛細作用，將填充膠23插入於支撐構件24及晶粒22的結合與基底21之間。
在方法[700]的某些形式中，[720]將晶粒22及支撐構件24設置成相鄰於基底21包含使用倒裝片接合以將晶粒22附著至基底21。晶粒22接合至基底21的方式部份地取決於與電子封裝20的製造相關的成本、製造考量、及功能(在其它因素之外)。
方法[700]又包含[740]將電子封裝20中的填充膠固化。適當的固化處理可以部份地根據電子封裝20中使用的材料型式及成分以及相關製造成本(在其它因素之外)。
方法[700]又包含[750]將晶粒22與支撐構件24的結合從包含複數個電子封裝20的晶圓25分開，其中，各電子封裝20包含晶粒22及支撐構件24。圖6C顯示包含複數個電子裝置20的晶圓25。
在方法[700]的某些形式中，藉由切過晶圓25(例如延著線26)，可以將各電子封裝可以彼此分開。適當的分離處理可以部份地根據電子封裝10中使用的材料型式及成分以及相關製造成本(在其它因素之外)。
此處說明的方法[700]允許單一或多個晶粒22與用於後續製造的支撐構件24一起製於電子封裝中。舉例而言，藉由使用修改的eWLB(嵌入式晶圓等級球柵陣列)製程，將晶粒22模製至基底24。
應注意，以修改的eWLB製程製造的電子封裝20可以適用於高量產製造。此外，當以修改的eWLB製程製造電子封裝20時，晶粒22可以嵌入於形成基底21的複數個重分配層中之一中。晶粒22嵌入於基底21中的程度部份地取決於與電子封裝20的製造相關的成本、製造考量、及功能(在其它因素之外)。
填充膠23可以由環氧樹脂類材料形成、或是現在已知或未來發現的任何材料形成。用於填充膠23的材料型式將部份地取決於與電子封裝20的製造相關的成本、製造考量、及功能(在其它因素之外)。
可以考慮方法[700]的其它形式，其中，重複類似的處理(或是處理的一部份)以將增加的晶粒22設於相同 基底21上。使用倒裝片接合，增加的晶粒22可以嵌入於基底21中或是附著至基底21。
簡單總結
在某些形式中，此處所述的電子封裝及方法提供增進的可靠度。舉例而言，可以取得大於100%的應力縮減。此外，對於更大的晶粒封裝，可以取得較低的故障率。
應注意，可以取決於各種產品的應力需求而不同地設計環氧樹脂塊。舉例而言，由於使用更好的適當材料以限制濕氣吸收(相較於習知的CUF/MUF製程)，所以，濕氣吸收可降低。
在某些形式中，此處所述的電子封裝及方法可以經由改良的可靠度及更大的KOZ控制而提升成本降低。舉例而言，由於習知的MUF製程浪費95%的模製材料因而造成不必要的成本，所以，此處所述的電子封裝及方法相較於MUF製程可以節省成本。
此外，此處所述的電子封裝及方法僅要求一固化步驟。相較於習知的製程，僅有一固化步驟的需求會降低組裝成本。
相較於習知的電子封裝及方法，此處所述的電子封裝及方法提供更佳的翹曲控制。使此處所述的電子封裝及方法提供更佳的翹曲控制之一因素是在某些形式中，整個基底可以由環氧樹脂塊遮蓋。由於整個基底可以由環氧樹脂塊遮蓋，所以，此處所述的電子封裝及方法可以作為 MUF的取代。
此外，環氧樹脂塊能夠使用範圍更廣的材料，以致相較於習知的製程，能提升增進的製造力。應注意，某些潛在的材料可以提供更好的翹曲突起控制。在現有的製程中，部份導因於對翹曲突起的高靈敏度，所以MUF翹曲預測及控制目前是非常不佳的。
為了更佳地顯示此處揭示的方法及設備，於此提供非限定的實施例清單。
實例1包含電子封裝。電子封裝包含：基底；附著至基底的晶粒；及導因於毛細作用而位於晶粒與基底之間的填充膠；以及，圍繞晶粒的支撐構件。
實例2包含實例1的電子封裝，其中，晶粒係接合至基底的倒裝片。
實例3包含實例1-2中任一實例的電子封裝，其中，填充膠將支撐構件固定至基底。
實例4包含實例1-3中任一實例的電子封裝，其中，填充膠將支撐構件固定至晶粒。
實例5包含實例1-4中任一實例的電子封裝，其中，支撐構件具有實質上均勻的剖面。
實例6包含實例1-5中任一實例的電子封裝，其中，支撐構件具有內底部邊緣及外底部邊緣，內底部邊緣被倒角以當支撐構件圍繞晶粒安裝時容納填充膠。
實例7包含實例6的電子封裝，其中，支撐構件具有內上緣及內外上緣，內上緣包含通道以接納當支撐構件圍 繞晶粒設置時在晶粒與支撐構件之間向上流動的過多的填充膠。
實例8包含實例1-7中任一實例的電子封裝，其中，支撐構件的剖面會改變以致於剖面在晶粒上相對較高的應力之區域中較大以及在晶粒上相對較低的應力之區域中較小。
實例9包含實例8的電子封裝，其中，支撐構件具有內下緣及外下緣，支撐構件包含通道及外表面，通道從支撐構件的內下緣延伸至支撐構件的外表面，以致於當支撐構件圍繞晶粒安裝時填充膠從外表面流經通道而至內下緣。
實例10包含實例9的電子封裝，其中，通道從支撐構件的一側上的支撐構件的外表面延伸。
實例11包含方法，包括將晶粒附著至基底；使用毛細作用，將填充膠插入於晶粒與基底之間；以及，將支撐構件圍繞晶粒設置以致於支撐構件圍繞晶粒。
實例12包含實例11的方法，其中，將晶粒附著至基底包含使用倒裝片接合以將晶粒附著至基底。
實例13包含實例11-12中任一實例的方法，其中，將支撐構件圍繞晶粒設置以致於支撐構件圍繞晶粒包含使用填充膠以將支撐構件附著至晶粒。
實例14包含實例11-13中任一實例的方法，其中，將支撐構件圍繞晶粒設置以致於支撐構件圍繞晶粒包含使用填充膠以將支撐構件附著至基底。
實例15包含實例11-14中任一實例的方法，又包含將填充膠固化。
實例16包含實例11-15中任一實例的方法，又包含經由支撐構件中的開口區而移除填充膠。
實例17包含實例11-16中任一實例的方法，其中，使用毛細作用將填充膠插入於晶粒與基底之間包含經由從支撐構件的外表面至支撐構件的下內緣之支撐構件中的通道而插入填充膠。
實例18包含電子封裝。電子封裝包含：晶粒；支撐構件，模製至晶粒，其中，支撐構件圍繞晶粒；基底；以及，填充膠，導因於支撐構件及晶粒與基底之間的填充膠之毛細作用，填充膠將晶粒及支撐構件附著至基底。
實例19包含實例18的電子封裝，其中，晶粒係接合至基底的倒裝片。
實例20包含實例18-19中任一實例的電子封裝，其中，基底包含複數個再分佈層以及填充膠將晶粒及支撐構件附著至形成基底的複數個再分佈層中至少之一。
實例21包含實例18-20中任一實例的電子封裝，其中，支撐構件具有實質均勻的剖面。
實例22包含方法，方法包括：將晶粒模製至支撐構件以致於支撐構件圍繞晶粒；將晶粒及支撐構件設置成相鄰於基底；以及，使用毛細作用，將填充膠插入於基底與晶粒及支撐構件之間。
實例23包含實例22的方法，其中，將晶粒及支撐構 件設置成相鄰於基底包含使用倒裝片接合以將晶粒附著至基底。
實例24包含實例22-23中任一項的方法，又包含將填充膠固化。
實例25包含實例22-24中任一項的方法，又包含將晶粒及支撐構件從包含複數個晶粒及複數個支撐構件的晶圓分離。
本電子裝置、銲材成份、及相關方法的這些及其它實例和特點部份地揭示於詳細說明中。此概述是要提供本標的之非限定性的實例，不是要提供排它的或竭盡性的說明。包含詳細說明以提供系統及方法有關的進一步資訊。
包含使用本揭示中說明的使用電子封裝方法之電子裝置的實施例，以顯示本發明之更高階裝置應用。圖8是方塊圖，顯示併有此處所述的至少一電子封裝及/或方法。電子裝置800僅為使用本發明的實施例之電子系統的一實例。
電子裝置800包含但不限於個人電腦、平板電腦、行動電話、遊戲機、MP3或其它數位音樂播放器、等等。在本實例中，電子裝置800包含系統匯流排802以將系統的各種組件耦合。系統匯流排802提供電子裝置800的各種組件之間的通訊鏈結且可實施成單一匯流排、多匯流排的組合、或是以任何其它適當方式實施。
電子封裝810耦合至系統匯流排802。電子封裝810包含任何電路或電路的組合。在一實施例中，電子封裝 810包含任何型式的處理器812。如同此處使用般，「處理器」意指任何型式的計算電路但不侷限於微處理器、微控制器、複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、圖形處理器、數位訊號處理器(DSP)、多核心處理器、或任何其它型式的處理器或處理器電路。
包含於電子封裝810中的其它型式的電路為客製電路、特定應用積體電路(ASIC)、等等，舉例而言，用於例如行動電話、平板電腦、膝上型電腦、雙向無線電裝置、及類似的電子系統等無線裝置中的一或更多電路(例如通訊電路814)。IC可以執行其它形式的功能。
電子裝置800也包含外部記憶體820，其接著包含一或更多適於特定應用的記憶體元件，例如隨機存取記憶體(RAM)形式的主記憶體822、一或更多硬碟機824、及/或一或更多處理例如光碟(CD)、快閃記憶體卡、數位影音光碟(DVD)等可移式媒體826之驅動器。
電子裝置800也包含顯示裝置816、一或更多揚音器818、及鍵盤和/或控制器830，控制器830包含滑鼠、軌跡球、觸控螢幕、語音辨識裝置、或任何其它允許系統使用者對電子裝置800輸入及接收資訊之裝置。
本概述是要提供本標的之非限定性實例，不是要提供排它的或竭盡性的說明。包含詳細說明以提供關於關於方法的進一步資訊。
上述詳細說明包含參考形成其一部份的附圖。圖式以 舉例說明的方式顯示可實施本發明之特定實施例。這些實施例於此也稱為「實例」。這些實例包含所示或所述以外的元件。但是，本發明人也慮及僅提供所示及說明的那些元件之實例。此外，本發明人也考慮到使用所示或所述、或是與特定實例(或是其一或更多態樣)有關、或是與此處所示或說明的其它實施例有關(或是其一或更多態樣)的那些元件之任何結合或替代(或其一或更多態樣)之實例。
在本文件中，也使用專利文獻使用的「非定冠詞(a或an)」等詞以包含一或一個以上，與「至少之一」或是「一或更多」的任何情形或使用相獨立。在本文獻中，「或」一詞用以意指非排它的，例如，除非另外指明，否則「A或B」包含「A但非B」、「B但非A」、以及「A及B」。在本文獻中，使用「包含(including)」、及「其中(in which)」等詞作為「包括(comprising)」及「其中(wherein)」等分別的詞之一般英文的同義。而且，在後附的申請專利範圍中，「包含(including)」及「包括(comprising)」是開放式的，亦即，包含除了請求項中此詞之後列出的元件以外的元件之系統、裝置、物品、成份、配方、或處理仍被視為落在該請求項的範圍之內。此外，在後附的申請專利範圍中，「第一」、「第二」、及「第三」等等僅作為標示，而非要對它們的物件施加數字要求。
上述說明是說明性的而非限制性的。舉例而言，上述 實例(或是其一或更多態樣)可以彼此結合地使用。舉例而言，具有此技藝的一般技術者在審視上述說明之後，可以使用其它實施例。
提供摘要以符合37.C.F.R.§1.72(b)，以使讀者能夠快速地確定技術揭示的本質。須瞭解，摘要不應用以解釋或限定申請專利範圍的範圍或意義。
而且，在上述詳細說明中，各式各樣的特點可以分組在一起以使揭示流暢。這不應被解釋為未請求的揭示特點對任何請求項是必要的。反而，發明的標的在於少於特定揭示的實施例之所有特點。因此，後附的申請專利範圍於此併入詳細說明中，以各請求項代表它自己分別的實施例，以及，可以思及這些實施例以不同的結合或更換而彼此結合。應參考後附的申請專利範圍、及伴隨這些請求項的全均等範圍，而決定發明的範圍。

Claims (25)

  1. 一種電子封裝，包括：基底；附著至該基底的晶粒；導因於毛細作用而位於該晶粒與該基底之間的填充膠；以及，圍繞該晶粒的支撐構件。
  2. 如申請專利範圍第1項之電子封裝，其中，該晶粒係接合至該基底的倒裝片(flip chip)。
  3. 如申請專利範圍第1項之電子封裝，其中，該填充膠將該支撐構件固定至該基底。
  4. 如申請專利範圍第1項之電子封裝，其中，該填充膠將該支撐構件固定至該晶粒。
  5. 如申請專利範圍第1項之電子封裝，其中，該支撐構件具有實質上均勻的剖面。
  6. 如申請專利範圍第1項之電子封裝，其中，該支撐構件具有內底部邊緣及外底部邊緣，當該支撐構件圍繞該晶粒安裝時該內底部邊緣被倒角以容納填充膠。
  7. 如申請專利範圍第6項之電子封裝，其中，該支撐構件具有內上緣及內外上緣，該內上緣包含通道以接納當該支撐構件圍繞該晶粒安裝時在該晶粒與該支撐構件之間向上流動的過多的填充膠。
  8. 如申請專利範圍第1項之電子封裝，其中，該支撐構件的剖面會改變以致於該剖面在該晶粒上相對較高的 應力之區域中較大以及在該晶粒上相對較低的應力之區域中較小。
  9. 如申請專利範圍第1項之電子封裝，其中，該支撐構件具有內下緣及外下緣，該支撐構件包含通道及外表面，該通道從該支撐構件的該內下緣延伸至該支撐構件的該外表面，以致於當該支撐構件圍繞該晶粒安裝時該填充膠從該外表面流經該通道而至該內下緣。
  10. 如申請專利範圍第9項之電子封裝，其中，該通道從該支撐構件的一側上的該支撐構件的該外表面延伸。
  11. 一種方法，包括：將晶粒附著至基底；使用毛細作用，將填充膠插入於該晶粒與該基底之間；以及將該支撐構件圍繞該晶粒設置以致於該支撐構件圍繞該晶粒。
  12. 如申請專利範圍第11項之方法，其中，將該晶粒附著至該基底包含使用倒裝片接合以將該晶粒附著至該基底。
  13. 如申請專利範圍第11項之方法，其中，將支撐構件圍繞該晶粒設置以致於圍繞該晶粒的該支撐構件包含使用該填充膠以將該支撐構件附著至該晶粒。
  14. 如申請專利範圍第11項之方法，其中，將支撐構件圍繞該晶粒設置以致於圍繞該晶粒的該支撐構件包含使用該填充膠以將該支撐構件附著至該基底。
  15. 如申請專利範圍第11項之方法，又包括將該填充膠固化。
  16. 如申請專利範圍第11項之方法，又包括經由該支撐構件中的開口區而移除填充膠。
  17. 如申請專利範圍第11項之方法，其中，使用毛細作用將填充膠插入於該晶粒與該基底之間包含經由從該支撐構件的外表面至該支撐構件的下內緣之該支撐構件中的通道而插入該填充膠。
  18. 一種電子封裝，包括：晶粒；支撐構件，模製至該晶粒，其中，該支撐構件圍繞該晶粒；基底；以及，填充膠，由於該支撐構件及晶粒與該基底之間的該填充膠之毛細作用，將該晶粒及該支撐構件附著至基底。
  19. 如申請專利範圍第18項之電子封裝，其中，該晶粒係接合至該基底的倒裝片。
  20. 如申請專利範圍第18項之電子封裝，其中，該基底包含複數個再分佈層以及該填充膠將該晶粒及該支撐構件附著至形成該基底的該複數個再分佈層中至少之一。
  21. 如申請專利範圍第18項之電子封裝，其中，該支撐構件具有實質均勻的剖面。
  22. 一種方法，包括：將晶粒模製至支撐構件以致於該支撐構件圍繞該晶 粒；將該晶粒及該支撐構件設置成相鄰於基底；以及，使用毛細作用，將填充膠插入於該基底與該晶粒及該支撐構件之間。
  23. 如申請專利範圍第22項之方法，其中，將該晶粒及該支撐構件設置成相鄰於該基底包含使用倒裝片接合以將該晶粒附著至該基底。
  24. 如申請專利範圍第22項之方法，又包括將該填充膠固化。
  25. 如申請專利範圍第22項之方法，又包括將該晶粒及該支撐構件從包含複數個晶粒及複數個支撐構件的晶圓分離。
TW104119398A 2014-07-03 2015-06-16 電子封裝以及連接第一晶粒至第二晶粒以形成電子封裝的方法 TWI626698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/323,077 2014-07-03
US14/323,077 US9887104B2 (en) 2014-07-03 2014-07-03 Electronic package and method of connecting a first die to a second die to form an electronic package

Publications (2)

Publication Number Publication Date
TW201618195A true TW201618195A (zh) 2016-05-16
TWI626698B TWI626698B (zh) 2018-06-11

Family

ID=55017531

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119398A TWI626698B (zh) 2014-07-03 2015-06-16 電子封裝以及連接第一晶粒至第二晶粒以形成電子封裝的方法

Country Status (5)

Country Link
US (1) US9887104B2 (zh)
JP (1) JP6129902B2 (zh)
KR (1) KR101912491B1 (zh)
CN (1) CN105280581B (zh)
TW (1) TWI626698B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721906B2 (en) * 2015-08-31 2017-08-01 Intel Corporation Electronic package with corner supports
KR102406668B1 (ko) 2016-04-26 2022-06-08 삼성전자주식회사 결함 발생 방지를 위한 반도체 소자 제조 방법
KR102565715B1 (ko) 2019-05-03 2023-08-10 삼성전자주식회사 반도체 패키지
US11264349B2 (en) 2019-12-19 2022-03-01 Micron Technology, Inc. Semiconductor die with capillary flow structures for direct chip attachment
KR102499888B1 (ko) * 2021-06-22 2023-02-16 인하대학교 산학협력단 반도체칩 구조변형 개선공정

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1320888A (en) 1919-11-04 Gun-shield
US278046A (en) 1883-05-22 Benjamin ehodes
US1476634A (en) 1921-08-22 1923-12-04 Deere & Co Swivel connection for elevator conveyers
AU5511196A (en) 1995-04-21 1996-11-07 Centre National De La Recherche Scientifique (Cnrs) Acyclovir derivatives as antiviral agents
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
CN101246833A (zh) * 2007-02-12 2008-08-20 Psk有限公司 基底位置检测方法、基底处理方法和基底处理装置
US7982309B2 (en) 2007-02-13 2011-07-19 Infineon Technologies Ag Integrated circuit including gas phase deposited packaging material
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP2010263108A (ja) * 2009-05-08 2010-11-18 Elpida Memory Inc 半導体装置及びその製造方法
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
JP2012156389A (ja) 2011-01-27 2012-08-16 Panasonic Corp 半導体装置
KR101246883B1 (ko) 2011-12-09 2013-03-25 박수진 결로방지용 엘이디 표지판
KR101323925B1 (ko) * 2012-03-30 2013-10-31 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR20130122218A (ko) * 2012-04-30 2013-11-07 삼성전기주식회사 언더필 플립칩 패키지 제조방법

Also Published As

Publication number Publication date
JP6129902B2 (ja) 2017-05-17
JP2016015486A (ja) 2016-01-28
KR101912491B1 (ko) 2018-10-26
CN105280581A (zh) 2016-01-27
US20160005672A1 (en) 2016-01-07
TWI626698B (zh) 2018-06-11
KR20160004922A (ko) 2016-01-13
CN105280581B (zh) 2018-04-06
US9887104B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
TWI626698B (zh) 電子封裝以及連接第一晶粒至第二晶粒以形成電子封裝的方法
US10679951B2 (en) Chip-on-substrate packaging on carrier
US9832860B2 (en) Panel level fabrication of package substrates with integrated stiffeners
US20110012249A1 (en) Ic chip package having ic chip with overhang and/or bga blocking underfill material flow and related methods
KR20160055100A (ko) 수직 기둥들을 갖는 오버랩핑 적층형 다이 패키지
JP2016535462A (ja) ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
US10128153B2 (en) Method of fabricating a semiconductor device and the semiconductor device
TWI614876B (zh) 包括堆疊電子裝置的電子總成
US8629567B2 (en) Integrated circuit packaging system with contacts and method of manufacture thereof
TW201705401A (zh) 多層封裝技術
US7950144B2 (en) Method for controlling warpage in redistributed chip packaging panels
US10373844B2 (en) Integrated circuit package configurations to reduce stiffness
TW202324670A (zh) 封裝結構及其形成方法
KR20150092015A (ko) 박형 샌드위치 임베디드 패키지
US11978715B2 (en) Structure and formation method of chip package with protective lid
KR102154830B1 (ko) 반도체 패키지 및 그 제조 방법
TWI731886B (zh) 包括疊層之電子封裝體及電子系統
TWI694560B (zh) 電子封裝及其形成之方法
JP2006253175A (ja) 半導体パッケージ及びその製造方法
JP2015211059A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees