JP6129902B2 - 電子パッケージ及び第１のダイを第２のダイに接続して電子パッケージを形成する方法 - Google Patents

電子パッケージ及び第１のダイを第２のダイに接続して電子パッケージを形成する方法 Download PDF

Info

Publication number
JP6129902B2
JP6129902B2 JP2015126331A JP2015126331A JP6129902B2 JP 6129902 B2 JP6129902 B2 JP 6129902B2 JP 2015126331 A JP2015126331 A JP 2015126331A JP 2015126331 A JP2015126331 A JP 2015126331A JP 6129902 B2 JP6129902 B2 JP 6129902B2
Authority
JP
Japan
Prior art keywords
die
support
electronic package
substrate
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015126331A
Other languages
English (en)
Other versions
JP2016015486A (ja
Inventor
ダービー マニッシュ
ダービー マニッシュ
シー．ディアス ラジェンドラ
シー．ディアス ラジェンドラ
ナルディ パトリック
ナルディ パトリック
ウッダムス デイヴィッド
ウッダムス デイヴィッド
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2016015486A publication Critical patent/JP2016015486A/ja
Application granted granted Critical
Publication of JP6129902B2 publication Critical patent/JP6129902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本明細書で説明する実施形態は、概して電子パッケージ(electronic package)及び第１のダイを別のダイに接続して電子パッケージを形成する方法に関する。
ムーアの法則に追いついていくためにトランジスタのサイズを最小化するには、第１レベルの相互接続（ＦＬＩ）ピッチやバンプサイズを継続的に小さくする必要がある。また、高度な誘電体を用いることは、大抵の場合、シリコーンにLow-k材料及び超Low-k材料を利用するという結果になる。
これらの要因の組合せによって、組立中や熱機械的ストレスがかかる状態で、ストレスに対して感度がより高くなるという結果になる。従って、それぞれの新しい技術的な進歩に伴って、熱機械的ストレスを低減するための解決策が、非常にその重要性が増してくる。
毛細管現象によるアンダーフィルの組立プロセス中に、設計者は、エポキシ樹脂をダイの少なくとも１つの側面（おそらくより大きなダイについては複数の側面）に配置可能にするために、エポキシ樹脂用の締出し領域（キープアウトゾーン（ＫＯＺ））を組み込む必要がある。ＫＯＺを組み込むために必要なものが、典型的には、電子パッケージの全体的なフォームファクタに追加される。
熱機械的ストレスを低減するための以前の解決策の一つは、キャピラリーアンダーフィル（ＣＵＦ）プロセスを使用することである。典型的なＣＵＦプロセスは、ストレス低減を補助するためにダイエッジ部の周囲に隅肉を形成する。よりタイトなＫＯＺを達成するために、追加の工程（例えば、物理的又は化学的なバリア）が、通常必要とされる。
別の従来の解決策は、モールドアンダーフィル（ＭＵＦ）プロセスを使用する。このＭＵＦプロセスは、薄いパッケージについてストレス低減及び反り制御を提供するために通常使用される。
ストレスに関連する障害は、典型的には、大きなダイパッケージでより深刻になる（且つ蔓延する）。例として、サーバ及びフリップチップ・ボールグリッドアレイ（ＦＣＢＧＡ）パッケージは、通常、より高価である。また、ＦＣＢＧＡパッケージは、故障する確率(reliability failures)が極端に低いことが必要な極端な条件下での用途（例えば、軍事用途）で一般的に使用される。
大規模な電子パッケージは、一般的に、他の種類の障害に曝される。例として、層間絶縁剥離が、大きいパッケージで通常発生する。また、隅肉のクラックやソルダレジストのクラックが、大きいパッケージで通常発生する。
隅肉形状がストレス低減に大きな役割を果たすような熱機械的モデルが、示される。図１には、一般的なプロセッサ上の最大ＵＦ及びＳＲストレスが示されている。図１は、背の高い隅肉によって、背の低い隅肉よりも５０％未満のストレスが提供されることが示されている。
現在のＣＵＦプロセスでは、典型的にＣＵＳＰのみを制御することができる。ＣＵＳＰは、通常、エポキシ樹脂の量に依存する。多くのエポキシ樹脂が使用される場合に、より大きな隅肉が、固定サイズＫＯＺのために形成される。現在のＣＵＦプロセスを用いる欠点の１つは、これらのＣＵＦプロセスが、通常、目的に適合した隅肉形状を提供できないことである。
本明細書で説明する電子パッケージ及びこの方法の一部に含まれ得る例示的な隅肉形状対従来の隅肉形状について測定された応力の比較を示す図である。 本明細書で説明する電子パッケージ及びこの方法の一部に含まれ得る例示的な隅肉形状対従来の隅肉形状について測定された応力の比較を示す図である。 本明細書で説明する電子パッケージ及びこの方法の一部に含まれ得る例示的な隅肉形状対従来の隅肉形状について測定された応力の比較を示す図である。 本明細書で説明する電子パッケージ及びこの方法の一部に含まれ得る例示的な隅肉形状対従来の隅肉形状について測定された応力の比較を示す図である。 本明細書で説明する電子パッケージ及びこの方法の一部に含まれ得る例示的な隅肉形状対従来の隅肉形状について測定された応力の比較を示す図である。 例示的な電子パッケージの分解図である。 支持体がダイの周囲に配置される前の、図２に示されるダイ及び支持体の上面図である。 アンダーフィルを硬化させて支持体をこのアンダーフィルに固定した後の、図３Ａに示される電子パッケージ１０の断面図である。 支持体が面取りされた内側底部エッジを含むような別の例示的な電子パッケージを説明する図である。 支持体が面取りされた内側底部エッジを含むような別の例示的な電子パッケージを説明する図である。 支持体が通路及び外面を含むような別の例示的な電子パッケージを説明する図である。 支持体が通路及び外面を含むような別の例示的な電子パッケージを説明する図である。 図２〜図４に示される例示的な電子パッケージを製造する方法の一例を示すフロー図である。 電子パッケージの概略側面図である。 図６Ａに示される電子パッケージの概略上面図である。 複数の電子パッケージを含むウエハを示す図である。 図６Ａ〜図６Ｃに示される例示的な電子パッケージの製造方法の一例を示すフロー図である。 本明細書で説明する少なくとも１つの電子パッケージ及び／又はこの方法を組み込んだ電子機器のブロック図である。
以下の詳細な説明及び図面は、当業者が実施可能になるように特定の実施形態について十分に説明している。他の実施形態は、構造的、論理的、電気的プロセス、及び他の変更を包含してもよい。いくつかの実施形態の部分及び特徴は、他の実施形態の部分及び特徴に含められ、或いは他の実施形態の部分及び特徴に置き換えることができる。特許請求の範囲に記載される実施形態は、これらの請求項についての利用可能な全ての等価物を包含する。
本願で使用されるような「水平」等の方向を示す用語は、ウエハ又は基板の向きに拘わらず、ウエハ又は基板の従来の平面又は表面に対して平行な面に関して規定される。「垂直」という用語は、上記で規定したように水平方向に対して垂直な方向を指す。前置詞、「〜上の」、「（側壁において見受けられる）〜の側面」、「背の高い」、「背の低い」、「〜の上に」、「〜の下に」は、ウエハ又は基板の向きに拘わらず、ウエハ又は基板の上面にある従来の平面又は表面に関して規定される。
本明細書で説明する例示的な電子パッケージ及びこの方法は、電子パッケージのストレスを低減するような優れた隅肉形状を提供することができる。図１Ａ〜図１Ｅには、本明細書で説明する電子パッケージ及びこの方法の一部に含まれ得る例示的な隅肉形状対従来の隅肉形状について測定された応力の比較が示されている。
図１に示されるように、ＳＲ及びＵＦにおける１００％に近い応力低減が、本明細書で説明する電子パッケージ及びこの方法の一部に含まれ得る例示的な隅肉形状によって達成することができる。
図１Ａには、本明細書で説明する電子パッケージ及びこの方法のいくつかで提案される例示的な隅肉形状が示されている。図１Ｂには、１ミルのＣＵＳＰを用いた背の高い隅肉形状が示されている。図１Ｃには、１１ミルのＣＵＳＰを用いた背の低い隅肉形状が示されている。
本明細書で説明する電子パッケージ及びこの方法のいくつかの形態では、窓枠状に切り欠いた半硬化エポキシ樹脂が、ＣＵＦプロセスと共に使用される（例えば、図２参照）。いくつかの例示的な形態では、ＣＵＦプロセスにおけるアンダーフィルを使用して、電子パッケージのＦＬＩ領域を保護することができる。また、ＣＵＦプロセスにおけるアンダーフィルを使用して、エポキシブロックを所定の位置に「接着する」ことができる。本明細書で説明する電子パッケージ及びこの方法によって、応力低減及びよりタイトなＫＯＺが提供される。
図３Ａ及び図３Ｂには、例示的な電子パッケージ１０が示されている。電子パッケージ１０は、基板１１と、この基板１１に取り付けられたダイ１２とを含む。電子パッケージ１０は、毛細管現象によってダイ１２と基板１１との間に位置付けされたアンダーフィル１３をさらに含む。
支持体１４は、ダイ１２を取り囲む。支持体１４は、有益な同じ隅肉形状を全てのダイ１２のエッジ部に提供する。こうして、支持体１４は、同様のストレス低減を全てのダイエッジ部に提供する。
図３Ａ及び図３Ｂに示される例示的な形態では、支持体１４は、実質的に均一な断面を有する。ダイ１２のエッジ部に局所的に高い応力がある場合に、支持体１４が、より大きな応力マージンをダイ１２の１つのエッジ部に提供するように設計される専用の支持体が企図されることに留意されたい。
いくつかの形態では、支持体１４は、既存の工業プロセス（例えば、打抜き、押出し、圧延等）を用いて製造されるエポキシブロックであってもよい。例として、エポキシブロックは、ワイヤソー及び／又はウォータージェットソーを用いて、硬化したアンダーフィルの固体ブロックから切り出してもよい。
電子パッケージ１０のいくつかの形態では、ダイ１２は、基板１１に接合されたフリップチップである。ダイ１２が基板１１に接合される方法は、（他の要因の中でも特に）電子パッケージ１０の製造に関連するコスト、製造上の考慮事項、及び機能に部分的に依存する。
アンダーフィル１３によって、支持体１４を基板１１に及び／又はダイ１２に固定することができることに留意されたい。支持体１４を基板１１に及び／又はダイ１２に固定するかについての決定は、（他の要因の中でも特に）電子パッケージ１０に使用される材料や部品の種類だけでなく関連する製造コストに部分的に基づいてもよい。
アンダーフィル１３は、エポキシ等の材料、或いは現在公知の又は将来発見される任意の他の材料から形成してもよい。アンダーフィル１３に使用される材料の種類は、（他の要因の中でも特に）電子パッケージ１０の製造に関連するコスト、製造上の考慮事項、及び機能に部分的に依存する。
図３Ａには、支持体１４がダイ１２の周囲に配置される前の、ダイ１２及び支持体１４の上面図が示されている。図３Ｂには、アンダーフィル１３を硬化させて支持部１４をこのアンダーフィル１３に固定した後の、電子パッケージ１０の断面図が示されている。電子パッケージに関連した信頼性の問題が低減されるように、支持体１４とアンダーフィル１３との間に強力な相互作用が存在してもよい。
図４Ａ及び図４Ｂには、支持体１４が内側底部エッジ１５Ａと外側底部エッジ１５Ｂとを含むような別の例示的な電子パッケージ１０が示されている。内側底部エッジ１５Ａは、支持体１４をダイ１２の周囲に搭載するときに、アンダーフィル１３を受容するように面取りされている。
図４Ａ及び図４Ｂに示される電子パッケージ１０の例示的な形態では、支持体１４は、内側上部エッジ１６Ａと支持体内部の外側上部エッジ１６Ｂとを含む。内側上部エッジ１６Ａは、支持体１４をダイ１２の周囲に搭載するときに、ダイ１２と支持体１４との間で上向きに流れる過剰なアンダーフィル１３を受け取るようなチャネル１７を含む。
支持体１４をダイ１２の周囲に搭載する際に、支持体１４によってアンダーフィル１３に加えられる力によって、ダイ１２と支持体１４との間の領域においてアンダーフィル１３が上向きに押し上げられる。過剰なアンダーフィル１３は、チャネル１７内に貯蔵され、アンダーフィル１３がダイ１２上に液だれ(rollover)するのを回避することができる。
図４Ｃ及び図４Ｄには、支持体１４が、内側下部エッジ１８Ａと外側下部エッジ１８Ｂとを含むような別の例示的な電子パッケージ１０が示されている。支持体１４は、通路１９と外面２０とをさらに含む。通路１９は、支持体１４の内側下部エッジ１８Ａから支持体１４の外面２０に延びており、それによって、アンダーフィル１３は、支持体１４をダイ１２の周囲に搭載した後に、外面２０から通路１９を通って内側下部エッジ１８に流れることができる。
図４Ｃ及び図４Ｄに示される例示的な形態では、ＣＵＦプロセスの前に、支持体１４をダイ１２の周囲に配置してもよい。支持体１４内の通路１９を用いて、アンダーフィル１３が支持体１４の内側下部エッジ１８Ａ（すなわち、ダイ１２のＦＬＩ領域）に流れるように案内することができる。アンダーフィル１３を適用する前に、支持体１４をダイ１２の周囲に配置することによって、染み出る(bleed out)アンダーフィル１３を減少させることができる。
通路１９は、支持体１４の外面２０から（ｉ）支持体１４の１つの側面に、（ｉｉ）支持体１４の複数の側面に、又は（ｉｉｉ）支持体１４の全ての側面に延びてもよいことに留意されたい。加えて、支持体１４は、この支持体１４の１つの側面、いくつかの側面又は全ての側面に複数の通路１９を含んでもよい。通路１９の数だけでなく通路１９を含む側面の数は、（他の要因の中でも特に）電子パッケージ１０に使用される材料や部品の種類だけでなく関連する製造コストに部分的に依存し得る。
図５には、電子パッケージ１０を製造する方法［５００］を説明するフロー図が示されている（図２及び図３参照）。方法［５００］は、ダイ１２を基板１１に取り付けるステップ［５１０］と、毛細管現象を利用してダイ１２と基板１１との間にアンダーフィルを挿入するステップ［５２０］とを含む。
この方法［５００］は、支持体１４をダイ１２の周辺に配置してこの支持体１４によってダイ１２を取り囲むステップ［５３０］をさらに含む。基板１１が特に大量生産プロセスにおいて基準マーク（図示せず）を含む場合に、支持体１４をダイ１２の周囲により容易に配置することができることに留意されたい。
方法［５００］のいくつかの形態では、ダイ１２を基板１１に取り付けるステップ［５１０］は、フリップチップ・ボンディングを用いて、ダイ１２を基板１１に取り付けるステップを含んでもよい。ダイ１２を基板１１に取り付ける方法は、（他の要因の中でも特に）電子パッケージ１０の製造に関連するコスト、製造上の考慮事項、及び機能に部分的に依存する。
また、支持体１４をダイ１２の周囲に配置してこの支持体１４によってダイ１２を取り囲むステップ［５３０］は、（ｉ）アンダーフィル１３を用いて、支持体１４をダイ１２に取り付けるステップ、及び／又は（ｉｉ）アンダーフィル１３を用いて、支持体１４を基板１１に取り付けるステップを含む。支持体１４を基板１１に及び／又はダイ１２に固定するかについての決定は、（他の要因の中でも特に）電子パッケージ１０に使用される材料や部品の種類だけでなく関連する製造コストに部分的に基づいてもよい。
方法［５００］は、アンダーフィル１３を硬化させるステップ［５４０］をさらに含んでもよい。適切な硬化プロセスは、（他の要因の中でも特に）電子パッケージ１０に使用される材料や部品の種類だけでなく関連する製造コストに部分的に基づいてもよい。
方法［５００］のいくつかの形態では、支持体１４をダイ１２の周囲に配置してこの支持体１４によってダイ１２を取り囲むステップ［５３０］は、毛細管現象を利用して、ダイ１２と基板１１との間にアンダーフィルを挿入するステップ［５２０］の後に可能な限り早く行われ、且つアンダーフィル１３を硬化させるステップ［５４０］の前に可能な限り早く行うことができる。支持体１４は、支持体１４とアンダーフィル１３との間に良好な接着を確実にするために、アンダーフィル１３を挿入するステップ［５２０］の後であって、アンダーフィル１３を硬化させるステップ［５４０］の前に可能な限り早く配置することができる。
方法［５００］は、支持体１４の開口領域を介してアンダーフィル１３の一部を除去するステップ［５５０］をさらに含んでもよい（例えば、図４Ａ及び図４Ｂ参照）。例として、支持体１４は、内側上部エッジ１６Ａと支持体内部の外側上部エッジ１６Ｂとを含んでもよい。内側上部エッジ１６Ａは、支持体１４をダイ１２の周囲に配置してこの支持体１４によってダイ１２を取り囲むステップ［５３０］の間に、ダイ１２と支持体１４との間で上向きに流れる過剰なアンダーフィル１３を受け取るチャネル１７を含む。
支持体１４をダイ１２の周囲に搭載する際に、支持体１４によってアンダーフィル１３に加えられた力によって、ダイ１２と支持体１４との間の領域においてアンダーフィル１３が上向きに押し上げられる。方法［６００］のいくつかの形態では、過剰なアンダーフィル１３は、チャネル１７内に貯蔵され、アンダーフィル１３がダイ１２上に液だれするのを回避することができる。
図４Ｃ及び図４Ｄに示されるように、方法［５００］のいくつかの形態では、毛細管現象を利用して、ダイ１２と基板１１との間にアンダーフィル１３を挿入するステップ［５２０］は、支持体１４の通路１９を介して支持体１４の外面２０から支持体１４の内側下部エッジ１８Ａ（すなわち、ダイ１２のＦＬＩ領域）にアンダーフィル１３を挿入するステップを含んでもよい。通路１９は、支持体１４の外面２０から（ｉ）支持体１４の１つの側面に、（ｉｉ）支持体１４の複数の側面に、又は（ｉｉｉ）支持体１４の全ての側面に延びてもよいことに留意されたい。
また、支持体１４は、支持体１４の１つの側面、いくつかの側面又は全ての側面に複数の通路１９を含んでもよい。通路１９の数だけでなく通路１９を含む側面の数は、（他の要因の中でも特に）電子パッケージ１０に使用される材料や部品の種類だけでなく関連する製造コストに部分的に依存し得る。
図６Ａは、電子パッケージ２０の概略側面図である。図６Ｂは、図６Ａに示される電子パッケージ２０の概略上面図である。電子パッケージ２０は、ダイ２２と、このダイ２２に対してモールド成形された支持体２４とを含んでおり、支持体２４によってダイ２２が取り囲まれている。電子パッケージ２０は、基板２１と、ダイ２２及び支持体２４を基板２１に取り付けるアンダーフィル２３とをさらに含む。アンダーフィル２３は、アンダーフィル２３の毛細管現象によって、一方の側での支持体２４及びダイ２２の組合せと、他方の側での基板２１との間に延びている。
電子パッケージ２０に含まれるダイ２２及び支持体２４の種類、大きさ及び構成は、電子パッケージ２０の所望する全体的な構成及び機能に部分的に依存する。
電子パッケージ２０のいくつかの形態では、ダイ２２は、基板２１に接合されたフリップチップである。ダイ２２を基板２１に接合する方法は、（他の要因の中でも特に）電子パッケージ２０の製造に関連するコスト、製造上の考慮事項、及び機能に部分的に依存する。
電子パッケージ２０の形態は、基板２１が、複数の再配線層（図示せず）を含んでおり、且つアンダーフィル２３によって、ダイ２２及び支持体２４の組合せが、基板２１を形成する複数の再配線層の少なくとも１つの層に取り付けられることを企図している。例として、熱圧着によって、ダイ２２を複数の再配線層のうちの１つの層に含まれる導体に取り付けてもよい。
現在公知の又は将来発見される任意の接合方法によって、ダイ２２を複数の再配線層のうちの１つの層に含まれる導体に取り付けてもよいことに留意されたい。ダイ２２を基板２１に接合する方法は、（他の要因の中でも特に）電子パッケージ２０の製造に関連するコスト、製造上の考慮事項、及び機能に部分的に依存する。
電子パッケージ１０に関して上述したように、電子パッケージ２０における支持体２４は、実質的に均一な断面を有することができる。ダイ２２のエッジ部に局所的に高い応力がある場合に、支持体２４が、より大きな応力マージンをダイ２２の１つのエッジ部に提供するように設計される専用の支持体が企図されることに留意されたい。
図７は、図６Ａ〜図６Ｃに示される例示的な電子パッケージ２０を製造する例示的な方法［７００］を説明するフロー図である。この方法［７００］は、ダイ２２を支持体２４にモールド成形してこの支持体２４によってダイ２２を取り囲むステップ［７１０］と、ダイ２２及び支持体２４を基板２１に隣接して配置するステップ［７２０］とを含む。方法［７００］は、毛細管現象を利用して、支持体２４及びダイ２２の組合せと基板２１との間にアンダーフィル２３を挿入するステップ［７３０］をさらに含む。
方法［７００］のいくつかの形態では、ダイ２２及び支持体２４を基板２１に隣接して配置するステップ［７２０］は、フリップチップ・ボンディングを用いて、ダイ２２を基板２１に取り付けるステップを含む。ダイ２２を基板２１に取り付ける方法は、（他の要因の中でも特に）電子パッケージ２０の製造に関連するコスト、製造上の考慮事項、及び機能に部分的に依存する。
方法［７００］は、電子パッケージ２０におけるアンダーフィルを硬化させるステップ［７４０］をさらに含んでもよい。適切な硬化プロセスは、（他の要因の中でも特に）電子パッケージ２０に使用される材料や部品の種類だけでなく関連する製造のコストに部分的に基づいてもよい。
方法［７００］は、複数の電子パッケージ２０を含むウエハ２５からダイ２２及び支持体２４の組合せを切り離すステップ［７５０］をさらに含んでもよく、ここで各電子パッケージ２０は、ダイ２２及び支持体２４を含んでいる。図６Ｃには、複数の電子パッケージ２０を含むウエハ２５が示されている。
方法［７００］のいくつかの形態では、電子パッケージのそれぞれは、（例えば、線２６に沿って）ウエハ２５を切断することによって、互いに切り離してもよい。適切な切離しプロセスは、（他の要因の中でも特に）電子パッケージ１０に使用される材料及び部品の種類だけでなく関連する製造コストに部分的に基づいてもよい。
本明細書で説明する方法［７００］は、次工程で電子パッケージに製造するために、単一又は複数のダイス２２を支持体２４を含んだ状態で製造することを可能にする。例として、ダイ２２は、改良されたｅＷＬＢ（埋め込み型ウェハレベル・ボールグリッドアレイ）プロセスを用いて、基板２４にモールド成形してもよい。
改良されたｅＷＬＢプロセスで製造された電子パッケージ２０は、大量生産に非常に適していることに留意されたい。また、ダイ２２は、電子パッケージ２０を改良されたｅＷＬＢプロセスで製造する場合に、基板２１を形成する複数の再配線層のうちの１つの層に埋め込んでもよい。ダイ２２を基板２１に埋め込む度合いは、（他の要因の中でも特に）電子パッケージ１０の製造に関連するコスト、構成、製造上の考慮事項、及び機能に部分的に依存する。
アンダーフィル２３は、エポキシ等の材料、或いは現在公知の又は将来発見される任意の他の材料でから形成してもよい。アンダーフィル２３に使用される材料の種類は、（他の要因の中でも特に）電子パッケージ８０の製造に関連するコスト、製造上の考慮事項、及び機能に部分的に依存する。
方法［７００］の他の形態は、追加のダイス２２を同じ基板２１上に配置するために、同様のプロセス（又はプロセスの一部）が反復されることを企図している。追加のダイス２２を、基板２１に埋め込む、又はフリップチップ・ボンディングを用いて基板２１に取り付けてもよい。
簡略化した結論
いくつかの形態では、本明細書で説明した電子パッケージ及びこの方法は、改善した信頼性を提供することができる。例として、１００％を超える応力低減を得ることができる。また、大きいダイパッケージについて、低い故障率を得ることができる。
エポキシブロックは、様々な製品のストレス要件に応じて異なるように設計してもよいことに留意されたい。例として、より適した材料を用いて、（従来のＣＵＦ／ＭＵＦプロセスで使用される材料と比較して）吸湿を制限できるので、吸湿を低減することができる。
いくつかの形態では、本明細書で説明した電子パッケージ及びこの方法は、信頼性の向上及び優れたＫＯＺ制御によるコスト削減を促進する。例として、本明細書で説明した電子パッケージ及びこの方法は、従来の多くのＭＵＦプロセスが、モールド材料の９５％を無駄に消費していたので、ＭＵＦプロセスでの潜在的なコスト削減を提供することができ、それによって、不要なコストがかからなくなる。
また、本明細書で説明した電子パッケージ及びこの方法は、たった１回の硬化ステップを必要とする。１回のみ硬化ステップを必要とするので、従来のプロセスと比較して、組立コストの低減を提供することができる。
本明細書で説明した電子パッケージ及びこの方法は、従来の電子パッケージ及び方法と比較して、より良い反り制御を提供することができる。本明細書で説明した電子パッケージ及びこの方法によってより良い反り制御を提供できるという一つの要因は、いくつかの形態において、基板全体がエポキシブロックで覆われているためである。基板全体がエポキシブロックで覆われているので、本明細書で説明した電子パッケージ及びこの方法は、ＭＵＦの代用として使用することができる。
また、エポキシブロックは、従来のプロセスに対して改善された製造可能性を促進するようなより広範な材料の使用を可能にすることができる。潜在的に使用可能な材料のいくつかは、反りによるノブ(warpage knobs)についてより良い制御を提供することができることに留意されたい。ＭＵＦによる反りの予測及び制御は、反りによるノブに対する一定程度の高感度によって、既存のプロセスでは現在非常に不十分である。
本明細書に開示された方法及び装置をより良く説明するために、実施形態の非限定的なリストが、ここで提供される。
実施例１は、電子パッケージを含む。この電子パッケージは、基板と；この基板に取り付けられたダイと；毛細管現象によってダイ及び基板との間に位置付けされたアンダーフィルと；ダイを取り囲む支持体と；を有する。
実施例２は、実施例１に記載の電子パッケージを含んでおり、ここでダイは、基板に接合されたフリップチップである。
実施例３は、実施例１又は２に記載の電子パッケージを含んでおり、ここでアンダーフィルは、支持体を基板に固定する。
実施例４は、実施例１〜３のいずれかに記載の電子パッケージを含んでおり、ここでアンダーフィルは、支持体をダイに固定する。
実施例５は、実施例１〜４のいずれかに記載の電子パッケージを含んでおり、ここで支持体は、実質的に均一な断面を有する。
実施例６は、実施例１〜５のいずれかに記載の電子パッケージを含んでおり、ここで支持体は、内側底部エッジと外側底部エッジとを有しており、内側底部エッジは、支持体をダイの周囲に搭載するときに、アンダーフィルを受容するように面取りされている。
実施例７は、実施例６に記載の電子パッケージを含んでおり、ここで支持体は、内側上部エッジと支持体内部の外側上部エッジとを有しており、内側上部エッジは、支持体をダイの周囲に搭載するときに、ダイと支持体との間で上向きに流れる過剰なアンダーフィルを受容するためのチャネルを含む。
実施例８は、実施例１〜７のいずれかに記載の電子パッケージを含んでおり、ここで支持体の断面は、この断面が、ダイ上の相対的に高いストレスの領域においてより大きく、且つダイ上の相対的に低いストレスの領域においてより小さくなるように変化する。
実施例９は、実施例８に記載の電子パッケージを含んでおり、ここで支持体は、内側下部エッジと外側底部エッジとを有しており、支持体は、通路と外面とを含み、この通路は、支持体の内側下部エッジから支持体の外面に延びており、それによって、アンダーフィルは、支持体をダイの周囲に搭載するときに、外面から通路を通って内側下部エッジに流れる。
実施例１０は、実施例９に記載の電子パッケージを含んでおり、ここで通路は、支持体の外面から支持体の１つの側面に延びる。
実施例１１は、方法を含む。この方法は、ダイを基板に取り付けるステップと；毛細管現象を利用してダイと基板との間にアンダーフィルに挿入するステップと；支持体をダイの周囲に配置してこの支持体によってダイを取り囲むステップと；を含む。
実施例１２は、実施例１１に記載の方法を含んでおり、ここでダイを基板に取り付けるステップは、フリップチップ・ボンディングを用いて、ダイを基板に取り付けるステップを含む。
実施例１３は、実施例１１又は１２に記載の方法を含んでおり、ここで支持体をダイの周囲に配置してこの支持体によってダイを取り囲むステップは、アンダーフィルを用いて支持体をダイ取り付けるステップを含む。
実施例１４は、実施例１１〜１３のいずれかに記載の方法を含んでおり、ここで支持体をダイの周囲に配置してこの支持体によってダイを取り囲むステップは、アンダーフィルを用いて支持体を基板に取り付けるステップを含む。
実施例１５は、実施例１１〜１４のいずれかに記載の方法を含んでおり、ここでアンダーフィルを硬化させるステップをさらに含む。
実施例１６は、実施例１１〜１５のいずれかに記載の方法を含んでおり、ここで支持体の開口領域を介してアンダーフィルを除去するステップを含む。
実施例１７は、実施例１１〜１６のいずれかに記載の方法を含んでおり、毛細管現象を利用してダイと基板との間にアンダーフィルを挿入するステップは、支持体の通路を介して支持体の外面から支持体の内側下部エッジにアンダーフィルを挿入するステップを含む。
実施例１８は、電子パッケージを含む。電子パッケージは、ダイと；ダイにモールド成形された支持体であって、この支持体によってダイが取り囲まれる、支持体と；基板と；アンダーフィルであって、基板とダイと支持体との間でのアンダーフィルの毛細管現象によって、ダイ及び支持体を基板に取り付けるアンダーフィルと；を含む。
実施例１９は、実施例１８に記載の電子パッケージを含んでおり、ここでダイは、基板に接合されたフリップチップである。
実施例２０は、実施例１８又は１９に記載の電子パッケージを含んでおり、ここで基板は、複数の再配線層を含んでおり、アンダーフィルは、基板を形成する複数の再配線層のうちの少なくとも１つの層にダイ及び支持体を取り付ける。
実施例２１は、実施例１８〜２０のいずれかに記載の電子パッケージを含んでおり、支持体は、実質的に均一な断面を有する。
実施例２２は、方法を含んでおり、この方法は、ダイを支持体にモールド成形してこの支持体によってダイを取り囲むステップと；ダイ及び支持体を基板に隣接して配置するステップと；毛細管現象を利用して、基板とダイと支持体との間にアンダーフィルに挿入するステップと；を含む。
実施例２３は、実施例２２に記載の方法を含んでおり、ダイ及び支持体を基板に隣接して配置するステップは、フリップチップ・ボンディングを用いて、ダイを基板に取り付けるステップを含む。
実施例２４は、実施例２２又は２３に記載の方法を含んでおり、アンダーフィルを硬化させるステップをさらに含む。
実施例２５は、実施例２２〜２４のいずれかに記載の方法を含んでおり、複数のダイ及び複数の支持体を含むウエハからダイ及び支持体を切り離すステップをさらに含む。
本発明の電子機器、はんだ組成物、及び関連する方法のこれら及び他の実施例並びに特徴は、詳細な説明において部分的に説明される。この概要は、本発明の主題の非限定的な例を提供することを意図しており、排他的又は網羅的な説明を提供することを意図していない。詳細な説明は、システム及び方法についての更なる情報を提供するために含まれる。
本開示で説明する電子パッケージの方法を用いた電子機器の例は、本発明の上位装置の適用例を示すために含まれる。図８は、本明細書で説明した少なくとも１つの電子パッケージ及び／又はこの方法を組み込んだ電子機器８００のブロック図である。この電子機器８００は、本発明の実施形態を使用するような電子システムの単なる一例である。
電子機器８００の実施例は、パーソナルコンピュータ、タブレットコンピュータ、携帯電話、ゲーム機、ＭＰ３又は他のデジタル音楽プレイヤーを含むが、これらに限定されるものではない。この実施例では、電子機器８００は、システムの種々のコンポーネントを結合するためのシステムバス８０２を有するデータ処理システムを含む。システムバス８０２は、電子機器８００の様々なコンポーネント間の通信リンクを提供し、且つ単一のバスとして、複数のバスの組合せとして、又は他の任意の適切な方法で、実現することができる。
電子パッケージ８１０は、システムバス８０２に結合される。電子パッケージ８１０は、任意の回路又は複数の回路の組合せを含むことができる。一実施形態では、電子パッケージ８１０は、任意のタイプのプロセッサ８１２を含む。本明細書で使用される際に、「プロセッサ」は、マイクロプロセッサ、マイクロコントローラ、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、グラフィックプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、複数のコアプロセッサ、又は他の任意のタイプのプロセッサ等の任意のタイプの計算回路、若しくは処理回路を意味するが、これらに限定されるものではない。
電子パッケージ８１０に含めることができる他のタイプの回路は、カスタム回路、特定用途向け集積回路（ＡＳＩＣ）、例えば携帯電話、タブレットコンピュータ、ラップトップコンピュータ、双方向無線機、及び同様の電子システム等の無線機器で使用される１つ又は複数の回路（通信回路８１４等）等である。このＩＣは、他のタイプの機能を実行することができる。
電子機器８００は、外部メモリ８２０も含むことができ、同様に、ランダムアクセスメモリ（ＲＡＭ）の形態のメインメモリ８２２、１つ又は複数のハードドライブ８２４、及び／又はコンパクトディスク（ＣＤ）や、フラッシュメモリカード、デジタルビデオディスク（ＤＶＤ）等のリムーバブルメディア８２６を処理する１つ又は複数のドライブは等の特定の用途に適した１つ又は複数のメモリ素子を含むことができる。
電子機器８００は、システムユーザが情報を電子機器８００に入力し且つこの電子機器８００から情報を受け取るようなマウス、トラックボール、タッチスクリーン、音声認識装置、又は任意の他の装置を含む、表示装置８１６、１つ又は複数のスピーカ８１８、キーボード及び／又はコントローラ８３０も含むことができる。
この概要は、本発明の主題の非限定的な例を提供することを意図しており、排他的又は網羅的な説明を提供することを意図していない。詳細な説明は、本方法についてのさらなる情報を提供するために含まれる。
上述した詳細な説明は、詳細な説明の一部を形成する添付図面への参照を含む。図面は、例示の目的で、本発明を実施することができる特定の実施形態を示す。これらの実施形態は、本明細書で「実施例」としても参照される。このような実施例は、図示又は説明された要素に加えて別の要素を含むことができる。しかしながら、本発明は、図示又は説明されたこれらの要素のみが設けられた実施例も企図する。また、本発明は、本明細書で図示又は説明した特定の実施例（又はこれら特定の実施例の１つ又は複数の態様）に関して、又は他の実施例（又はこれら他の実施例の１つ又は複数の態様）に関してのいずれかで、図示又は説明したそれらの要素（又はそれら要素の１つ又は複数の態様）の任意の組合せ又は置換えを用いた実施例も企図する。
この文書では、用語「１つの(a, an)」は、特許文書で一般的に使用されるように、１つ又は複数を含み、「少なくとも１つの」又は「１つ又は複数の」の他の例又は使用法とは独立している。この文書では、用語「又は」は、非排他的であることを意味するように使用され、すなわち、「Ａ又はＢ」は、他に指示がない限り、「ＢではなくＡ」、「ＡではなくＢ」、及び「Ａ及びＢ」を含む。この文書では、用語「含む、有する(including)」及び「ここで(in which)」は、それぞれの用語「備える、有する、含む(comprising)」及び「ここで(wherein)」の平易な英語の同等物として使用される。また、以下の特許請求の範囲では、用語「含む、有する(including)」及び「備える、有する、含む(comprising)」は、オープンエンドであり、つまり、請求項の用語等の後に列挙された要素に加えて別の要素を含むシステム、装置、物品、組成物、形成、又はプロセスは、依然として特許請求の範囲内に含まれるとみなされる。さらに、以下の特許請求の範囲では、用語「第１の」、「第２の」、「第３の」等は、単にラベルとして使用され、それらの対象物に数的な要件を課すことを意図するものではない。
上述した説明は、例示的なものであり、限定するものではないことを意図している。例えば、上述した実施例（又は、それら実施例の１つ又は複数の態様）は、互いに組み合わせて用いることができる。上記の説明を検討する際に当業者等によって、他の実施形態を使用することができる。
要約は、３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ）に準拠するように提供されており、読者が技術的な開示の特徴を速やかに確認することを可能にする。この要約は、特許請求の範囲又は意味を解釈又は限定するために使用されないことを理解した上で提出される。
また、上記の詳細な説明において、様々な特徴について、本開示を合理化するために一緒にグループ化してもよい。これは、特許請求の範囲に記載されていない開示された特徴が、任意のクレームに不可欠であることを意図するものとして解釈すべきではない。むしろ、特許性を含む主題は、開示された特定の実施形態の全ての特徴よりも少ない特徴に存在し得る。従って、以下の特許請求の範囲は、ここで、詳細な説明に組み込まれ、各請求項は、別個の実施形態として存在しており、そしてこのような実施形態は、様々な組合せ又は置換えで互いに組み合わせることができることが企図される。本発明の範囲は、添付の特許請求の範囲を参照して、このような特許請求の範囲が権利を有している全ての範囲の均等物と一緒に決定すべきである。

Claims (8)

  1. 電子パッケージであって、当該電子パッケージは、
    基板と、
    前記基板に取り付けられたダイと、
    毛細管現象によって前記ダイと前記基板との間に位置付けされたアンダーフィルと、
    前記ダイを取り囲む支持体と、を備えており、
    前記支持体は、内側上部エッジと内部の外側上部エッジとを有しており、前記内側上部エッジは、前記支持体を前記ダイの周囲に搭載するときに、前記ダイと前記支持体との間で上向きに流れる過剰なアンダーフィルを受容するためのチャネルを含む、
    電子パッケージ。
  2. 電子パッケージであって、当該電子パッケージは、
    基板と、
    前記基板に取り付けられたダイと、
    毛細管現象によって前記ダイと前記基板との間に位置付けされたアンダーフィルと、
    前記ダイを取り囲む支持体と、を備えており、
    前記支持体の断面積は、該断面積が、前記ダイ上の相対的に高い応力がかかる領域でより大きくなり、且つ前記ダイ上の相対的に低い応力がかかる領域でより小さくなるように変化する、
    電子パッケージ。
  3. 電子パッケージであって、当該電子パッケージは、
    基板と、
    前記基板に取り付けられたダイと、
    毛細管現象によって前記ダイと前記基板との間に位置付けされたアンダーフィルと、
    前記ダイを取り囲む支持体と、を備えており、
    前記支持体は、内側下部エッジと外側下部エッジとを有しており、前記支持体は、通路と外面とを含んでおり、前記通路は、前記支持体の内側下部エッジから前記支持体の外面に延びており、それによって、前記アンダーフィルは、前記支持体を前記ダイの周囲に搭載するときに、前記外面から前記通路を通って前記内側下部エッジに流れる、
    電子パッケージ。
  4. 前記通路は、前記支持体の１つの側面で前記支持体の外面から延びる、
    請求項３に記載の電子パッケージ。
  5. 前記ダイは、前記基板に接着されたフリップチップである、
    請求項１乃至３のいずれか一項に記載の電子パッケージ。
  6. 前記アンダーフィルは、前記支持体を前記基板に固定する、
    請求項１乃至３のいずれか一項に記載の電子パッケージ。
  7. 前記アンダーフィルは、前記支持体を前記ダイに固定する、
    請求項１乃至３のいずれか一項に記載の電子パッケージ。
  8. 前記支持体は、実質的に均一な断面を有する、
    請求項１乃至３のいずれか一項に記載の電子パッケージ。
JP2015126331A 2014-07-03 2015-06-24 電子パッケージ及び第１のダイを第２のダイに接続して電子パッケージを形成する方法 Active JP6129902B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/323,077 2014-07-03
US14/323,077 US9887104B2 (en) 2014-07-03 2014-07-03 Electronic package and method of connecting a first die to a second die to form an electronic package

Publications (2)

Publication Number Publication Date
JP2016015486A JP2016015486A (ja) 2016-01-28
JP6129902B2 true JP6129902B2 (ja) 2017-05-17

Family

ID=55017531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015126331A Active JP6129902B2 (ja) 2014-07-03 2015-06-24 電子パッケージ及び第１のダイを第２のダイに接続して電子パッケージを形成する方法

Country Status (5)

Country Link
US (1) US9887104B2 (ja)
JP (1) JP6129902B2 (ja)
KR (1) KR101912491B1 (ja)
CN (1) CN105280581B (ja)
TW (1) TWI626698B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721906B2 (en) * 2015-08-31 2017-08-01 Intel Corporation Electronic package with corner supports
KR102406668B1 (ko) 2016-04-26 2022-06-08 삼성전자주식회사 결함 발생 방지를 위한 반도체 소자 제조 방법
KR102565715B1 (ko) 2019-05-03 2023-08-10 삼성전자주식회사 반도체 패키지
US11264349B2 (en) * 2019-12-19 2022-03-01 Micron Technology, Inc. Semiconductor die with capillary flow structures for direct chip attachment
KR102499888B1 (ko) * 2021-06-22 2023-02-16 인하대학교 산학협력단 반도체칩 구조변형 개선공정

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US278046A (en) 1883-05-22 Benjamin ehodes
US1320888A (en) 1919-11-04 Gun-shield
US1476634A (en) 1921-08-22 1923-12-04 Deere & Co Swivel connection for elevator conveyers
WO1996033201A1 (en) 1995-04-21 1996-10-24 Centre National De La Recherche Scientifique (Cnrs) Acyclovir derivatives as antiviral agents
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
CN101246833A (zh) * 2007-02-12 2008-08-20 Psk有限公司 基底位置检测方法、基底处理方法和基底处理装置
US7982309B2 (en) 2007-02-13 2011-07-19 Infineon Technologies Ag Integrated circuit including gas phase deposited packaging material
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP2010263108A (ja) * 2009-05-08 2010-11-18 Elpida Memory Inc 半導体装置及びその製造方法
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
JP2012156389A (ja) 2011-01-27 2012-08-16 Panasonic Corp 半導体装置
KR101246883B1 (ko) 2011-12-09 2013-03-25 박수진 결로방지용 엘이디 표지판
KR101323925B1 (ko) * 2012-03-30 2013-10-31 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR20130122218A (ko) * 2012-04-30 2013-11-07 삼성전기주식회사 언더필 플립칩 패키지 제조방법

Also Published As

Publication number Publication date
US20160005672A1 (en) 2016-01-07
CN105280581B (zh) 2018-04-06
JP2016015486A (ja) 2016-01-28
KR101912491B1 (ko) 2018-10-26
US9887104B2 (en) 2018-02-06
CN105280581A (zh) 2016-01-27
TWI626698B (zh) 2018-06-11
KR20160004922A (ko) 2016-01-13
TW201618195A (zh) 2016-05-16

Similar Documents

Publication Publication Date Title
JP6129902B2 (ja) 電子パッケージ及び第１のダイを第２のダイに接続して電子パッケージを形成する方法
US10453799B2 (en) Logic die and other components embedded in build-up layers
US8304913B2 (en) Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US9147638B2 (en) Interconnect structures for embedded bridge
CN108369939B (zh) 具有电磁干扰屏蔽的半导体封装
EP3772098A1 (en) Multi-die ultrafine pitch patch architecture and method of making
US20150318236A1 (en) Integrated circuit package substrate
US9633937B2 (en) Electronic assembly that includes stacked electronic devices
KR20180020255A (ko) 패키지 온 패키지를 위한 리세싱된 전도성 컨택들을 갖는 집적 회로 구조체들
US20170207170A1 (en) Multi-layer package
US20180323173A1 (en) Connection pads for low cross-talk vertical wirebonds
US9324680B2 (en) Solder attach apparatus and method
US10985080B2 (en) Electronic package that includes lamination layer
US12027496B2 (en) Film in substrate for releasing z stack-up constraint
US11076488B2 (en) Board having electronic component embedded therein
GB2514032A (en) Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US20140097545A1 (en) Package structure and method for manufacturing package structure
JP2009147034A (ja) 回路装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170412

R150 Certificate of patent or registration of utility model

Ref document number: 6129902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250