CN105280581B - 电子封装及连接第一管芯至第二管芯以形成电子封装的方法 - Google Patents

电子封装及连接第一管芯至第二管芯以形成电子封装的方法 Download PDF

Info

Publication number
CN105280581B
CN105280581B CN201510362885.4A CN201510362885A CN105280581B CN 105280581 B CN105280581 B CN 105280581B CN 201510362885 A CN201510362885 A CN 201510362885A CN 105280581 B CN105280581 B CN 105280581B
Authority
CN
China
Prior art keywords
support
tube core
substrate
underfill
electronic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510362885.4A
Other languages
English (en)
Other versions
CN105280581A (zh
Inventor
M·杜贝
R·C·迪埃斯
P·纳尔迪
D·伍德汉姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105280581A publication Critical patent/CN105280581A/zh
Application granted granted Critical
Publication of CN105280581B publication Critical patent/CN105280581B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

公开电子封装及连接第一管芯至第二管芯以形成电子封装的方法。一些实施例涉及电子封装。所述电子封装包括衬底和附加于衬底的管芯。该电子封装还包括由于毛细作用被置于所述管芯和所述衬底之间的底部填充。支撑围绕管芯。该支撑在所有管芯边缘上提供了相同的有益的倒角几何结构。因此，该支撑在所有管芯边缘上提供了相似的应力削减。另一些实施例涉及电子封装的制造方法。该方法包括将管芯附加于衬底以及采用毛细作用将底部填充插入至管芯和衬底之间。该方法还包括将支撑置于管芯周围，以使支撑围绕管芯。

Description

电子封装及连接第一管芯至第二管芯以形成电子封装的方法
技术领域
本文所描述的实施例主要涉及电子封装及连接第一管芯至另一管芯以形成电子封装的方法。
背景技术
尽可能减小晶体管尺寸以跟上摩尔定律就不断地需要减小第一级互连(FLI)间距和凸块尺寸。此外，采用先进的电介质经常导致在硅材料中运用低k和超低k材料。
这些因素的组合导致对于组装时的应力和热机械应力有更高的灵敏度。因此，随着每个新技术的发展，降低热机械应力的解决方案变得更为重要。
在毛细型底部填充组装过程中，设计者需要为环氧树脂纳入排除区域(KOZ)以允许环氧树脂被相对管芯的至少一侧(对于较大的管芯可能多于一侧)放置。需要将KOZ包括在内通常增加了电子封装的整体形状因子。
一个降低热机械应力的先前解决方案是采用毛细型底部填充(CUF)过程。典型的CUF过程在管芯边缘周围形成倒角以帮助降低应力。为达到更严格的KOZ，通常需要额外的步骤(例如，物理的或化学的屏障)。
另一个传统的解决方案采用铸模底部填充(MUF)过程。MUF过程通常用于为薄型封装提供应力降低和翘曲控制。
应力相关的失效通常在大管芯封装中更为关键(且普遍)。例如，服务器和倒装芯片球栅阵列(FCBGA)封装通常更为昂贵。此外，FCBGA封装通常被用于极端条件下的应用中(例如，军事应用)，其中可靠性失效必须极低。
大的电子封装通常也受到其他类型的失效。例如，层间电介质脱层通常发生在较大的封装中。此外，倒角开裂和阻焊剂开裂通常发生在较大的封装中。
热机械铸模显示出倒角几何结构在应力降低中发挥着巨大的作用。图1示出了典型处理器上最大的UF和SR应力。图1示出高倒角相比低倒角少提供了50％的应力。
现有的CUF过程通常仅可控制CUSP。CUSP通常依赖于环氧树脂的量。当采用更多环氧树脂时，对于固定尺寸的KOZ更大的倒角被创建。现有的CUF过程的缺点之一是他们通常无法提供经调整的倒角几何结构。
附图说明
图1A-1E示出了传统倒角几何结构与可被包括于本文中描述的一些电子封装及方法的示例倒角几何结构的所测量应力的对比。
图2示出了一种示例电子封装的分解图。
图3A示出了在支撑置于管芯周围之前图2所示的管芯和支撑的顶视图。
图3B示出了在底部填充固化以保护底部填充的支撑之后图3A所示的电子封装10的横截面图。
图4A和4B示出了另一种示例电子封装，其中支撑包括斜切的内侧底部边缘。
图4C和4D示出了另一种示例电子封装，其中支撑包括通路和外部表面。
图5是示出了图2-4中所示示例电子封装的示例制造方法的流程图。
图6A是电子封装的示意侧视图。
图6B是图6A中所示电子封装的示意顶视图。
图6C示出了包括多个电子封装的晶片。
图7是示出了图6A-6C中所示示例电子封装的示例制造方法的流程图。
图8是包含至少一个本文所描述的电子封装和/或方法的电子设备的框图。
具体实施方式
下文的描述及附图充分阐明了具体的实施方案，可使本领域的技术人员能对其进行实践。其它实施方案可包含结构性的、逻辑性的、电气的、工艺的及其它的变化。一些实施例的部分和特征可包含于或替代其他实施例的部分和特征。权利要求中所公开的实施例包括其所有可用的等效方案。
如本申请中所使用的方向术语，诸如“水平的”，是相对与晶片或衬底的传统平面或表面平行的平面来定义的，而不管晶片或衬底的方向。术语“垂直的”是指如以上定义的水平的相垂直的方向。介词，诸如“在……上(on)”、“侧(side)”(如“侧壁(sidewall)”中的)、“更高(higher)”、“更低(lower)”、“在……上(over)”，以及“在……下(under)”是相对在晶片或衬底的顶面上的传统平面或表面来定义的，而不管晶片或衬底的方向。
本文所描述的示例电子封装和方法可提供在电子封装中减少应力的优越的倒角几何结构。图1A-1E示出了传统倒角几何结构与可被包括于本文中描述的一些电子封装及方法的示例倒角几何结构的所测量应力的对比。
如在图1中所示，SR和UF中接近100％的应力减少可由可被包括于本文中所描述的一些电子封装和方法的示例倒角几何结构来实现。
图1A示出了在本文中所描述的一些电子封装和方法中提出的示例倒角几何结构。图1B示出了具有1mil(密耳)CUSP的高倒角几何结构。图1C示出了具有1密耳CUSP的低倒角几何结构。
在本文所描述的一些形式的电子封装和方法中，半固化环氧树脂窗框状剪裁连同CUF过程一起被采用(例如，可见图2)。在一些示例形式中，CUF过程中的底部填充可被用以保护电子封装的FLI区域。另外，CUF过程中的底部填充可在适当的位置被用以“粘贴(glue)”环氧树脂。本文中所描述的电子封装和方法可提供应力降低及更紧的KOZ。
图3A和3B示出了示例电子封装10。电子封装10包括衬底11和附加于衬底11的管芯12。该电子封装10还包括由于毛细作用被置于管芯12和所述衬底11之间的底部填充13。
支撑14围绕管芯12。支撑14在所有管芯12边缘上提供了相同的有益的倒角几何结构。因此，支撑14在所有管芯边缘上提供了相似的应力削减。
在示于图3A和3B中的示例形式中，支撑14具有大致均匀的横截面。应该注意的是，专门的支撑被考虑，其中支撑14可被设计成在管芯12的一个边缘上提供更高的应力余量，如果管芯12的该边缘具有更高的局部应力。
在一些形式中，支撑14可以是采用已有工业过程(例如，冲压、挤压、轧制等)进行制造的环氧树脂块。作为示例，环氧树脂块可通过采用线和/或喷射水流锯从固化的底部填充的固体块中裁剪出。
在电子封装10的一些形式中，管芯12倒装芯片地结合至衬底11。管芯12结合至衬底11的方式部分依赖于成本、制造考量以及与制造电子封装10相关联的功能(除其他因素以外)。
应该注意的是，底部填充13可将支撑14固定至衬底11和/或管芯12。对支撑14是否被固定至衬底11和/或管芯12的确定可部分地基于电子封装10所使用的材料和元件的类型以及相关的制造成本(除其他因素以外)。
底部填充13可由类似环氧的材料、或其他任何现已知或未来发现的材料形成。被用作底部填充13的材料类型部分依赖于成本、制造考量以及与制造电子封装10相关联的功能(除其他因素以外)。
图3A示出了在支撑14被置于管芯14周围之前管芯12和支撑14的顶视图。图3B示出了在底部填充13被固化以将支撑14固定至底部填充13之后的电子封装10的横截面图。在支撑14和底部填充13之间存在强接口，以使与电子相关联的可靠性问题可被减少。
图4A和4B示出了另一个示例电子封装10，其中支撑14包括内侧底部边缘15A和外侧底部边缘15B。内侧底部边缘15A被斜切以在支撑14被安装在管芯12周围时接收底部填充13。
在图4A和4B中所示的电子封装10的示例形式中，支撑14具有内部上边缘16A和外部上边缘16B。内部上边缘16A包括在支撑14被安装于管芯12周围时接收在管芯12和支撑14之间向上流动的多余底部填充23的通道17。
由于支撑14被安装于管芯12周围而由支撑14施加于底部填充13的力将底部填充13向上推至管芯12和支撑14之间的区域。多余的底部填充13可被储存在通道17中以防止底部填充13翻转至管芯12上。
图4C和4D示出了另一个示例电子封装10，其中支撑14包括内部下边缘18A和外部下边缘18B。支撑14还包括通路19和外部表面20。通路19从支撑14的内部下边缘18A延伸至支撑14的外部表面20，从而使得在支撑14被安装于管芯12周围之后底部填充13可从外部表面20通过通路19流至内部下边缘18。
在示于图4C和4D的示例形式中，支撑14可先于CUF过程被置于管芯12周围。支撑14中的通路19可被用以引导底部填充13流至支撑14的内部下边缘18A(即，管芯12的FLI区域)。在施加底部填充13之前将支撑14置于管芯12周围可减少底部填充13渗出。
应该注意的是，通路19可从支撑14的外部表面20在(i)支撑14的一侧上、(ii)支撑14的多侧上、或(iii)在支撑14的所有侧上延伸。另外，在支撑14的一个、一些或所有侧上支撑14可包括多个通路19。通路19的数量，以及包括通路19的侧的数量，可部分依赖于电子封装10所使用的材料和元件的类型以及相关的制造成本(除其他因素以外)。
图5是示出了电子封装10(见图2和3)的制造方法[500]的流程图。方法[500]包括[510]将管芯12附加于衬底11以及[520]采用毛细作用将底部填充插入至管芯12和衬底11之间。
方法[500]还包括[530]将支撑14置于管芯12周围，以使支撑14围绕管芯12。应该注意的是，在衬底11包括基准标记(未示出)时，支撑14可被更简单地置于管芯12周围，特别是在大规模制造过程中。
在方法[500]的一些形式中，[510]将管芯12附加于衬底11可包括采用倒装芯片结合将管芯12附加于衬底11。管芯12被附加于衬底11的方式部分依赖于成本、制造考量以及与制造电子封装10相关联的功能(除其他因素以外)。
另外，[530]将支撑14置于管芯12周围以使支撑14围绕管芯12可包括(i)用底部填充13将支撑14附加于管芯12；和/或(ii)用底部填充13将支撑14附加于衬底11。对支撑14是否被固定至衬底11和/或管芯12的确定可部分地基于电子封装10所使用的材料和元件的类型以及相关的制造成本(除其他因素以外)。
方法[500]还可包括[540]固化底部填充13。合适的固化工艺可部分地基于电子封装10所使用的材料和元件的类型以及相关的制造成本(除其他因素以外)。
在方法[500]的一些形式中，[530]将支撑14置于管芯12周围以使支撑14围绕管芯12可在[520]采用毛细作用将底部填充插入管芯12和衬底11之间之后尽快地进行并在[540]固化底部填充13之前尽快地进行。支撑14可在[520]插入底部填充13之后，及在固化底部填充13之前尽快被放置，以保证支撑14和底部填充13之间良好的黏着力。
方法[500]还可包括[550]通过支撑14的开口区域(例如，见图4A和4B)将一些底部填充13去除。作为示例，支撑14可包括内部上边缘16A和外部上边缘16B。内部上边缘16A包括在[530]将支撑14置于管芯12周围以使支撑14围绕管芯12期间接收在管芯12和支撑14之间向上流的多余底部填充13的通道17。
由于支撑14被安装于管芯12周围而由支撑14施加于底部填充13的力将底部填充13向上推至管芯12和支撑14之间的区域。在方法[500]的一些形式中，多余的底部填充13可被储存在通道17中以防止底部填充13翻转至管芯12上。
如在图4C和4D中所示，在方法[500]的一些形式中，[520]采用毛细作用将底部填充13插入至管芯12和衬底11之间可包括通过从支撑14的外部表面20到支撑14的下部内部边缘18A(即，管芯12的FLI区域)的支撑14中的通路19插入底部填充13。应该注意的是，通路19可从支撑14的外部表面20在(i)支撑14的一侧上、(ii)支撑14的多侧上或(iii)在支撑14的所有侧上延伸。
另外，支撑14可在支撑14的一个、一些或所有侧上包括多个通路19。通路19的数量，以及包括通路19的侧的数量可部分地依赖于电子封装10所使用的材料和元件的类型以及相关的制造成本(除其他因素以外)。
图6A是电子封装20的示意侧视图。图6B是图6A中所示电子封装20的示意顶视图。电子封装20包括管芯22和模塑至管芯22以使支撑24围绕管芯22的支撑24。电子封装20还包括衬底21和将管芯22和支撑24附加于衬底21的底部填充23。由于底部填充23的毛细作用，底部填充23在一侧的支撑24和管芯22组合和另一侧的衬底21之间延伸。
被包括于电子封装20中的管芯22和支撑24的类型、尺寸和配置部分依赖于电子封装20整体所期望的配置和功能。
在电子封装20的一些形式中，管芯22倒装芯片地结合至衬底21。管芯22被结合至衬底21的方式部分依赖于成本、制造考量以及与制造电子封装20相关联的功能(除其他因素以外)。
电子封装20的形式被考虑，其中衬底21包括多个再分布层(未示出)，并且底部填充23将管芯22和支撑24的组合附加于形成衬底21的再分布层中的至少一个。作为示例，管芯22可通过热压结合被附加至再分布层之一内的导体。
应该注意的是，管芯22可通过任何现今已知或未来发现的结合方法被附加至再分布层之一内的导体。管芯22被结合至衬底21的方式部分地依赖于成本、制造考量以及与制造电子封装20相关联的功能(除其他因素以外)。
如以上关于电子封装10所讨论的，电子封装20中的支撑24可具有大致均匀的横截面。应该注意的是，专门的支撑被考虑，其中支撑24可被设计成在管芯22的一个边缘上提供更高的应力余量，如果管芯22的该边缘具有更高的局部应力。
图7是示出了图6A-6C中所示示例电子封装20的示例制造方法[700]的流程图。方法[700]包括[710]将管芯22模塑至支撑24以使支撑24围绕管芯22，以及[720]将管芯22和支撑24与衬底21邻近放置。方法[700]还包括[730]采用毛细作用将底部填充23插入至支撑24和管芯22的组合和衬底21之间。
在方法[700]的一些形式中，[720]将管芯22和支撑24与衬底21邻近放置包括采用倒装芯片结合将管芯22附加于衬底21。管芯22被附加于衬底21的方式部分地依赖于成本、制造考量以及与制造电子封装20相关联的功能(除其他因素以外)。
方法[700]还可包括[740]在电子封装20中固化底部填充。合适的固化工艺可部分地基于电子封装20所使用的材料和元件的类型以及相关的制造成本(除其他因素以外)。
方法[700]还可包括[750]将管芯22和支撑24的组合从包括多个电子封装20的晶片25分离，其中每个电子封装20包括管芯22和支撑24。图6C示出了包括多个电子封装20的晶片25。
在方法[700]的一些形式中，每个电子封装可通过切割晶片25(例如，沿着线26)彼此分离。合适的分离工艺可部分地基于电子封装10所使用的材料和元件的类型以及相关的制造成本(除其他因素以外)。
为了随后制造到电子封装之中，本文中所描述的方法[700]可允许单个或多个管芯22与支撑24一起被制造。作为示例，管芯22可通过采用改良的eWLB(嵌入式晶片级球栅阵列)工艺被模塑至衬底24。
应该注意的是，用改良eWLB工艺制造的电子封装20可非常适合大规模制造。另外，管芯22可被嵌入在用改良eWLB工艺制造的电子封装20时形成衬底21的再分布层之一中。管芯22被嵌入至衬底21的程度部分地依赖于成本、配置、制造考量以及与制造电子封装10相关联的功能(除其他因素以外)。
底部填充23可由类似环氧的材料、或其他任何现已知或未来发现的材料形成。被用作底部填充23的材料类型部分地依赖于成本、制造考量以及与制造电子封装80相关联的功能(除其他因素以外)。
方法[700]的其他形式被考虑，其中相似的过程(或过程的部分)被重复以将额外的管芯22置于相同的衬底21上。额外的管芯22可采用倒装芯片结合被嵌入衬底21或被附加于衬底21。
简单总结
在一些形式中，本文中所描述的电子封装和方法可提供改良的可靠性。作为示例，可获得超过100％的应力削减。另外，对于较大的管芯封装可获得更低的不良率。
应该注意的是，环氧树脂块可依据不同产品的应力要求而被区别设计。作为示例，水分吸收可被减少，因为更适合的材料可被用以限制水分吸收(相对于传统CUF/MUF工艺中所采用的材料)。
在一些形式中，本文中所描述的电子封装和方法可通过改善的可靠性和更大的KOZ控制促进成本降低。作为示例，本文中所描述的电子封装和方法可为潜在的MUF工艺节省成本，因为许多传统的MUF工艺浪费了95％的模塑材料，而因此增加不必要的成本。
另外，本文中所描述的电子封装和方法可仅需要一个固化步骤。仅一个固化步骤的需求相比传统工艺可提供降低的组装成本。
本文中所描述的电子封装和方法相比传统的电子封装和方法可提供更好的翘曲控制。使本文中所描述的电子封装和方法提供更好的翘曲控制的一个因素是，在一些方式中，整个衬底可被环氧树脂块所覆盖。由于整个衬底可被环氧树脂块所覆盖，本文中所描述的电子封装和方法可被用作MUF的替换。
另外，环氧树脂块可实现能够采用相比传统工艺促进改良的可制造性的更宽泛的材料。应该注意的是，一些潜在的材料可提供对于翘曲点更好的控制。MUF翘曲的预测和控制现今在现有工艺中是非常差的，一部分由于翘曲点的高敏感性。
为了更好地解释本文中所描述的方法和装置，非限制性的实施例列表在此被提供。
示例1包括电子封装。该电子封装包括衬底；附加于衬底的管芯；以及由于毛细作用被置于管芯和衬底之间的底部填充；以及围绕管芯的支撑。
示例2包括示例1中的电子封装，其中管芯倒装芯片地结合至衬底。
示例3包括示例1-2中的任一项的电子封装，其中底部填充将支撑固定于衬底。
示例4包括示例1-3中的任一项的电子封装，其中底部填充将支撑固定于管芯。
示例5包括示例1-4中的任一项的电子封装，其中支撑具有大致均匀的横截面。
示例6包括示例1-5中的任一项的电子封装，其中支撑具有内部底边缘和外部底边缘，内部底边缘被斜切以在支撑安装在管芯周围时接收底部填充。
示例7包括示例6中的电子封装，其中支撑具有内部上边缘和外部上边缘，内部上边缘包括在支撑安装在管芯周围时接收在管芯和支撑之间向上流动的过量底部填充的通道。
示例8包括示例1-7中的任一项的电子封装，其中支撑的横截面变化以使横截面在管芯上应力相对较大的区域更大，而在管芯上应力相对较小的区域更小。
示例9包括示例8中的电子封装，其中支撑具有内部下边缘和外部下边缘，支撑包括通路和外部表面，通路从支撑的内部下边缘延伸至支撑的外部表面，从而在支撑安装在管芯周围时，底部填充从外部表面通过通路流至内部下边缘。
示例10包括示例9中的电子封装，其中通路在支撑的一侧上从支撑的外部表面延伸。
示例11包括方法，其中包括将管芯附加于衬底；采用毛细作用将底部填充插入管芯和衬底之间；将支撑置于管芯周围以使支撑围绕管芯。
示例12包括示例11中的方法，其中将管芯附加于衬底包括采用倒装芯片结合将管芯附加于衬底。
示例13包括示例11-12中任一项的方法，其中将支撑置于管芯周围以使支撑围绕在管芯周围包括采用底部填充将支撑附加于管芯。
示例14包括示例11-13中任一项的方法，其中将支撑置于管芯周围以使支撑围绕在管芯周围包括采用底部填充将支撑附加于衬底。
示例15包括示例11-14中的任一项的方法，且还包括固化底部填充。
示例16包括示例11-15中的任一项的方法，且还包括通过所述支撑中的开口区域去除底部填充。
示例17包括示例11-16中的任一项的方法，其中采用毛细作用将底部填充插入管芯和衬底之间包括通过从支撑的外部表面到支撑的下部内部边缘的支撑中的通路插入底部填充。
示例18包括电子封装。该电子封装包括管芯；模塑至管芯的支撑，其中支撑围绕管芯；衬底；由于支撑和管芯与衬底之间的底部填充的毛细作用将管芯和支撑附加于衬底的底部填充。
示例19包括示例18中的电子封装，其中管芯倒装芯片地结合至衬底。
示例20包括示例18-19中的任一项的电子封装，其中衬底包括多个再分布层，并且底部填充将管芯和支撑附加于形成衬底的再分布层中的至少一个。
示例21包括示例18-20中的任一项的电子封装，其中支撑具有大致均匀的横截面。
示例22包括方法，其中包括将管芯模塑至支撑以使支撑围绕管芯；将管芯和支撑与衬底邻近放置；以及采用毛细作用将底部填充插入衬底与管芯和支撑之间。
示例23包括示例22中的方法，其中将管芯和支撑与衬底邻近放置包括采用倒装芯片结合将管芯附加于衬底。
示例24包括示例22-23中的任一项的方法，且还包括固化底部填充。
示例25包括示例22-24中的任一项的方法，还包括将管芯和支撑从包括多个管芯和多个支撑的晶片中分离。
这些及其他示例和本电子设备、焊接成分、以及相关方法的特征将在详细说明中被部分公开。本概述旨在提供本主题的非限制性示例，这并不旨在提供排他的或穷举的解释。详细说明被包括以提供该系统及方法的更多信息。
采用本公开中描述的电子封装方法的电子设备的实例被用以为本发明示例更高等级的器件应用。图8是包含至少一个本文所描述的电子封装和/或方法的电子设备800的结构框图。电子器件800只是本发明实施例可应用的一个电子系统的实例。
电子器件800的实例包括，但不仅限于个人计算机、平板计算机、移动电话、游戏设备、MP3或其他数字音乐播放器等。在本实例中，电子器件800包括包含耦合系统中不同组件的系统总线802的数据处理系统。系统总线802提供了电子器件800中各组件之间的通信链接，且可由单一总线、多总线的组合或其他任何合适的形式实现。
电子封装810被耦合至系统总线802。上述电子封装810可包含任何电路或电路的组合。在一个具体实施例中，上述电子封装810包含可以是任何类型的处理器812。如本文中所使用的，“处理器(processor)”表示任何类型的计算电路，例如但不仅限于微处理器、微控制器、复杂指令集计算(CISC)微处理器、简化指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、图形处理器、数字信号处理器(DSP)、多核处理器、或其他任何类型的处理器或处理电路。
可被包括在电子封装810中的其它类型的电路是定制电路、专用集成电路(ASIC)等,诸如，举例而言，用于类似移动电话、平板计算机、膝上型计算机、对讲机和类似电子系统的无线设备中的一个或多个电路(例如通信电路814)。上述集成电路可执行其他任何类型的功能。
电子设备800也包括外部存储器820，其又可包括一个或多个适合特定应用的存储器单元，诸如随机存取存储器(RAM)形式的主存储器822，一个或多个硬盘驱动器824，和/或处理可移动介质826(诸如光盘(CD)、闪存驱动器卡、数字视频光盘(DVD)等)的一个或多个驱动器。
电子设备800还可包含显示设备816，一个或多个扬声器818，以及键盘和/或控制器830，其中可包含鼠标、轨迹球、触摸屏、声音识别设备、或其他任何允许系统使用者输入信息至电子器件800及从其接收信息的设备。
本概述旨在提供本主题的非限制性示例，这并不旨在提供排他的或穷举的解释。详细说明被包括以提供该方法的更多信息。
以上的详细说明包括对于构成了详细说明的一部分的附图的引用。附图以示例的方式示出，通过图示的方式，附图展示了可被用于本发明的具体实施例。这些实施例也在本文中被称为“示例”。这样的实例可包括除图示或描述以外的元素。然而，本发明的发明人也考虑了那些只采用本文中显示或描述元素的实例。此外，本发明的发明人也考虑了使用本文中所显示或描述元素的任何排列组合的实例(或其中的一个或多个方面)，如本文中显示或描述的，或者关于一个特定的实例(或其中的一个或多个方面)，或者关于其他实例(或其中的一个或多个方面)。
在本文中，术语“一个”，如专利文档中常见的，用以包括一个或不止一个，区别于其他任何“至少一个”或“一个或多个”的示例或用法。在本文中，术语“或”指的是非排他性的或，正如“A或B”包括“A但非B”，“B但非A”，以及“A和B”，除非另有说明。在本文中，术语“包含(including)”和“其中(in which)”分别用作对应术语“包括(comprising)”和“其中(wherein)”的通俗英文(plain English)的等效项。并且，在以下的权利要求中，术语“包含”和“包括”是开放的，即包括除权利要求中该术语之后所列元素以外元素的系统、器件、制品、组分、配方、或过程仍然被认为在该权利要求范围以内。另外，在以下的权利要求中，术语“第一”，“第二”，和“第三”等只用以标识，并不旨在对其对象强加数量要求。
以上的描述旨在是说明性的，而不是限制性。例如，上述的示例(或其中一个或多个方面)可用于彼此组合。例如，当本领域普通技术人员阅读过以上描述后，可使用其他实施例。
为了符合37C.F.R.§1.72(b)之要求，给出了说明书摘要，以使读者可以快速确定本技术公开的属性。该摘要是基于以下理解而提交的：该摘要并不会被用于解释或限制本说明之权利要求的范围或含义。
而且，在上述详细说明中，各种特征可被组合在一起从而简化本公开。这不应解释为旨在表示：未写入权利要求的所公开特征对于任何权利要求是必须的。本发明主题可体现为比并不需要满足特定的所公开实施例中所有的特征更少的特征。因此，上述权利要求由此被结合到详细说明中，而每项权利要求作为独立的实施方案保持了其独立性，并且可以考虑将这些实施方案以不同的排列组合方式彼此相互结合。本发明的范围应参照所附的权利要求及其等效的全部范围而确定。

Claims (22)

1.一种电子封装，包括：
衬底；
管芯，所述管芯被附于所述衬底；
底部填充，所述底部填充由于毛细作用被置于所述管芯和所述衬底之间；以及
支撑，所述支撑围绕所述管芯，所述支撑的横截面变化以使所述横截面在所述管芯上应力相对较大的区域更大，而在所述管芯上应力相对较小的区域更小。
2.如权利要求1所述的电子封装，其中所述管芯倒装芯片地结合至所述衬底。
3.如权利要求1-2中任一项所述的电子封装，其中所述底部填充将所述支撑固定到所述衬底。
4.如权利要求1-2中任一项所述的电子封装，其中所述底部填充将所述支撑固定到所述管芯。
5.如权利要求1所述的电子封装，其中所述支撑具有内部底边缘和外部底边缘，所述内部底边缘被斜切以在所述支撑安装在所述管芯周围时接收底部填充。
6.如权利要求5所述的电子封装，其中所述支撑具有内部上边缘和外部上边缘，所述内部上边缘包括在所述支撑安装在所述管芯周围时接收在所述管芯和所述支撑之间向上流动的过量底部填充的通道。
7.如权利要求1所述的电子封装，其中所述支撑具有内部下边缘和外部下边缘，所述支撑包括通路和外部表面，所述通路从所述支撑的所述内部下边缘延伸至所述支撑的所述外部表面，从而在所述支撑安装在所述管芯周围时，底部填充从所述外部表面通过所述通路流至所述内部下边缘。
8.如权利要求7所述的电子封装，其中所述通路在所述支撑的一侧上从所述支撑的所述外部表面延伸。
9.一种制造电子封装的方法包括：
将管芯附加于衬底；
采用毛细作用将底部填充插入所述管芯和所述衬底之间；以及
将支撑置于所述管芯周围，以使所述支撑围绕所述管芯，所述支撑的横截面变化以使所述横截面在所述管芯上应力相对较大的区域更大，而在所述管芯上应力相对较小的区域更小。
10.如权利要求9所述的方法，其中将所述管芯附加于所述衬底包括采用倒装芯片结合将所述管芯附加于所述衬底。
11.如权利要求9-10中任一项所述的方法，其中将支撑置于所述管芯周围以使支撑围绕在所述管芯周围包括采用所述底部填充将所述支撑附加于所述管芯。
12.如权利要求9-10中任一项所述的方法，其中将支撑置于所述管芯周围以使支撑围绕在所述管芯周围包括采用所述底部填充将所述支撑附加于所述衬底。
13.如权利要求9-10中任一项所述的方法，还包括固化所述底部填充。
14.如权利要求9-10中任一项所述的方法，还包括通过所述支撑中的开口区域去除底部填充。
15.如权利要求9-10中任一项所述的方法，其中采用毛细作用将底部填充插入所述管芯和所述衬底之间包括通过从所述支撑的外部表面到所述支撑的下部内部边缘的所述支撑中的通路插入所述底部填充。
16.一种电子封装，包括：
管芯；
支撑，所述支撑被模塑至所述管芯，其中所述支撑围绕所述管芯，所述支撑的横截面变化以使所述横截面在所述管芯上应力相对较大的区域更大，而在所述管芯上应力相对较小的区域更小；
衬底；以及
底部填充，所述底部填充由于所述支撑和所述管芯与所述衬底之间所述底部填充的毛细作用将所述管芯和所述支撑附加于所述衬底。
17.如权利要求16所述的电子封装，其中所述管芯倒装芯片地结合至所述衬底。
18.如权利要求16所述的电子封装，其中所述衬底包括多个再分布层，并且所述底部填充将所述管芯和所述支撑附加于形成所述衬底的所述再分布层的至少一个。
19.一种制造电子封装的方法包括：
将管芯模塑至支撑，以使所述支撑围绕所述管芯；
将所述管芯和所述支撑与衬底邻近放置；以及
采用毛细作用将底部填充插入所述衬底与所述管芯和支撑之间。
20.如权利要求19所述的方法，其中将所述管芯和所述支撑与所述衬底邻近放置包括采用倒装芯片结合将所述管芯附加于所述衬底。
21.如权利要求19-20中任一项所述的方法，还包括固化所述底部填充。
22.如权利要求19-20中任一项所述的方法，还包括将所述管芯和所述支撑从包括多个管芯和多个支撑的晶片中分离。
CN201510362885.4A 2014-07-03 2015-06-26 电子封装及连接第一管芯至第二管芯以形成电子封装的方法 Expired - Fee Related CN105280581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/323,077 2014-07-03
US14/323,077 US9887104B2 (en) 2014-07-03 2014-07-03 Electronic package and method of connecting a first die to a second die to form an electronic package

Publications (2)

Publication Number Publication Date
CN105280581A CN105280581A (zh) 2016-01-27
CN105280581B true CN105280581B (zh) 2018-04-06

Family

ID=55017531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510362885.4A Expired - Fee Related CN105280581B (zh) 2014-07-03 2015-06-26 电子封装及连接第一管芯至第二管芯以形成电子封装的方法

Country Status (5)

Country Link
US (1) US9887104B2 (zh)
JP (1) JP6129902B2 (zh)
KR (1) KR101912491B1 (zh)
CN (1) CN105280581B (zh)
TW (1) TWI626698B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721906B2 (en) * 2015-08-31 2017-08-01 Intel Corporation Electronic package with corner supports
KR102406668B1 (ko) 2016-04-26 2022-06-08 삼성전자주식회사 결함 발생 방지를 위한 반도체 소자 제조 방법
KR102565715B1 (ko) 2019-05-03 2023-08-10 삼성전자주식회사 반도체 패키지
US11264349B2 (en) 2019-12-19 2022-03-01 Micron Technology, Inc. Semiconductor die with capillary flow structures for direct chip attachment
KR102499888B1 (ko) * 2021-06-22 2023-02-16 인하대학교 산학협력단 반도체칩 구조변형 개선공정

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
CN101246833A (zh) * 2007-02-12 2008-08-20 Psk有限公司 基底位置检测方法、基底处理方法和基底处理装置
CN102237281A (zh) * 2010-04-27 2011-11-09 新科金朋有限公司 半导体器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1320888A (en) 1919-11-04 Gun-shield
US278046A (en) 1883-05-22 Benjamin ehodes
US1476634A (en) 1921-08-22 1923-12-04 Deere & Co Swivel connection for elevator conveyers
AU5511196A (en) 1995-04-21 1996-11-07 Centre National De La Recherche Scientifique (Cnrs) Acyclovir derivatives as antiviral agents
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US7982309B2 (en) 2007-02-13 2011-07-19 Infineon Technologies Ag Integrated circuit including gas phase deposited packaging material
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP2010263108A (ja) * 2009-05-08 2010-11-18 Elpida Memory Inc 半導体装置及びその製造方法
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
JP2012156389A (ja) 2011-01-27 2012-08-16 Panasonic Corp 半導体装置
KR101246883B1 (ko) 2011-12-09 2013-03-25 박수진 결로방지용 엘이디 표지판
KR101323925B1 (ko) * 2012-03-30 2013-10-31 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR20130122218A (ko) * 2012-04-30 2013-11-07 삼성전기주식회사 언더필 플립칩 패키지 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
CN101246833A (zh) * 2007-02-12 2008-08-20 Psk有限公司 基底位置检测方法、基底处理方法和基底处理装置
CN102237281A (zh) * 2010-04-27 2011-11-09 新科金朋有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI626698B (zh) 2018-06-11
TW201618195A (zh) 2016-05-16
KR20160004922A (ko) 2016-01-13
US20160005672A1 (en) 2016-01-07
KR101912491B1 (ko) 2018-10-26
US9887104B2 (en) 2018-02-06
JP2016015486A (ja) 2016-01-28
JP6129902B2 (ja) 2017-05-17
CN105280581A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
CN105280581B (zh) 电子封装及连接第一管芯至第二管芯以形成电子封装的方法
US10014263B2 (en) Package assembly for embedded die and associated techniques and configurations
US20180315737A1 (en) Integrated circuit package having wirebonded multi-die stack
US11694959B2 (en) Multi-die ultrafine pitch patch architecture and method of making
TWI808163B (zh) 多晶片封裝
US10580758B2 (en) Scalable package architecture and associated techniques and configurations
CN106611714A (zh) 半导体装置及其制造方法
EP3462491A1 (en) Novel architecture material and process to improve thermal performance of the embedded die package
JP2010515242A (ja) 封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ
US9633937B2 (en) Electronic assembly that includes stacked electronic devices
US9601421B2 (en) BBUL material integration in-plane with embedded die for warpage control
US20180033775A1 (en) Packages with Die Stack Including Exposed Molding Underfill
CN104952865B (zh) 电子封装和将第一管芯连接到第二管芯以形成电子封装的方法
CN106663674A (zh) 具有模制化合物的集成电路组件
US9659815B2 (en) System, method, and computer program product for a cavity package-on-package structure
CN109920787B (zh) 互连结构的设计方法、装置及制造方法
CN106133905A (zh) 集成电路封装衬底
KR102154830B1 (ko) 반도체 패키지 및 그 제조 방법
CN109585311A (zh) 具有集成无源电子器件的封装上封装方法和设备
US9831104B1 (en) Techniques for molded underfill for integrated circuit dies
US12027496B2 (en) Film in substrate for releasing z stack-up constraint
CN107636812A (zh) 双材料高k热密封剂系统
EP4152374A1 (en) Moat protection to prevent crack propagation in glass core substrates or glass interposers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180406

Termination date: 20210626

CF01 Termination of patent right due to non-payment of annual fee