CN111048490A - 半导体存储装置及其制造方法 - Google Patents

半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN111048490A
CN111048490A CN201910317221.4A CN201910317221A CN111048490A CN 111048490 A CN111048490 A CN 111048490A CN 201910317221 A CN201910317221 A CN 201910317221A CN 111048490 A CN111048490 A CN 111048490A
Authority
CN
China
Prior art keywords
memory die
memory
edge portions
die
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910317221.4A
Other languages
English (en)
Inventor
安庭奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111048490A publication Critical patent/CN111048490A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种半导体存储装置及其制造方法。制造其中堆叠有多个存储器裸片的半导体存储装置的方法包括在晶片上形成第一存储器裸片。在其上形成有第一存储器裸片的晶片上沉积底部填充材料，以形成底部填充层的第一部分。通过执行半锯切工艺去除底部填充层的留在第一存储器裸片的顶表面上的第一部分，并且在去除底部填充层的第一部分期间，去除第一存储器裸片的边缘部分的一部分，以形成第一空腔。在第一存储器裸片上形成第二存储器裸片。在包括形成在其上的第二存储器裸片的晶片上沉积底部填充材料，以形成底部填充层的第二部分。

Description

半导体存储装置及其制造方法
相关申请的交叉引用
该专利申请要求于2018年10月15日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2018-0122509的优先权，其公开内容通过引用整体结合于此。
技术领域
与示例实施例一致的装置和方法涉及一种半导体存储装置及其制造方法，该半导体存储装置的尺寸可以通过在不使用内插件(interposer)的情况下堆叠相同类型的存储器芯片而减小。
背景技术
正在应用存储器裸片(memory dies)沿竖直方向堆叠在晶片上的芯片堆叠结构，以增加每单位面积的存储容量和数据处理能力。在将存储器裸片竖直地堆叠在晶片上之后，可以将晶片切割成单独的芯片封装单元，并且每个芯片封装件可以接合到控制器和印刷电路板(PCB)。相同类型的存储器裸片可以堆叠在晶片上并且经由穿硅通路(through-silicon via，TSV)连接到控制器。传统的半导体存储装置可能需要很大的基板晶片来堆叠相同类型的存储器裸片。由于传统的半导体存储装置使用了内插件，因此传统的半导体存储装置中需要内插晶片。
发明内容
本发明构思的示例实施例提供了一种可以通过在不使用内插件的情况下堆叠相同类型的芯片来减小其尺寸的半导体存储装置及其制造方法。
根据示例实施例，提供了一种制造其中堆叠有多个存储器裸片的半导体存储装置的方法。所述方法包括：在晶片上形成多个第一存储器裸片；在包括形成在其上的所述多个第一存储器裸片的所述晶片上沉积底部填充材料，以形成底部填充层的第一段，所述底部填充层的所述第一段包括留在所述多个第一存储器裸片的顶表面上的所述底部填充层的第一部分；执行第一半锯切工艺，以去除所述底部填充层的所述第一部分，并且在去除所述底部填充层的所述第一部分期间去除所述多个第一存储器裸片中的每个第一存储器裸片的边缘部分的一部分，以形成第一空腔；在所述多个第一存储器裸片上形成多个第二存储器裸片；在包括形成在其上的所述多个第二存储器裸片的所述晶片上沉积所述底部填充材料，以在所述底部填充层的所述第一端的剩余部分上形成所述底部填充层的第二段，所述底部填充层的所述第二段包括留在所述多个第二存储器裸片的顶表面上的所述底部填充层的第二部分；以及执行第二半锯切工艺，以去除所述底部填充层的所述第二部分，并且在去除所述底部填充层的所述第二部分期间去除所述多个第二存储器裸片中的每个第二存储器裸片的边缘部分的一部分，以形成第二空腔。
根据示例实施例，提供了一种其中堆叠有多个存储器裸片的制造半导体存储装置的方法。所述方法包括：在晶片上形成多个第一存储器裸片；去除所述多个第一存储器裸片中的每个第一存储器裸片的边缘部分的一部分以形成第一空腔；在包括形成在其上的所述多个第一存储器裸片的所述晶片上沉积底部填充材料，以形成底部填充层的第一部分；在所述多个第一存储器裸片上形成多个第二存储器裸片；去除所述多个第二存储器裸片中的每个第二存储器裸片的边缘部分的一部分以形成第二空腔；以及在包括形成在其上的所述多个第二存储器裸片的所述晶片上沉积所述底部填充材料，以形成所述底部填充层的第二部分。
根据示例实施例，提供了一种半导体存储装置，所述半导体存储装置可以包括：位于基板上的第一存储器裸片、位于所述第一存储器裸片上的第二存储器裸片、位于所述第二存储器裸片上的第三存储器裸片和位于所述第三存储器裸片上的第四存储器裸片。所述第一存储器裸片可以包括位于所述第一存储器裸片的边缘部分与顶表面之间的台阶。所述第一存储器裸片的台阶可以是通过所述第一存储器裸片的所述边缘部分的一部分被去除来限定的。所述第二存储器裸片可以包括位于所述第二存储器裸片的边缘部分与顶表面之间的台阶。所述第二存储器裸片的台阶可以是通过所述第二存储器裸片的所述边缘部分的一部分被去除来限定的。所述第三存储器裸片可以包括位于所述第三存储器裸片的边缘部分与顶表面之间的台阶。所述第三存储器裸片的台阶可以是通过所述第三存储器裸片的所述边缘部分的一部分被去除来限定的。
根据示例实施例，提供了一种半导体存储装置，所述半导体存储装置可以包括：位于基板上的第一存储器裸片、位于所述第一存储器裸片上的第二存储器裸片、位于所述第二存储器裸片上的第三存储器裸片和位于所述第三存储器裸片上的第四存储器裸片。所述第一存储器裸片可以包括位于所述第一存储器裸片的边缘部分与顶表面之间的第一空腔。所述第一存储器裸片的第一空腔可以是通过所述第一存储器裸片的所述边缘部分的一部分被去除来限定的。所述第二存储器裸片可以包括位于所述第二存储器裸片的边缘部分与顶表面之间的第二空腔。所述第二存储器裸片的第二空腔可以是通过所述第二存储器裸片的所述边缘部分的一部分被去除来限定的。所述第三存储器裸片可以包括位于所述第三存储器裸片的边缘部与顶表面之间的第三空腔。所述第三存储器裸片的空腔可以是通过所述第三存储器裸片的所述边缘部分的一部分被去除来限定的。
附图说明
图1是示出根据本发明构思的实施例的半导体芯片模块的视图。
图2是示出设置在基板上的多个半导体存储装置的视图。
图3A和图3B是示出根据本发明构思的实施例的去除了存储器裸片的顶表面的边缘部分的半导体存储装置的视图。
图4至图18是示出根据本发明构思的实施例的制造半导体存储装置的方法的视图。
图19至图29是示出根据本发明构思的实施例的制造半导体存储装置的方法的视图。
具体实施方式
将参照附图描述根据本发明构思的实施例的半导体存储装置及其制造方法。
图1是示出根据本发明构思的实施例的半导体芯片模块的视图。图2是示出设置在基板上的多个半导体存储装置的视图。
参照图1和图2，半导体芯片模块可以包括半导体存储装置100和控制器200。
半导体存储装置100可以具有多芯片封装结构，在该多芯片封装结构中多个存储器裸片D1至D4沿竖直方向堆叠。多个存储器裸片D1至D4可以是具有相同尺寸的相同的存储器裸片。第一存储器裸片D1可以设置在晶片上，第二存储器裸片D2可以设置在第一存储器裸片D1上。第三存储器裸片D3可以设置在第二存储器裸片D2上。第四存储器裸片D4可以设置在第三存储器裸片D3上。第一存储器裸片D1至第四存储器裸片D4可以通过多个穿硅通路(TSV)连接至控制器200。设置成彼此竖直对应的多个TSV可以通过设置在多个存储器裸片D1至D4之间的微凸块MB彼此连接。
半导体存储装置100可以是堆叠有多个存储器裸片D1至D4的高带宽存储器(HBM)。图2示出了使用三维(3D)解决方法来配置半导体芯片模块的示例。然而，本发明构思不限于此，并且可以使用2.5维(2.5D)解决方法来配置半导体芯片模块。
尽管图1和图2示出了堆叠有四个存储器裸片D1至D4的情况，但本发明构思不限于此，可以堆叠两个存储器裸片或至少六个存储器裸片。控制器200可以包括被配置用于片内终结(on-die termination，ODT)控制的ODT控制器210。半导体存储装置100可以通过多个倒装凸块FB连接到控制器200。
可以响应于来自控制器200的第一片选信号CS1来启用第一存储器裸片D1。第一存储器裸片D1可以从控制器200接收作为控制信号的命令和地址CA。第一存储器裸片D1可以从控制器200接收写入数据或者向控制器200发送读取数据。第一存储器裸片D1可以在写入操作期间从控制器200接收数据DQ，或者可以在读取操作期间向控制器200发送数据DQ。
第一存储器裸片D1可以响应于来自包括在控制器200中的ODT控制器210的第一片内控制信号OCS1而对第一存储器裸片D1执行ODT。
可以响应于来自控制器200的第二芯片选择信号CS2来启用第二存储器裸片D2。第二存储器裸片D2可以从控制器200接收作为控制信号的命令和地址CA。第二存储器裸片D2可以从控制器200接收写入数据或者向控制器200发送读取数据。第二存储器裸片D2可以在写入操作期间从控制器200接收数据DQ，或者可以在读取操作期间向控制器发送数据DQ。
第二存储器裸片D2可以响应于来自包括在控制器200中的ODT控制器210的第二片内控制信号OCS2而对第二存储器裸片D2执行ODT。
第三存储器裸片D3和第四存储器裸片D4也可以从控制器200接收控制信号并且像第一存储器裸片D1和第二存储器裸片D2那样操作。可以分别响应于第三芯片选择信号CS3和第四芯片选择信号CS4来启用第三存储器裸片D3和第四存储器裸片D4。第三存储器裸片D3可以从控制器200接收作为控制信号的命令和地址CA。第四存储器裸片D4可以从控制器200接收作为控制信号的命令和地址CA。第三存储器裸片D3可以在写入操作期间从控制器200接收数据DQ，或者可以在读取操作期间向控制器200发送数据DQ。第四存储器裸片D4可以在写入操作期间从控制器200接收数据DQ，或者可以在读取操作期间向控制器200发送数据DQ。第三存储器裸片D3可以响应于来自包括在控制器200中的ODT控制器210的第三片内控制信号OCS3而对第三存储器裸片D3执行ODT。第四存储器裸片D4可以响应于来自包括在控制器200中的ODT控制器210的第四片内控制信号OCS4而对第四存储器裸片D4执行ODT。
图1和图2中所示的控制器200可以是Android、iOS、Windows Phone，bada、PDA、BlackBerry或在移动操作系统(OS)中驱动的移动应用程序(AP)。图1和图2中所示的半导体存储装置100可以是动态随机存取存储器(DRAM)。
图3A和图3B是示出根据本发明构思的实施例的去除了存储器裸片的顶部边缘部分的半导体存储装置100的视图。
参照图3A和图3B，可以通过去除存储器裸片的顶部边缘部分来制造根据本发明构思的实施例的半导体存储装置100。当在制造半导体存储装置100的工艺期间沉积了底部填充物时，底部填充物可能溢出到存储器裸片的顶表面上。在根据本发明构思的半导体存储装置100中，可以从存储器裸片的顶表面去除多余的底部填充物，以限制和/或防止存储器裸片的顶表面被底部填充物污染。
作为示例，在沉积了底部填充物之后，可以在去除底部填充物的工艺期间去除存储器裸片的边缘部分的期望的(和/或预定的)一部分，以形成空腔。
作为示例，可以去除存储器裸片的边缘部分110、120和130的期望的(和/或预定的)部分以形成空腔110a、120a和130a，并且可以用底部填充物填充空腔110a、120a和130a。
在沿竖直方向堆叠的多个存储器裸片D1至D4中，可以去除除了设置在最上层的第四存储器裸片D4之外的第一存储器裸片D1的顶表面的边缘部分110、第二存储器裸片D2的顶表面的边缘部分120和第三存储器裸片D3的顶表面的边缘部分130，以形成空腔110a、120a和130a。也就是说，第一存储器裸片D1的边缘部分110、第二存储器裸片D2的边缘部分120和第三存储器裸片D3的边缘部分130可以被去除期望的(和/或预定的)深度，使得可以在边缘部分110、120和130与第一存储器裸片D1至第三存储器裸片D3的顶表面之间形成台阶。由于设置在最上层的第四存储器裸片D4上未堆叠其他存储器裸片，所以第四存储器裸片D4不会受底部填充物的影响。不需要在设置在最上层的第四存储器裸片D4中形成单独的空腔。
由于在本发明构思的半导体存储装置100中未设置内插件，因此在制造工艺期间不需要应用内插晶片。因此，可以在半导体存储装置100的制造期间节省一个晶片，并且因此可以降低制造成本。此外，存储器裸片堆叠可以彼此相邻地设置，使得可以减小划线通道(scribe lanes，SL)之间的距离，并且可以使用一个晶片制造出更多的半导体存储装置100。
图4至图18是示出根据本发明构思的实施例的制造半导体存储装置的方法的视图。
参照图4，可以在晶片上形成多个第一存储器裸片D1。多个第一存储器裸片D1可以被设置成彼此分开期望的(和/或预定的)距离，使得可以在完成存储器裸片D1至D4的堆叠之后执行划线工艺。
此后，参照图5，可以沿着划线通道SL将底部填充材料140a沉积在其上设置有第一存储器裸片D1的晶片上。
随后，参照图6，沉积在晶片上的底部填充材料140a可以被烧结以形成底部填充层140。在这种情况下，底部填充材料140a的一部分可能溢出到第一存储器裸片D1的顶表面上。当底部填充层140留在第一存储器裸片D1的顶表面上时，留下的底部填充层140可能会阻碍堆叠第二存储器裸片D2的后续工艺。第一存储器裸片D1的顶表面上留下的底部填充层140可以被称为底部填充层140的第一部分140p1。
参照图7A，可以执行半锯切工艺来去除底部填充层140的留在第一存储器裸片D1的顶表面上的第一部分140p1。在这种情况下，在去除底部填充层140期间，第一存储器裸片D1的边缘部分110可以与底部填充层140一起被去除期望的(和/或预定的)厚度。第一存储器裸片D1的边缘部分110可以被去除期望的(和/或预定的)厚度，以形成第一空腔110a。
参照图7B，可以将第一存储器裸片D1的四个边的边缘部分110去除期望的(和/或预定的)厚度，以形成第一空腔110a。在下文中，可以将沿着X轴的两个边缘部分110称为X轴向边缘部分110X，可以将沿着Y轴的两个边缘部分110称为Y轴向边缘部分110Y。也就是说，可以通过将第一存储器裸片D1的两个X轴向边缘部分110X和两个Y轴向边缘部分110Y都去除期望的(和/或预定的)厚度来形成第一空腔110a。
参照图7C，可以将第一存储器裸片D1的两个Y轴向边缘部分110Y去除期望的(和/或预定的)厚度以形成第一空腔110a。也就是说，可以通过将第一存储器裸片D1的两个Y轴向边缘部分110Y都去除期望的(和/或预定的)厚度来形成第一空腔110a。在第一存储器裸片D1中形成第一空腔110a的方向可以根据底部填充材料140a的沉积方向而变化。当底部填充材料140a沿第一存储器裸片D1的Y轴方向沉积时，可以通过将第一存储器裸片D1的两个Y轴向边缘部分110Y去除期望的(和/或预定的)厚度，来形成第一空腔110a。
参照7D，可以将第一存储器裸片D1的两个X轴向边缘部分110X去除期望的(和/或预定的)厚度以形成第一空腔110a。也就是说，可以通过将第一存储器裸片D1的两个X轴向边缘部分110X去除期望的(和/或预定的)厚度，来形成第一空腔110a。
在第一存储器裸片D1中形成第一空腔110a的方向可以根据底部填充材料140a的沉积方向而变化。当底部填充材料140a沿第一存储器裸片D1的X轴方向沉积时，可以将第一存储器裸片D1的两个X轴向边缘部分110X去除期望的(和/或预定的)厚度，来形成第一空腔110a。
参照图7E，可以去除第一存储器裸片D1的边缘部分110，以获得自晶片表面起约5μm或更大的厚度A。也就是说，即使当通过去除第一存储器裸片D1的边缘部分110来形成第一空腔110a时，第一存储器裸片D1的边缘部分110也可以形成为具有自晶片表面起约5μm或更大的厚度A。
可以将从第一存储器裸片D1的边缘部分110去除的宽度B与宽度C之和(即，从存储器裸片的相同轴向的边缘部分去除的宽度之和)调整为小于第一存储器裸片D1的宽度D(即，存储器裸片在与被去除的边缘部分垂直的方向上的宽度)的一半(B+C<D/2)。
当通过去除第一存储器裸片D1的四个边的边缘部分110形成第一空腔110a时，可以将从第一存储器裸片D1的两个X轴向边缘部分110X去除的宽度之和调整为小于第一存储器裸片D1在Y轴方向上的宽度的一半。也就是说，可以将形成在第一存储器裸片D1的两个X轴向边缘部分110X处的第一空腔110a的宽度之和调整为小于第一存储器裸片D1在Y轴方向上的宽度的一半。可以将从第一存储器裸片D1的两个Y轴向边缘部分110Y去除的宽度之和调整为小于第一存储器裸片D1在X轴方向上的宽度的一半。也就是说，可以将形成在第一存储器裸片D1的两个Y轴向边缘部分110Y处的第一空腔110a的宽度之和调整为小于第一存储器裸片D1在X轴方向上的宽度的一半。
当通过去除第一存储器裸片D1的两个X轴向边缘部分110X形成第一空腔110a时，可以将从第一存储器裸片D1的两个X轴向边缘部分110X去除的宽度之和调整为小于第一存储器裸片D1在Y轴方向上的宽度的一半。也就是说，可以将形成在第一存储器裸片D1的两个X轴向边缘部110X处的第一空腔110a的宽度之和调整为小于第一存储器裸片D1在Y轴方向上的宽度的一半。
当通过去除第一存储器裸片D1的两个Y轴向边缘部分110Y形成第一空腔110a时，可以将从第一存储器裸片D1的两个Y轴向边缘部分110Y去除的宽度之和调整为小于第一存储器裸片D1在X轴方向上的宽度的一半。也就是说，可以将形成在第一存储器裸片D1的两个Y轴向边缘部分110Y处的第一空腔110a的宽度之和调整为小于第一存储器裸片D1在X轴方向上的宽度的一半。
此后，可以在多个第一存储器裸片D1中的每一个第一存储器裸片D1上形成第二存储器裸片D2。
多个微凸块MB可以设置在第一存储器裸片D1与第二存储器裸片D2之间。第一存储器裸片D1的TSV可以通过微凸块MB连接到第二存储器裸片D2的TSV。
随后，参照图9，可以沿着划线通道SL将底部填充材料140a沉积在其上设置有第二存储器裸片D2的晶片上。
此后，参照图10，沉积在晶片上的底部填充材料140a可以被烧结以形成底部填充层140。在这种情况下，底部填充材料140a的一部分可能溢出到第二存储器裸片D2的顶表面上。当底部填充层140留在第二存储器裸片D2的顶表面上时，留下的底部填充层140可能会阻碍堆叠第三存储器裸片D3的后续工艺。第二存储器裸片D2的顶表面上留下的底部填充层140可以被称为底部填充层140的第二部分140p2。
随后，参照图11，可以通过执行半锯切工艺来去除留在第二存储器裸片D2的顶表面上的底部填充层140的第二部分140p2。在这种情况下，在去除底部填充层140期间，第二存储器裸片D2的边缘部分120可以与底部填充层140一起被去除期望的(和/或预定的)厚度。可以将第二存储器裸片D2的边缘部分120去除期望的(和/或预定的)厚度，以形成第一空腔120a。
通过使用与图7B中的方法相同的方法，可以将第二存储器裸片D2的四个边的边缘部分120去除期望的(和/或预定的)厚度，以形成第一空腔120a。也就是说，可以通过将第二存储器裸片D2的两个X轴向边缘部分120X和两个Y轴向边缘部分120Y去除期望的(和/或预定的)厚度来形成第一空腔120a。
通过使用与图7C中的方法相同的方法，可以将第二存储器裸片D2的两个Y轴向边缘部分120Y去除期望的(和/或预定的)厚度，以形成第二空腔120a。也就是说，可以通过将第二存储器裸片D2的两个Y轴向边缘部分120Y去除期望的(和/或预定的)厚度来形成第二空腔120a。
通过使用与图7D中的方法相同的方法，第二存储器裸片D2的两个X轴向边缘部分120X可以被去除期望的(和/或预定的)厚度，以形成第二空腔120a。也就是说，可以通过将第二存储器裸片D2的两个X轴向边缘部分120X去除期望的(和/或预定的)厚度来形成第二空腔120a。
通过使用与图7E中的方法相同的方法，可以去除第二存储器裸片D2的边缘部分120，使得第二存储器裸片D2的形成第二空腔120a的边缘部分120可以获得约5μm或更大的厚度。也就是说，即使当通过去除第二存储器裸片D2的边缘部分120来形成第二空腔120a时，第二存储器裸片D2的边缘部分120的厚度A也可以被调整到约5μm或更大。
可以将从第二存储器裸片D2的边缘部分120去除的宽度B与宽度C之和调整为小于第二存储器裸片D2的宽度D的一半(B+C<D/2)。
当通过去除第二存储器裸片D2的边缘部分120来形成第二空腔120a时，可以将从第二存储器裸片D2的两个X轴向边缘部分120X去除的宽度之和调整为小于第二存储器裸片D2在Y轴方向上的宽度的一半。可以将从第二存储器裸片D2的两个Y轴向边缘部分120Y去除的宽度之和调整为小于第二存储器裸片D2在X轴方向上的宽度的一半。
当通过去除第二存储器裸片D2的两个X轴向边缘部分120X形成第二空腔120a时，可以将从第二存储器裸片D2的两个X轴向边缘部分120X去除的宽度之和调整到小于第二存储器裸片D2在Y轴方向上的宽度的一半。
当通过去除第二存储器裸片D2的两个Y轴向边缘部分120Y形成第二空腔120a时，可以将从第二存储器裸片D2的两个Y轴向边缘部分120Y去除的宽度之和调整为小于第二存储器裸片D2在X轴方向上的宽度的一半。
此后，参照图12，可以在多个第二存储器裸片D2中的每一个第二存储器裸片D2上形成第三存储器裸片D3。
多个微凸块MB可以设置在第二存储器裸片D2与第三存储器裸片D3之间。第二存储器裸片D2的TSV可以通过微凸块MB连接到第三存储器裸片D3的TSV。
此后，参照图13，可以沿着划线通道SL将底部填充材料140a沉积在其上设置有第三存储器裸片D3的晶片上。
随后，参照图14，可以烧结沉积在晶片上的底部填充材料140a以形成底部填充层140。在这种情况下，底部填充材料140a的一部分可能溢出到第三存储器裸片D3的顶表面上。当底部填充层140留在第三存储器裸片D3的顶表面上时，留下的底部填充层140可能会阻碍堆叠第四存储器裸片D4的后续工艺。第三存储器裸片D3的顶表面上留下的底部填充层140可以被称为底部填充层140的第三部分140p3。
接下来，参照图15，可以通过执行半锯切工艺来去除底部填充层140的留在第三存储器裸片D3的顶表面上的第三部分140p3。在这种情况下，在去除底部填充层140期间，第三存储器裸片D3的边缘部分130可以与底部填充层140一起被去除期望的(和/或预定的)厚度。可以将第三存储器裸片D3的边缘部分130去除期望的(和/或预定的)厚度来形成第三空腔130a。
通过使用与图7B中的方法相同的方法，第三存储器裸片D3的四个边的边缘部分130可以被去除期望的(和/或预定的)厚度，以形成第三空腔130a。也就是说，可以通过将第三存储器裸片D3的两个X轴向边缘部分130X和两个Y轴向边缘部分130Y去除期望的(和/或预定的)厚度来形成第三空腔130a。
通过使用与图7C中的方法相同的方法，可以将第三存储器芯片D3的两个Y轴向边缘部分130Y去除期望的(和/或预定的)厚度以形成第三空腔130a。也就是说，可以通过从第三存储器裸片D3的两个Y轴向边缘部分130Y去除期望的(和/或预定的)厚度来形成第三空腔130a。
通过使用与图7D中的方法相同的方法，可以将第三存储器芯片D3的两个X轴向边缘部分130X去除期望的(和/或预定的)厚度以形成第三空腔130a。也就是说，可以通过从第三存储器裸片D3的两个X轴向边缘部分130X去除期望的(和/或预定的)厚度来形成第三空腔130a。
通过使用与图7E中的方法相同的方法，可以去除第三存储器裸片D3的边缘部分130，使得第三存储器裸片D3的形成第三空腔130a的边缘部分130可以获得约5μm或更大的厚度。也就是说，即使当通过去除第三存储器裸片D3的边缘部分130来形成第三空腔130a时，第三存储器裸片D3的边缘部分130的厚度A也可以被调整到约5μm或更大。
可以将从第三存储器裸片D3的边缘部分130去除的宽度B和宽度C之和调整为小于第三存储器裸片D3的宽度D的一半(B+C<D/2)。
当通过去除第三存储器裸片D3的四个边的边缘部分130来形成第三空腔130a时，可以将从第三存储器裸片D3的两个X轴向边缘部分130X去除的宽度之和调整为小于第三存储器裸片D3在Y轴方向上的宽度的一半。可以将从第三存储器裸片D3的两个Y轴向边缘部分130Y去除的宽度之和调整为小于第三存储器裸片D3在X轴方向上的宽度的一半。
当通过去除第三存储器裸片D3的两个X轴向边缘部分130X来形成第三空腔130a时，可以将从第三存储器裸片D3的两个X轴向边缘部分130X去除的宽度之和调整为小于第三存储器裸片D3在Y轴方向上的宽度的一半。
当通过去除第三存储器裸片D3的两个Y轴向边缘部分130Y来形成第三空腔130a时，可以将从第三存储器裸片D3的两个Y轴向边缘部分130Y去除的宽度之和调整为小于第三存储器裸片D3在X轴方向上的宽度的一半。
接下来，参照图16，可以在多个第三存储器裸片D3中的每一个第三存储器裸片D3上形成第四存储器裸片D4。
多个微凸块MB可以设置在第三存储器裸片D3与第四存储器裸片D4之间。第三存储器裸片D3的TSV可以通过微凸块MB连接到第四存储器裸片D4的TSV。
此后，参照图17，可以沿着划线通道SL将底部填充材料140a沉积在其上设置有第四存储器裸片D4的晶片上。
随后，参照图18，沉积在晶片上的底部填充材料140a可以被烧结以形成底部填充层140。在这种情况下，底部填充材料140a的一部分可能溢出到第四存储器裸片D4的顶表面上。可以通过执行半锯切工艺来去除留在第四存储器裸片D4的顶表面上的底部填充层140。
在划线(scribing)工艺之前，可以形成电磁兼容性(EMC)层以保护半导体存储装置100免受电磁干扰(EMI)。随后，可以执行划线工艺以将晶片切割成单独的芯片封装单元。
在根据本发明构思的一些实施例的制造半导体存储装置的方法中，由于未设置内插件，因此在制造工艺期间不需要应用内插晶片。因此，可以在半导体存储装置100的制造期间节省一个晶片，并且因此可以降低制造成本。另外，由于存储器裸片堆叠可以彼此相邻地设置，所以可以减小划线通道之间的距离，并且可以使用一个晶片制造更多的半导体存储装置100。
图19至图29是示出根据本发明构思的实施例的制造半导体存储装置的方法的视图。
参照图19，可以在晶片上形成多个第一存储器裸片D1。在存储器裸片D1至D4的堆叠过程中，可以将多个第一存储器裸片D1设置成彼此分开期望的(和/或预定的)距离，以实现划线工艺。
此后，参照图20，可以部分地去除第一存储器裸片D1的边缘部分110，从而可以防止部分底部填充材料140a溢出到第一存储器裸片D1的顶表面上。作为示例，通过执行半锯切工艺，可以将第一存储器裸片D1的边缘部分110去除期望的(和/或预定的)厚度，以形成第一空腔110a。
像图7B中那样，可以将第一存储器裸片D1的四个边的边缘部分110去除期望的(和/或预定的)厚度以形成第一空腔110a。也就是说，可以通过将第一存储器裸片D1的两个X轴向边缘部分110X和两个Y轴向边缘部分110Y去除期望的(和/或预定的)厚度来形成第一空腔110a。
像图7C中那样，可以将第一存储器裸片D1的两个Y轴向边缘部分110Y去除期望的(和/或预定的)厚度以形成第一空腔110a。也就是说，可以通过将第一存储器裸片D1的两个Y轴向边缘部分110Y去除期望的(和/或预定的)厚度来形成第一空腔110a。
像图7D中那样，可以将第一存储器裸片D1的两个X轴向边缘部分110X去除期望的(和/或预定的)厚度以形成第一空腔110a。也就是说，可以通过将第一存储器裸片D1的两个X轴向边缘部分110X去除期望的(和/或预定的)厚度来形成第一空腔110a。
像图7E中那样，可以去除第一存储器裸片D1的边缘部分110以具有自晶片表面起约5μm或更大的厚度A。也就是说，即使当通过去除第一存储器裸片D1的边缘部分110来形成第一空腔110a时，第一存储器裸片D1的边缘部分110自晶片表面起的厚度A也可以调整到约5μm或更大。
可以将从第一存储器裸片D1的边缘部分110去除的宽度B与宽度C之和调整为小于第一存储器裸片D1的宽度D的一半(B+C<D/2)。
当通过去除第一存储器裸片D1的四个边的边缘部分110来形成第一空腔110a时，可以将从第一存储器裸片D1的两个X轴向边缘部分110X去除的宽度之和调整为小于第一存储器裸片D1在Y轴方向上的宽度的一半。也就是说，可以将形成在第一存储器裸片D1的两个X轴向边缘部分110X处的第一空腔110a的宽度之和调整为小于第一存储器裸片D1在Y轴方向上的宽度的一半。可以将从第一存储器裸片D1的两个Y轴向边缘部分110Y去除的宽度之和调整为小于第一存储器裸片D1在X轴方向上的宽度的一半。也就是说，形成在第一存储器裸片D1的两个Y轴向边缘部分110Y处的第一空腔110a的宽度之和可以被调整为小于第一存储器裸片D1在X轴方向上的宽度的一半。
当通过去除第一存储器裸片D1的两个X轴向边缘部分110X来形成第一空腔110a时，可以将从第一存储器裸片D1的两个X轴向边缘部分110X去除的宽度之和调整为小于第一存储器裸片D1在Y轴方向上的宽度的一半。也就是说，可以将形成在第一存储器裸片D1的两个X轴向边缘部分110X处的第一空腔110a的宽度之和调整为小于第一存储器裸片D1在Y轴方向上的宽度的一半。
当通过去除第一存储器裸片D1的两个Y轴向边缘部分110Y来形成第一空腔110a时，可以将从第一存储器裸片D1的两个Y轴向边缘部分110Y去除的宽度之和调整为小于第一存储器裸片D1在X轴方向上的宽度的一半。也就是说，可以将形成在第一存储器裸片D1的两个Y轴向边缘部分110Y处的第一空腔110a的宽度之和调整为小于第一存储器裸片D1在X轴方向上的宽度的一半。
随后，参照图21，可以沿着划线通道SL将底部填充材料140a沉积在其上设置有第一存储器裸片D1的晶片上。沉积在晶片上的底部填充材料140a可以被烧结以形成底部填充层140。在形成底部填充层140之前，可以将第一存储器裸片D1的边缘部分110去除期望的(和/或预定的)厚度，从而可以防止底部填充层140留在第一存储器裸片D1的顶表面上。
此后，参照图22，可以在多个第一存储器裸片D1中的每一个第一存储器裸片D1上形成第二存储器裸片D2。多个微凸块MB可以设置在第一存储器裸片D1与第二存储器裸片D2之间。第一存储器裸片D1的TSV可以通过微凸块MB连接到第二存储器裸片D2的TSV。
可以部分地去除第二存储器裸片D2的边缘部分120，从而可以防止部分底部填充材料140a溢出到第二存储器裸片D2的顶表面上。作为示例，通过执行半锯切工艺，可以将第二存储器裸片D2的边缘部分120去除期望的(和/或预定的)厚度，以形成第二空腔120a。
像图7B中那样，第二存储器裸片D2的四个边的边缘部分120可以被去除期望的(和/或预定的)厚度以形成第二空腔120a。也就是说，可以通过将第二存储器裸片D2的两个X轴向边缘部分120X和两个Y轴向边缘部分120Y去除期望的(和/或预定的)厚度来形成第二空腔120a。
像图7C中那样，可以将第二存储器裸片D2的两个Y轴向边缘部分120Y去除期望的(和/或预定的)厚度以形成第二空腔120a。也就是说，可以通过将第二存储器裸片D2的两个Y轴向边缘部分120Y去除期望的(和/或预定的)厚度来形成第二空腔120a。
像图7D中那样，可以将第二存储器裸片D2的两个X轴向边缘部分120X去除期望的(和/或预定的)厚度以形成第二空腔120a。也就是说，可以通过将第二存储器裸片D2的两个X轴向边缘部分120X去除期望的(和/或预定的)厚度来形成第二空腔120a。
如图7E所示，可以去除第二存储器裸片D2的边缘部分120，使得第二存储器裸片D2的形成有第二空腔120a的边缘部分120可以具有约5μm或更大的厚度A。也就是说，即使当通过去除第二存储器裸片D2的边缘部分120来形成第二空腔120a时，第二存储器裸片D2的边缘部分120的厚度A也可以被调整到约5μm或更大。
可以将从第二存储器裸片D2的边缘部分120去除的宽度B与宽度C之和调整为小于第二存储器裸片D2的宽度D的一半(B+C<D/2)。
当通过去除第二存储器裸片D2的四个边的边缘部分120来形成第二空腔120a时，可以将从第二存储器裸片D2的两个X轴向边缘部分120X去除的宽度之和调整为小于第二存储器裸片D2在Y轴方向上的宽度的一半。可以将从第二存储器裸片D2的两个Y轴向边缘部分120Y去除的宽度之和调整为小于第二存储器裸片D2在X轴方向上的宽度的一半。
当通过去除第二存储器裸片D2的两个X轴向边缘部分120X来形成第二空腔120a时，可以将从第二存储器裸片D2的两个X轴向边缘部分120X去除的宽度之和调整为小于第二存储器裸片D2在Y轴方向上的宽度的一半。
当通过去除第二存储器裸片D2的两个Y轴向边缘部分120Y来形成第二空腔120a时，可以将从第二存储器裸片D2的两个Y轴向边缘部分120Y去除的宽度之和调整为小于第二存储器裸片D2在X轴方向上的宽度的一半。
此后，参照图23，可以沿着划线通道SL将底部填充材料140a沉积在其上设置有第二存储器裸片D2的晶片上。
接下来，参照图24，沉积在晶片上的底部填充材料140a可以被烧结以形成底部填充层140。在形成底部填充层140之前，可以将第二存储器裸片D2的边缘部分120去除期望的(和/或预定的)厚度，从而可以防止底部填充层140留在第二存储器裸片D2的顶表面上。
参照图25，可以在多个第二存储器裸片D2中的每一个第二存储器裸片D2上形成第三存储器裸片D3。多个微凸块MB可以设置在第二存储器裸片D2与第三存储器裸片D3之间。第二存储器裸片D2的TSV可以通过微凸块MB连接到第三存储器裸片D3的TSV。
可以部分地去除第三存储器裸片D3的边缘部分130，以限制和/或防止部分底部填充材料140a溢出到第三存储器裸片D3的顶表面上。作为示例，可以使用半锯切工艺将第三存储器裸片D3的边缘部分130去除期望的(和/或预定的)厚度，以形成第三空腔130a。
通过使用与图7B中的方法相同的方法，可以将第三存储器裸片D3的四个边的边缘部分130去除期望的(和/或预定的)厚度，以形成第三空腔130a。也就是说，可以将第三存储器裸片D3的两个X轴向边缘部分130X和两个Y轴向边缘部分130Y去除期望的(和/或预定的)厚度，以形成第三空腔130a。
通过使用与图7C中的方法相同的方法，可以将第三存储器芯片D3的两个Y轴向边缘部分130Y去除期望的(和/或预定的)厚度以形成第三空腔130a。也就是说，可以通过将第三存储器裸片D3的两个Y轴向边缘部分130Y去除期望的(和/或预定的)厚度来形成第三空腔130a。
通过使用与图7D中的方法相同的方法，可以将第三存储器芯片D3的两个X轴向边缘部分130X去除期望的(和/或预定的)厚度，以形成第三空腔130a。也就是说，可以通过将第三存储器裸片D3的两个X轴向边缘部分130X去除期望的(和/或预定的)厚度来形成第三空腔130a。
通过使用与图7E中的方法相同的方法，可以去除第三存储器裸片D3的边缘部分130，使得第三存储器裸片D3的形成第三空腔130a的边缘部分130可以获得约5μm或更大的厚度。也就是说，即使当通过去除第三存储器裸片D3的边缘部分130来形成第三空腔130a时，第三存储器裸片D3的边缘部分130的厚度A也可以被调整到约5μm或更大。
可以将从第三存储器裸片D3的边缘部分130去除的宽度B与宽度C之和调整为小于第三存储器裸片D3的宽度D的一半(B+C<D/2)。
当通过去除第三存储器裸片D3的四个边的边缘部分130来形成第三空腔130a时，可以将从第三存储器裸片D3的两个X轴向边缘部分130X去除的宽度之和调整为小于第三存储器裸片D3在Y轴方向上的宽度的一半。可以将从第三存储器裸片D3的两个Y轴向边缘部分130Y去除的宽度之和调整为小于第三存储器裸片D3在X轴方向上的宽度的一半。
当通过去除第三存储器裸片D3的两个X轴向边缘部分130X来形成第三空腔130a时，可以将从第三存储器裸片D3的两个X轴向边缘部分130X去除的宽度之和调整为小于第三存储器裸片D3在Y轴方向上的宽度的一半。
当通过去除第三存储器裸片D3的两个Y轴向边缘部分130Y来形成第三空腔130a时，可以将从第三存储器裸片D3的两个Y轴向边缘部分130Y去除的宽度之和调整为小于第三存储器裸片D3在X轴方向上的宽度的一半。
参照图26，可以沿划线通道SL将底部填充材料140a沉积在其上设置有第三存储器裸片D3的晶片上。
接下来，参照图27，沉积在晶片上的底部填充材料140a可以被烧结以形成底部填充层140。在形成底部填充层140之前，可以将第三存储器芯片D3的边缘部分130去除期望的(和/或预定的)厚度，从而可以防止底部填充层140留在第三存储器裸片D3的顶表面上。
参照图28，可以在多个第三存储器裸片D3中的每一个第三存储器裸片D3上形成第四存储器裸片D4。多个微凸块MB可以设置在第三存储器裸片D3与第四存储器裸片D4之间。第三存储器裸片D3的TSV可以通过微凸块MB连接到第四存储器裸片D4的TSV。此后，可以沿着划线通道SL将底部填充材料140a沉积在其上设置有第四存储器裸片D4的晶片上。
参照图29，可以烧结沉积在晶片上的底部填充材料140a以形成底部填充层140。
如上所述，在形成底部填充层140之前，在堆叠第一存储器裸片D1、第二存储器裸片D2和第三存储器裸片D3期间，可以将第一存储器裸片D1、第二存储器裸片D2和第三存储器裸片D3的边缘部分去除期望的(和/或预定的)厚度。结果是可以限制和/或防止底部填充层140留在第一存储器裸片D1的顶表面、第二存储器裸片D2的顶表面和第三存储器裸片D3的顶表面上，以便于堆叠第一存储器裸片D1、第二存储器裸片D2、第三存储器裸片D3和第四存储器裸片D4。
在划线工艺之前，可以形成保护半导体存储装置100免受EMI的EMC层。随后，可以执行将晶片切割成单独的芯片封装单元的划线工艺。
在根据本发明构思的一些实施例的制造半导体存储装置的方法中，由于未设置内插件，因此在制造工艺期间不需要应用内插件晶片。因此，可以在半导体存储装置100的制造期间节省一个晶片，并且因此可以降低制造成本。另外，由于存储器裸片堆叠可以彼此相邻地设置，所以可以减小划线通道之间的距离，并且可以使用一个晶片制造更多的半导体存储装置100。
根据本发明构思的示例实施例，可以在不使用内插件的情况下堆叠相同类型的芯片，并且可以减小单个芯片的尺寸以减小半导体存储装置的尺寸。
根据本发明构思的示例实施例，可以通过在不使用内插件的情况下堆叠相同类型的芯片来降低制造成本。
根据本发明构思的示例实施例，由于未设置内插件，因此在制造过程中不需要应用内插件晶片。因此，可以在半导体存储装置的制造期间节省一个晶片，因此可以降低制造成本。
根据本发明构思的示例实施例，存储器裸片堆叠可以彼此相邻地设置，从而可以减小划线通道之间的距离，并且可以使用一个晶片制造更多的半导体存储器装置。
尽管已经参考附图描述了本发明构思的实施例，但是本领域技术人员应当理解，在不脱离本发明构思的范围并且不改变其基本特征的情况下，可以进行各种修改。因此，上述实施例应被认为仅是描述性的，而不是为了限制的目的。

Claims (20)

1.一种制造其中堆叠有多个存储器裸片的半导体存储装置的方法，所述方法包括：
在晶片上形成多个第一存储器裸片；
在包括形成在其上的所述多个第一存储器裸片的所述晶片上沉积底部填充材料，以形成底部填充层的第一段，所述底部填充层的所述第一段包括留在所述多个第一存储器裸片的顶表面上的所述底部填充层的第一部分；
执行第一半锯切工艺，以去除所述底部填充层的所述第一部分，并且在去除所述底部填充层的所述第一部分期间去除所述多个第一存储器裸片中的每个第一存储器裸片的边缘部分的一部分，以形成第一空腔；
在所述多个第一存储器裸片上形成多个第二存储器裸片；
在包括形成在其上的所述多个第二存储器裸片的所述晶片上沉积所述底部填充材料，以在所述底部填充层的所述第一段的剩余部分上形成所述底部填充层的第二段，所述底部填充层的所述第二段包括留在所述多个第二存储器裸片的顶表面上的所述底部填充层的第二部分；以及
执行第二半锯切工艺，以去除所述底部填充层的所述第二部分，并且在去除所述底部填充层的所述第二部分期间去除所述多个第二存储器裸片中的每个第二存储器裸片的边缘部分的一部分，以形成第二空腔。
2.根据权利要求1所述的方法，其中，
所述的执行所述第一半锯切工艺包括：将所述多个第一存储器裸片中的每个第一存储器裸片的四个边的边缘部分去除期望的厚度以形成所述第一空腔，并且
所述的执行所述第二半锯切工艺包括：将所述多个第二存储器裸片中的每个第二存储器裸片的四个边的边缘部分去除期望的厚度以形成所述第二空腔。
3.根据权利要求2所述的方法，其中，
所述的执行所述第一半锯切工艺包括：将每个所述第一空腔形成为使得每个所述第一存储器裸片的每个边缘部分具有5μm或更大的厚度，并且
所述的执行所述第二半锯切工艺包括：将每个所述第二空腔形成为使得每个所述第二存储器裸片的每个边缘部分具有5μm或更大的厚度。
4.根据权利要求2所述的方法，其中，
形成在所述第一存储器裸片的两个X轴向边缘部分处的所述第一空腔的宽度之和小于所述第一存储器裸片在Y轴方向上的宽度的一半，
形成在所述第一存储器裸片的两个Y轴向边缘部分处的所述第一空腔的宽度之和小于所述第一存储器裸片在X轴方向上的宽度的一半，
形成在所述第二存储器裸片的两个X轴向边缘部分处的所述第二空腔的宽度之和小于所述第二存储器裸片在Y轴方向上的宽度的一半，并且
形成在所述第二存储器裸片的两个Y轴向边缘部分处的所述第二空腔的宽度之和小于所述第二存储器裸片在X轴方向上的宽度的一半。
5.根据权利要求1所述的方法，所述方法还包括：
在所述多个第二存储器裸片上形成多个第三存储器裸片；
在包括形成在其上的所述多个第三存储器裸片的所述晶片上沉积所述底部填充材料，以在所述底部填充层的所述第二段的剩余部分上形成所述底部填充层的第三段，所述底部填充层的所述第三段包括留在所述多个第三存储器裸片的顶表面上的所述底部填充材料的第三部分；以及
执行第三半锯切工艺，以去除所述底部填充层的所述第三部分，并且在去除所述底部填充层的所述第三部分期间去除所述多个第三存储器裸片中的每个第三存储器裸片的边缘部分的一部分，以形成第三空腔。
6.根据权利要求5所述的方法，其中，所述的执行所述第三半锯切工艺包括：将所述多个第三存储器裸片中的每个第三存储器裸片的四个边的边缘部分去除期望的厚度，以形成所述第三空腔。
7.根据权利要求5所述的方法，其中，所述的执行所述第三半锯切工艺包括：将每个所述第三空腔形成为使得所述多个第三存储器裸片中的每个第三存储器裸片的边缘部分具有5μm或更大的厚度。
8.根据权利要求6所述的方法，其中，
形成在所述第三存储器裸片的两个X轴向边缘部分处的所述第三空腔的宽度之和小于所述第三存储器裸片在Y轴方向上的宽度的一半，并且
形成在所述第三存储器裸片的两个Y轴向边缘部分处的所述第三空腔的宽度之和小于所述第三存储器裸片在X轴方向上的宽度的一半。
9.根据权利要求5所述的方法，所述方法还包括：
在所述多个第三存储器裸片上形成多个第四存储器裸片；
在包括形成在其上的所述多个第四存储器裸片的所述晶片上沉积所述底部填充材料，以在所述底部填充层的所述第三段的剩余部分上形成所述底部填充层的第四段；以及
沿着划线通道切割所述晶片。
10.一种制造其中堆叠有多个存储器裸片的半导体存储装置的方法，所述方法包括：
在晶片上形成多个第一存储器裸片；
去除所述多个第一存储器裸片中的每个第一存储器裸片的边缘部分的一部分以形成第一空腔；
在包括形成在其上的所述多个第一存储器裸片的所述晶片上沉积底部填充材料，以形成底部填充层的第一部分；
在所述多个第一存储器裸片上形成多个第二存储器裸片；
去除所述多个第二存储器裸片中的每个第二存储器裸片的边缘部分的一部分以形成第二空腔；以及
在包括形成在其上的所述多个第二存储器裸片的所述晶片上沉积所述底部填充材料，以形成所述底部填充层的第二部分。
11.根据权利要求10所述的方法，其中，
所述的去除所述多个第一存储器裸片中的每个第一存储器裸片的边缘部分的一部分包括：将所述多个第一存储器裸片中的每个第一存储器裸片的四个边的边缘部分去除期望的厚度，以形成所述第一空腔，并且
所述的去除所述多个第二存储器裸片中的每个第二存储器裸片的边缘部分的一部分包括：将所述多个第二存储器裸片中的每个第二存储器裸片的四个边的边缘部分去除期望的厚度，以形成所述第二空腔。
12.根据权利要求10所述的方法，其中，
所述的去除所述多个第一存储器裸片中的每个第一存储器裸片的边缘部分的一部分包括：将每个所述第一空腔形成为使得每个所述第一存储器裸片的每个边缘部分具有5μm或更大的厚度；以及
所述的去除所述多个第二存储器裸片中的每个第二存储器裸片的边缘部分的一部分包括：将每个所述第二空腔形成为使得每个所述第二存储器裸片的每个边缘部分具有5μm或更大的厚度。
13.根据权利要求11所述的方法，其中，
形成在所述第一存储器裸片的两个X轴向边缘部分处的所述第一空腔的宽度之和小于所述第一存储器裸片在Y轴方向上的宽度的一半，
形成在所述第一存储器裸片的两个Y轴向边缘部分处的所述第一空腔的宽度之和小于所述第一存储器裸片在X轴方向上的宽度的一半，
形成在所述第二存储器裸片的两个X轴向边缘部分处的所述第二空腔的宽度之和小于所述第二存储器裸片在Y轴方向上的宽度的一半，并且形成在所述第二存储器裸片的两个Y轴向边缘部分处的所述第二空腔的宽度之和小于所述第二存储器裸片在X轴方向上的宽度的一半。
14.根据权利要求10所述的方法，还包括：
在所述多个第二存储器裸片上形成多个第三存储器裸片；
去除所述多个第三存储器裸片中的每个第三存储器裸片的边缘部分的一部分以形成第三空腔；以及
在包括形成在其上的所述多个第三存储器裸片的所述晶片上沉积所述底部填充材料，以形成所述底部填充层的第三部分。
15.根据权利要求14所述的方法，其中，
所述的去除所述多个第三存储器裸片中的每个第三存储器裸片的边缘部分的一部分包括：将所述多个第三存储器裸片中的每个第三存储器裸片的四个边的边缘部分去除期望的厚度，以形成所述第三空腔。
16.根据权利要求14所述的方法，其中，所述的去除所述多个第三存储器裸片中的每个第三存储器裸片的边缘部分的一部分包括：将每个所述第三空腔形成为使得所述多个第三存储器裸片中的每个第三存储器裸片的每个边缘部分具有5μm或更大的厚度。
17.根据权利要求15所述的方法，其中，
形成在所述第三存储器裸片的两个X轴向边缘部分处的所述第三空腔的宽度之和小于所述第三存储器裸片在Y轴方向上的宽度的一半，并且形成在所述第三存储器裸片的两个Y轴向边缘部分处的所述第三空腔的宽度之和小于所述第三存储器裸片在X轴方向上的宽度的一半。
18.根据权利要求14所述的方法，还包括：
在所述多个第三存储器裸片上形成多个第四存储器裸片；
在包括形成在其上的所述多个第四存储器裸片的所述晶片上沉积所述底部填充材料，以形成所述底部填充层的第四部分；以及
沿着划线通道切割所述晶片。
19.一种半导体存储装置，所述半导体存储装置包括：
第一存储器裸片，所述第一存储器裸片位于基板上，所述第一存储器裸片包括位于所述第一存储器裸片的边缘部分与顶表面之间的第一空腔，所述第一存储器裸片的所述第一空腔是通过所述第一存储器裸片的所述边缘部分的一部分被去除来限定的；
第二存储器裸片，所述第二存储器裸片位于所述第一存储器裸片上，所述第二存储器裸片包括位于所述第二存储器裸片的边缘部分与顶表面之间的第二空腔，所述第二存储器裸片的所述第二空腔是通过所述第二存储器裸片的所述边缘部分的一部分被去除来限定的；
第三存储器裸片，所述第三存储器裸片位于所述第二存储器裸片上，所述第三存储器裸片包括位于所述第三存储器裸片的边缘部分与顶表面之间的第三空腔，所述第三存储器裸片的所述第三空腔是通过所述第三存储器裸片的所述边缘部分的一部分被去除来限定的；以及
第四存储器裸片，所述第四存储器裸片位于所述第三存储器裸片上。
20.根据权利要求19所述的半导体存储装置，其中，
所述第一空腔、所述第二空腔和所述第三空腔分别是通过将所述第一存储器裸片、所述第二存储器裸片和所述第三存储器裸片中的每一个存储器裸片的四个边的边缘部分去除期望的厚度来限定的，并且
所述第一存储器裸片的边缘部分、所述第二存储器裸片的边缘部分和所述第三存储器裸片的边缘部分均具有5μm或更大的厚度，
形成在所述第一存储器裸片的两个X轴向边缘部分处的所述第一空腔的宽度之和小于所述第一存储器裸片在Y轴方向上的宽度的一半，形成在所述第二存储器裸片的两个X轴向边缘部分处的所述第二空腔的宽度之和小于所述第二存储器裸片在Y轴方向上的宽度的一半，形成在所述第三存储器裸片的两个X轴向边缘部分处的所述第三空腔的宽度之和小于所述第三存储器裸片在Y轴方向上的宽度的一半，并且
形成在所述第一存储器裸片的两个Y轴向边缘部分处的所述第一空腔的宽度之和小于所述第一存储器裸片在X轴方向上的宽度的一半，形成在所述第二存储器裸片的两个Y轴向边缘部分处的所述第二空腔的宽度之和小于所述第二存储器裸片在X轴方向上的宽度的一半，形成在所述第三存储器裸片的两个Y轴向边缘部分处的所述第三空腔的宽度之和小于所述第三存储器裸片在X轴方向上的宽度的一半。
CN201910317221.4A 2018-10-15 2019-04-19 半导体存储装置及其制造方法 Pending CN111048490A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0122509 2018-10-15
KR1020180122509A KR102564324B1 (ko) 2018-10-15 2018-10-15 반도체 메모리 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN111048490A true CN111048490A (zh) 2020-04-21

Family

ID=70159147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910317221.4A Pending CN111048490A (zh) 2018-10-15 2019-04-19 半导体存储装置及其制造方法

Country Status (3)

Country Link
US (1) US10748875B2 (zh)
KR (1) KR102564324B1 (zh)
CN (1) CN111048490A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102518803B1 (ko) 2018-10-24 2023-04-07 삼성전자주식회사 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015276B2 (en) 2000-10-02 2006-03-21 Sekisui Chemical Co., Ltd. Melt-moldable thermoplastic norbornene resin composition and molded article and optical film both comprising the same
JP3833916B2 (ja) 2000-10-02 2006-10-18 積水化学工業株式会社 溶融成形可能な熱可塑性ノルボルネン系樹脂組成物及びそれを用いた成形品又は光学フィルム
KR101107069B1 (ko) 2009-07-10 2012-01-20 삼성에스디아이 주식회사 염료 감응 태양 전지용 염료 및 이를 이용하여 제조된 염료 감응 태양 전지
JP5912616B2 (ja) 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
US9343433B2 (en) 2014-01-28 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with stacked dies and methods of forming the same
KR102352677B1 (ko) * 2014-08-27 2022-01-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9741694B2 (en) 2015-12-31 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method of manufacturing the same
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10068879B2 (en) 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
US10153222B2 (en) 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
KR102647175B1 (ko) * 2016-12-13 2024-03-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20190136459A (ko) * 2018-05-30 2019-12-10 에스케이하이닉스 주식회사 반도체 다이들을 스택하는 방법 및 반도체 패키지

Also Published As

Publication number Publication date
KR20200042210A (ko) 2020-04-23
US20200118976A1 (en) 2020-04-16
US10748875B2 (en) 2020-08-18
KR102564324B1 (ko) 2023-08-07

Similar Documents

Publication Publication Date Title
US8592952B2 (en) Semiconductor chip and semiconductor package with stack chip structure
KR102229202B1 (ko) 트렌치 형태의 오프닝을 갖는 반도체 패키지 및 그 제조방법
KR102450575B1 (ko) 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
CN102456663B (zh) 半导体器件及其制造方法
US10811392B2 (en) TSV semiconductor device including two-dimensional shift
KR102084540B1 (ko) 반도체 패키지 및 그 제조방법
US9159705B2 (en) Semiconductor chip connecting semiconductor package
US9899351B2 (en) Semiconductor package
KR20160008053A (ko) 반도체 패키지 및 그 제조방법
US20180286835A1 (en) Semiconductor packages and methods of manufacturing the same
US20140312505A1 (en) Semiconductor devices and fabrication methods thereof
KR20210148743A (ko) 반도체 패키지
US9418875B2 (en) Substrate including a dam for semiconductor package, semiconductor package using the same, and manufacturing method thereof
US9112062B2 (en) Semiconductor device and method of manufacturing the same
CN110071048B (zh) 半导体封装以及制造该半导体封装的方法
US9773756B2 (en) Semiconductor packages including molded stacked die with terrace-like edges
CN111048490A (zh) 半导体存储装置及其制造方法
CN104205327A (zh) 半导体组件及其制造方法
US9620492B2 (en) Package-on-package type stack package and method for manufacturing the same
US9893037B1 (en) Multi-chip semiconductor package, vertically-stacked devices and manufacturing thereof
US8026601B2 (en) Encapsulated wafer level package with protection against damage and manufacturing method
TWI753898B (zh) 半導體模組以及製造其的方法
WO2024036481A1 (zh) 芯片封装结构、电子设备及芯片封装结构的封装方法
KR20140027804A (ko) 반도체 패키지 및 그 제조방법
US20210193594A1 (en) Stress relief die implementation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination