CN112786536A - 存储器的制备方法 - Google Patents
存储器的制备方法 Download PDFInfo
- Publication number
- CN112786536A CN112786536A CN202110128863.7A CN202110128863A CN112786536A CN 112786536 A CN112786536 A CN 112786536A CN 202110128863 A CN202110128863 A CN 202110128863A CN 112786536 A CN112786536 A CN 112786536A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- region
- isolation layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 208
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000012360 testing method Methods 0.000 claims description 79
- 238000003860 storage Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 210000001654 germ layer Anatomy 0.000 claims description 16
- 238000005520 cutting process Methods 0.000 claims description 12
- 230000000873 masking effect Effects 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000006117 anti-reflective coating Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- LGPPATCNSOSOQH-UHFFFAOYSA-N 1,1,2,3,4,4-hexafluorobuta-1,3-diene Chemical compound FC(F)=C(F)C(F)=C(F)F LGPPATCNSOSOQH-UHFFFAOYSA-N 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 abstract description 15
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 40
- 239000000463 material Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 238000005192 partition Methods 0.000 description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 description 5
- RWNKSTSCBHKHTB-UHFFFAOYSA-N Hexachloro-1,3-butadiene Chemical compound ClC(Cl)=C(Cl)C(Cl)=C(Cl)Cl RWNKSTSCBHKHTB-UHFFFAOYSA-N 0.000 description 4
- 230000007847 structural defect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器的制备方法，涉及半导体集成电路制造技术，用于解决存储器的性能差的问题。该存储器的制备方法包括如下步骤：提供基底；在基底上形成第一隔离层；在第一隔离层上形成第一掩膜层；在第一掩膜层上以及部分第一隔离层上形成第二隔离层；在第二隔离层上形成第二掩膜层；去除部分第二掩膜层和部分第二隔离层，保留下的第二隔离层的顶面与第一掩膜层的顶面平齐；去除第一掩膜层和剩余的第二掩膜层；在第一隔离层和保留下的第二隔离层上形成第三掩膜层；去除部分第三掩膜层；以保留下的第三掩膜层为掩膜，刻蚀保留下的部分第二隔离层及其下方的第一隔离层。本发明的存储器的制备方法用于制备性能优越的存储器。
Description
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种存储器的制备方法。
背景技术
动态随机存储器(dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。
动态随机存储器包括基底以及设置在基底上的多个隔离墙，基底以及基底上的多个隔离墙是动态随机存储器内的构成结构。
然而，上述隔离墙存在结构缺陷，会导致存储器的性能差。
发明内容
鉴于上述问题，本发明提供一种存储器的制备方法，用于解决存储器性能差的问题。
为了实现上述目的，本发明实施例提供如下技术方案：
本发明实施例提供一种存储器的制备方法，其包括如下步骤：提供基底，基底包括第一功能区和第二功能区；在基底上形成第一隔离层；在第一隔离层上形成具有图案区的第一掩膜层，图案区包括与第一功能区相对的第一图案区，以及与第二功能区相对的第二图案区，第一图案区包括多个第一掩膜墙和形成在相邻第一掩膜墙之间的第一沟槽，第二图案区包括多个第二掩膜墙和形成在相邻第二掩膜墙之间的第二沟槽；在第一掩膜层上以及暴露在第一沟槽和第二沟槽内的第一隔离层上形成第二隔离层，第二隔离层在第一沟槽内形成第三沟槽，且在第二沟槽内形成第四沟槽；在第二隔离层上形成第二掩膜层，第二掩膜层填充满第三沟槽和第四沟槽，且覆盖在第二隔离层的顶面，第二掩膜层具有与第一图案区对应的第一凹陷部，以及与第二图案区对应的第二凹陷部；去除部分第二掩膜层和部分第二隔离层，保留下的第二隔离层的顶面与第一掩膜层的顶面平齐，且保留下的第二掩膜层的顶面等于或小于第一掩膜层的顶面且大于第一隔离层的顶面；去除第一掩膜层和剩余的第二掩膜层；在第一隔离层和保留下的第二隔离层上形成第三掩膜层；去除部分第三掩膜层，保留下的第三掩膜层的顶面与保留下的第二隔离层的顶面齐平；以保留下的第三掩膜层为掩膜，刻蚀保留下的部分第二隔离层及其下方的第一隔离层，形成与第一功能区相对的第一功能图案以及与第二功能区相对的第二功能图案。
本发明实施例的存储器的制备方法，在基底上形成第一隔离层，在第一隔离层上形成具有第一沟槽和第二沟槽的第一掩膜层，在第一掩膜层和未被第一掩膜层覆盖的第一隔离层形成第二隔离层，第二隔离层在对应第一沟槽内形成第三沟槽，在对应第二沟槽内形成第四沟槽，在第三沟槽和第四沟槽内的第二隔离层上形成第二掩膜层，之后，先去除部分第二掩膜层和部分第二隔离层，后去除第一掩膜层和保留下的第二掩膜层，并在第一隔离层和第二隔离层上形成第三掩膜层，再去除第三掩膜层的部分结构，使得第三掩膜层的顶面和保留下的第二隔离层的顶面平齐，进而以保留下的第三掩膜层为掩膜，对保留下的第二隔离层以及下方的第一隔离层刻蚀，如此，可以在第一隔离层形成图案结构完整的第一功能图案和第二功能图案，进而提升存储器的性能。
在一些实施方式中，在第一隔离层上形成具有图案区的第一掩膜层的步骤包括：在第一隔离层上形成第一掩膜胚层；在第一掩膜胚层上形成光刻胶层；对光刻胶层进行图形化处理；以图形化处理后的光刻胶层刻蚀部分第一掩膜胚层，形成具有图案区的第一掩膜层。
在一些实施方式中，以图形化处理后的光刻胶层刻蚀部分第一掩膜胚层时，还刻蚀去除设定深度的第一隔离层，设定深度定义为L。
在一些实施方式中，设定深度L等于第二隔离层的厚度D。
在一些实施方式中，在第一隔离层上形成第一掩膜胚层之后，且在第一掩膜胚层上设置光刻胶层之前，还包括：在第一掩膜胚层上形成介电抗反射涂层。
在一些实施方式中，介电抗反射涂层的材质为氮氧化硅。
在一些实施方式中，去除第一掩膜层和剩余的第二掩膜层，采用氧等离子体刻蚀去除。
在一些实施方式中，第一功能区包括存储区，存储区上形成的半导体结构用于电荷的存储和释放。
在一些实施方式中，第二功能区包括测试区，测试区上形成的半导体结构用于在制备过程中对存储区上形成的半导体结构进行电性测试。
在一些实施方式中，第二图案区包括与测试区相对的测试图案区，测试图案区内包括多个测试掩膜墙和形成在相邻测试掩膜墙之间的测试沟槽。
在一些实施方式中，第二功能区还包括对准区，对准区上形成的半导体结构用于在曝光时对存储区和测试区上形成的半导体结构进行对准。
在一些实施方式中，第二图案区还包括与对准区相对的对准图案区，对准图案区内形成至少一个子图案区，每个子图案区内形成间隔排布的多个子掩膜墙和由每相邻两个子掩膜墙形成的子沟槽，子沟槽的槽宽小于测试沟槽的槽宽，且子图案区上的子沟槽的图案密度大于测试图案区上的测试沟槽的图案密度。
在一些实施方式中，子图案区的数量为四个，每个子图案区呈矩形，四个子图案区呈两行两列矩阵排布，且沿以四个子图案区的矩阵中心旋转对称。
在一些实施方式中，基底上形成的存储区的数量为多个；基底上还形成有将多个存储区隔开的切割区，切割区用于在基底上形成半导体结构后，将基底切割成多个存储单元；对准区形成在切割区上。
在一些实施方式中，以保留下的第三掩膜层进行掩膜，刻蚀保留下的部分第二隔离层及其下方的第一隔离层，采用六氟丁二烯和氧气的混合气进行等离子刻蚀。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明提供的存储器的制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为相关技术中存储区上的光刻胶进行图形化处理后的结构示意图；
图1b为相关技术中存储区上设置具有图案区的第一掩膜层的结构示意图；
图1c为相关技术中存储区上设置第二隔离层和第二掩膜层的结构示意图；
图1d为相关技术中存储区去除部分第二掩膜层的结构示意图；
图1e为相关技术中存储区去除部分第二隔离层、第一掩膜层以及第二掩膜层后的结构示意图；
图2a为相关技术中测试区上的光刻胶进行图形化处理后的结构示意图；
图2b为相关技术中测试区上设置具有图案区的第一掩膜层的结构示意图；
图2c为相关技术中测试区上设置第二隔离层和第二掩膜层的结构示意图；
图2d为相关技术中测试区去除部分第二掩膜层的结构示意图；
图2e为相关技术中测试区去除部分第二隔离层、第一掩膜层以及第二掩膜层后的结构示意图；
图3a为相关技术中对准区上的光刻胶进行图形化处理后的结构示意图；
图3b为相关技术中对准区上设置具有图案区的第一掩膜层的结构示意图；
图3c为相关技术中对准区上设置第二隔离层和第二掩膜层的结构示意图；
图3d为相关技术中对准区去除部分第二掩膜层的结构示意图；
图3e为相关技术中对准区去除部分第二隔离层、第一掩膜层以及第二掩膜层后的结构示意图；
图4a为本发明实施例中存储器的制备方法流程图；
图4b为本发明实施例中对准区的结构示意图；
图4c为本发明实施例中测试区的结构示意图；
图4d为本发明实施例中第一掩膜层的制备方法流程图；
图5a为本发明实施例中存储区上的光刻胶进行图形化处理后的结构示意图；
图5b为本发明实施例中存储区上设置具有图案区的第一掩膜层的结构示意图；
图5c为本发明实施例中存储区上设置第二隔离层和第二掩膜层的结构示意图；
图5d为本发明实施例中存储区去除部分第二掩膜层和第二隔离层的结构示意图；
图5e为本发明实施例中存储区去除保留下的第二掩膜层和第一掩膜层的结构示意图；
图5f为本发明实施例中存储区上设置第三掩膜层的结构示意图；
图5g为本发明实施例中存储区去除部分第三掩膜层的结构示意图；
图5h为本发明实施例中存储区去除保留下第三掩膜层、保留下第二隔离层以及部分第一隔离层的结构示意图；
图6a为本发明实施例中测试区上的光刻胶进行图形化处理后的结构示意图；
图6b为本发明实施例中测试区上设置具有图案区的第一掩膜层的结构示意图；
图6c为本发明实施例中测试区上设置第二隔离层和第二掩膜层的结构示意图；
图6d为本发明实施例中测试区去除部分第二掩膜层和第二隔离层的结构示意图；
图6e为本发明实施例中测试区去除保留下的第二掩膜层和第一掩膜层的结构示意图；
图6f为本发明实施例中测试区上设置第三掩膜层的结构示意图；
图6g为本发明实施例中测试区去除部分第三掩膜层的结构示意图；
图6h为本发明实施例中测试区去除保留下第三掩膜层、保留下第二隔离层以及部分第一隔离层的结构示意图；
图7a为本发明实施例中对准区上的光刻胶进行图形化处理后的结构示意图；
图7b为本发明实施例中对准区上设置具有图案区的第一掩膜层的结构示意图；
图7c为本发明实施例中对准区上设置第二隔离层和第二掩膜层的结构示意图；
图7d为本发明实施例中对准区去除部分第二掩膜层和第二隔离层的结构示意图；
图7e为本发明实施例中对准区去除保留下的第二掩膜层和第一掩膜层的结构示意图；
图7f为本发明实施例中对准区上设置第三掩膜层的结构示意图；
图7g为本发明实施例中对准区去除部分第三掩膜层的结构示意图；
图7h为本发明实施例中对准区去除保留下第三掩膜层、保留下第二隔离层以及部分第一隔离层的结构示意图。
附图标记：
100：基底； 101：存储区；
102：测试区； 103：对准区；
200：第一隔离层； 201：金属钨层；
202：无定型炭层； 203：旋转硬掩膜层；
204：氮氧化硅层； 300：第一掩膜层；
301：第一掩膜墙； 302：第一沟槽；
303：测试掩膜墙； 304：测试沟槽；
305：子图案区； 306：子掩膜墙；
307：子沟槽； 308：第一掩膜胚层；
309：光刻胶层； 310：介电抗反射涂层；
400：第二隔离层； 500：第二掩膜层；
600：第三掩膜层。
具体实施方式
动态随机存储器(dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。动态随机存储器包括基底和设置在基底上的多个隔离墙，基底以及基底上的多个隔离墙是动态随机存储器内的构成结构。
在一些相关技术中，在基底上制备隔离墙的方法为：提供基底，基底包括存储区、测试区以及对准区；在基底上形成第一隔离层，这两个步骤形成的结构如图1a、图2a和图3a所示，基底100包括了存储区、测试区以及对准区，且在基底100上设置了第一隔离层200；在第一隔离层200上形成具有图案区的第一掩膜层300，图案区包括与存储区相对的第一图案区，与测试区相对的第二图案区，以及与对准区相对的第三图案区，第一图案区、第二图案区以及第三图案区均设置有第一掩膜层沟槽，此步骤形成的结构如图1b、图2b和图3b所示，第一掩膜层300上设置有第一掩膜层沟槽；在第一掩膜层300上以及暴露在第一掩膜层沟槽内的第一隔离层200上形成第二隔离层，第二隔离层在第一掩膜层沟槽内形成第二掩膜层沟槽，此步骤形成的结构如图1c、图2c和图3c所示，第二隔离层400设置在第一掩膜层300上以及第一掩膜层沟槽内的第一隔离层200上；在第二隔离层400上形成第二掩膜层，第二掩膜层填充满第二掩膜层沟槽且覆盖在第二隔离层400的顶面，第二掩膜层具有与第一图案区对应的第一凹陷部，与第二图案区对应的第二凹陷部，以及与第三图案区相对的第三凹陷部，此步骤形成的结构如图1c、图2c和图3c所示，第二掩膜层500覆盖在第二隔离层400上，且填充满第二掩膜层沟槽；去除部分第二掩膜层500，保留下的第二掩膜层500的顶面低于第二隔离层400的顶面，此步骤形成的结构如图1d、图2d和图3d所示，保留下的第二掩膜层500在存储区低于第二隔离层400的顶面，保留下的第二掩膜层500在测试区和对准区低于第二隔离层400的顶面；以保留下的第一掩膜层300和保留下的第二掩膜层500为掩膜，刻蚀第二隔离层400及其下方的第一隔离层200，形成隔离墙，此步骤形成的结构如图1e、图2e和图3e所示，此结构中，存储区形成的隔离墙的结构基本完整，但是，测试区和对准区形成的隔离墙的结构出现过刻蚀的问题，这会导致将该隔离墙形成图案，转移到位于基底和第一隔离层之间的金属层后，金属层的图形结构存在缺陷，存储器的性能较差。
为了解决上述测试区和对准区出现过刻蚀的问题，本发明的发明人曾尝试通过减小刻蚀深度的方式来解决过刻蚀的问题，然而，由于存储区、测试区以及对准区是同时进行刻蚀工艺的，当减小刻蚀深度时，会出现相邻的隔离墙底部连接的问题，这使得后续曝光对准失效的概率增加，该方法不可行。
最后，为了解决上述隔离墙存在结构缺陷的问题，本发明实施例提供一种存储器的制备方法，其通过在去除部分第二掩膜层500之后，去除剩余的第二掩膜层500和第一掩膜层300，再在第一隔离层200和部分第二隔离层400上形成第三掩膜层600，再通过去除部分第三掩膜层600后，以剩余的第三掩膜层600为掩膜，去除部分第二隔离层400和部分第一隔离层200，形成隔离层，如此，由于在去除部分第二掩膜层500之后，直接去除了第二掩膜层500和第一掩膜层300，并再之后形成了第三掩膜层600，进而以第三掩膜层600为掩膜，第三掩膜在沟槽位置几乎不形成凹陷，这使得以第三掩膜为掩膜去除第一隔离层200和第二隔离层400时，不会造成过刻蚀，进而使得形成的隔离墙的结构完整，存储器的性能好。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
本发明实施例提供了一种存储器的制备方法，用于制备存储器，例如用于制备动态随机存储器。请参阅图4a，该制备方法包括如下步骤：
步骤S1：提供基底100，基底100的材料可以是硅、锗等本领域技术人员熟知的半导体基底100材料。基底100包括第一功能区和第二功能区，第一功能区例如可以是存储区101，存储区101上形成的半导体结构用于电荷的存储和释放，第二功能区例如可以是外围电路区，第二功能区包括测试区102和对准区103，测试区102上形成的半导体结构用于在制备过程中对存储区101上形成的半导体结构进行电性测试，对准区103上形成的半导体结构用于在曝光时对存储区101和测试区102上形成的半导体结构进行对准，此步骤形成的结构可以参阅图5a、图6a和图7a。
基底100上形成的存储区101的数量可以为多个，基底100上还形成有将多个存储区101隔开的切割区，切割区用于在基底100上形成半导体结构后，将基底100切割成多个存储单元，对准区103形成在切割区上，如此，在切割基底100后，破坏的是对存储单元的性能几乎不会造成影响的对准区103，存储器的性能好。
步骤S2：在基底100上形成第一隔离层200，第一隔离层200的材料包括但不限于氧化硅，第一隔离层200的形成工艺可以是化学沉积法，此步骤形成的结构可以参阅图5a、图6a和图7a，其中，第一功能区的基底100上设置有金属钨层201，金属钨层201上设置有无定型炭层202，无定型炭层202上设置有旋转硬掩膜层203(英文名称为Spin-on ardmasks，英文简称为SOH)，旋转硬掩膜层203上设置有氮氧化硅层204，氮氧化硅层204上设置有第一隔离层200，第二功能区的基底100上设置有金属钨层201，金属钨层201上设置有无定型炭层202，无定型炭层202上设置有氮氧化硅层204，氮氧化硅层204上设置有第一隔离层200。
步骤S3：在第一隔离层200上形成具有图案区的第一掩膜层300，图案区包括与第一功能区相对的第一图案区，以及与第二功能区相对的第二图案区，第一图案区包括多个第一掩膜墙和形成在相邻第一掩膜墙之间的第一沟槽，第二图案区包括多个第二掩膜墙和形成在相邻第二掩膜墙之间的第二沟槽。此步骤形成的结构如图5b、图6b和图7b所示，第一掩膜层300具有第一图案区和第二图案区，第一图案区设置在第一功能区上，第一图案区至少包括多个第一掩膜墙301以及相邻两个第一掩膜墙301之间的第一沟槽302，第二图案区设置在第二功能区上，第二图案区至少包括多个第二掩膜墙以及相邻两个第二掩膜墙之间的第二沟槽。
第一掩膜层300例如是旋转硬掩膜，旋转硬掩膜是光致抗蚀剂下部的膜质，在后续蚀刻工艺中可以起到适当的防御膜作用，帮助电路转录到目标膜质上，以实现微细图形的准确度。
请参阅图6b、图4b、图4c和图7b，第二图案区还包括与测试区102相对的测试图案区，以及与对准区103相对的对准图案区，测试图案区内包括多个测试掩膜墙303和形成在相邻测试掩膜墙303之间的测试沟槽304，对准图案区内形成至少一个子图案区305，每个子图案区305内形成间隔排布的多个子掩膜墙306和由每相邻两个子掩膜墙306形成的子沟槽307。其中，测试掩膜墙303和子掩膜墙306共同组成上述第二掩膜墙，测试沟槽304和子沟槽307共同组成上述第二沟槽。
上述子图案区305中，子沟槽307的槽宽小于测试沟槽304的槽宽，且子图案区305上的子沟槽307的图案密度大于测试图案区上的测试沟槽304的图案密度。子图案区305的数量可以为四个，每个子图案区305呈矩形，四个子图案区305呈两行两列矩阵排布，且沿以四个子图案区305的矩阵中心旋转对称。
请参照图4d，在第一隔离层200上形成具有图案区的第一掩膜层300的步骤包括：
步骤S31：在第一隔离层200上形成第一掩膜胚层，第一掩膜胚层可以是旋转硬掩膜，此步骤形成的结构请参阅图5a、图6a和图7a所示，第一掩膜胚层308设置在第一隔离层200上。
步骤S32：在第一掩膜胚层308上形成光刻胶层，此步骤形成的结构请参阅图5a、图6a和图7a所示，光刻胶层309设置在第一掩膜胚层308上。
步骤S33：对光刻胶层309进行图形化处理，此步骤形成的结构请参阅图5a、图6a和图7a所示，光刻胶层309上形成多个光刻胶墙，相邻两个光刻胶墙之间形成有间隙。
步骤S34：以图形化处理后的光刻胶层309刻蚀部分第一掩膜胚层308，形成具有图案区的第一掩膜层300。此步骤形成的结构如图5b、图6b和图7b所示，第一掩膜层300具有第一图案区和第二图案区，第一图案区设置在第一功能区上，第一图案区包括多个第一掩膜墙301以及相邻两个第一掩膜墙301之间的第一沟槽302，第二图案区还包括与测试区102相对的测试图案区，以及与对准区103相对的对准图案区，测试图案区内包括多个测试掩膜墙303和形成在相邻测试掩膜墙303之间的测试沟槽304，对准图案区内形成至少一个子图案区305，每个子图案区305内形成间隔排布的多个子掩膜墙306和由每相邻两个子掩膜墙306形成的子沟槽307。
在第一隔离层200上形成第一掩膜胚层308之后，且在第一掩膜胚层308上设置光刻胶层309之前，还包括：在第一掩膜胚层308上形成介电抗反射涂层，介电抗反射涂层是一层薄的电介质涂层，用于减小表面对某一波长区域光的反射率。介电抗反射涂层的材质包括但不限于氮氧化硅。此步骤形成的结构请参阅图5a、图6a和图7a所示，介电抗反射涂层310设置在第一掩膜胚层308上，介电抗反射涂层310上设置光刻胶层309。
步骤S4：在第一掩膜层300上以及暴露在第一沟槽302内和第二沟槽内的第一隔离层200上形成第二隔离层400，第二隔离层400在第一沟槽302内形成第三沟槽，且在第二沟槽内形成第四沟槽，第二隔离层400的材料可以与第一隔离层200的材料一样，第二隔离层400的材料可以是氧化硅，第二隔离层400的形成工艺可以是原子层沉积法,第二隔离层400的沉积厚度小于第一沟槽302的槽宽的一半以及第二沟槽的槽宽的一半，进而在第一沟槽302位置形成第三沟槽，在第二沟槽位置形成第四沟槽。此步骤形成的结构请参阅图5c、图6c和图7c所示，第二隔离层400设置在第一掩膜层300的顶面和侧面，以及设置在第一沟槽302和第二沟槽内暴露的第一隔离层200上。
请参阅图5b、图6b和图7b所示，以图形化处理后的光刻胶层309刻蚀部分第一掩膜胚层308时，还刻蚀去除设定深度的第一隔离层200，设定深度定义为图5b示出的L。在刻蚀部分第一掩膜胚层308时，刻蚀去除设定深度的第一隔离层200，可以在形成第二隔离层400后，使得位于第一掩膜墙301正下方的第一隔离层200的顶面与第一沟槽302处的第二隔离层400的顶面趋于齐平，使得位于第二掩膜墙正下方的第一隔离层200的顶面与第二沟槽位置处的第二隔离层400的顶面趋于齐平，进而使得制备的存储器的图案结构完整，存储器的性能得到提升。
请参照图5b和图5c，设定深度L等于第二隔离层400的厚度D，如此，可以在形成第二隔离层400后，使得位于第一掩膜墙301正下方的第一隔离层200的顶面与第一沟槽302处的第二隔离层400的顶面齐平，使得位于第二掩膜墙正下方的第一隔离层200的顶面与第二沟槽位置处的第二隔离层400的顶面齐平，进而使得制备的存储器的图案结构完整，存储器的性能得到提升。
步骤S5：在第二隔离层400上形成第二掩膜层500，第二掩膜层500可以是旋转硬掩膜，第二掩膜层500填充满第三沟槽和第四沟槽，且第二掩膜层500的顶面高于第二隔离层400的顶面，第二掩膜层500具有与第一图案区对应的第一凹陷部，以及与第二图案区对应的第二凹陷部，其中，第一凹陷部相比第二凹陷部往基底100方向的凹陷深度很小，甚至可以忽略。此步骤形成的结构如图5c、图6c和图7c所示，第二掩膜层500设置在第二隔离层400上，第二掩膜层500填充在第三沟槽和第四沟槽内，第二掩膜层500的顶面高于第二隔离层400的顶面。
步骤S6：去除部分第二掩膜层500和部分第二隔离层400，保留下的第二隔离层400的顶面与第一掩膜层300的顶面平齐，且保留下的第二掩膜层500的顶面等于或小于第一掩膜层300的顶面且大于第一隔离层200的顶面，此步骤形成的结构如图5d、图6d和图7d所示，保留下的第二掩膜层500的顶面和第一掩膜层300的顶面平齐，保留下的第二隔离层400、保留下的第二掩膜层500以及第一掩膜层300呈条状结构，且保留下的第二隔离层400形成的条形结构设置在保留下的第二掩膜层500形成的条状结构以及第一掩膜层300形成的条状结构之间。
步骤S7：去除第一掩膜层300和剩余的第二掩膜层500，该步骤可以采用氧等离子体去除第一掩膜层300和剩余的第二掩膜层500，该步骤不会对第二隔离层400造成刻蚀，此步骤形成的结构如图5e、图6e和图7e所示，保留下的第二隔离层400设置在第一隔离层200上。
步骤S8：在第一隔离层200和保留下的第二隔离层400上形成第三掩膜层，第三掩膜层例如可以是旋转硬掩膜。此步骤形成的结构如图5f、图6f和图7f所示，第三掩膜层600填充满保留下的第二隔离层400形成的条形结构之间的间隙，并覆盖在保留下的第二隔离层400上，第三掩膜层600与第一图案区相对的顶面以及与第二图案区相对的顶面大致为平面。
步骤S9：去除部分第三掩膜层600，保留下的第三掩膜层600的顶面与保留下的第二隔离层400的顶面齐平，此步骤形成的结构如图5g、图6g和图7g所示，保留下的第三掩膜层600也呈条状结构，保留下的第三掩膜层600形成的条状结构和保留下的第二隔离层400形成的条形结构间隔设置，并同时设置在第一隔离层200上，保留下的第三掩膜层600形成的条状结构的顶面和保留下的第二隔离层400形成的条形结构的顶面齐平。
步骤S10：以保留下的第三掩膜层600为掩膜，刻蚀保留下的部分第二隔离层400及其下方的第一隔离层200，形成与第一功能区相对的第一功能图案以及与第二功能区相对的第二功能图案，此步骤中，以保留下的第三掩膜层600进行掩膜，刻蚀保留下的部分第二隔离层400及其下方的第一隔离层200，可以采用六氟丁二烯和氧气的混合气进行等离子刻蚀，当采用六氟丁二烯和氧气的混合气进行等离子刻蚀时，会同时去除第三掩膜层600。此步骤形成的结构如图5h、图6h和图7h所示，第一隔离层200也呈条状结构。
本发明实施例的存储器的制备方法，在基底100上形成第一隔离层200，在第一隔离层200上形成具有第一沟槽302和第二沟槽的第一掩膜层300，在第一掩膜层300和未被第一掩膜层300覆盖的第一隔离层200形成第二隔离层400，第二隔离层400在对应第一沟槽302内形成第三沟槽，在对应第二沟槽内形成第四沟槽，在第三沟槽和第四沟槽内的第二隔离层400上形成第二掩膜层500，之后，先去除部分第二掩膜层500和部分第二隔离层400，后去除第一掩膜层300和保留下的第二掩膜层500，并在第一隔离层200和第二隔离层400上形成第三掩膜层600，再去除第三掩膜层600的部分结构，使得第三掩膜层600的顶面和保留下的第二隔离层400的顶面平齐，进而以保留下的第三掩膜层600为掩膜，对保留下的第二隔离层400以及下方的第一隔离层200刻蚀，如此，可以在第一隔离层200形成图案结构完整的第一功能图案和第二功能图案，使得第一功能图案和第二功能图案不会出现过刻蚀现象，且第一功能区和第二功能区的刻蚀深度较均匀，进而提升存储器的性能。
本发明实施例的存储器的制备方法，测试区102、对准区103以及存储区101上的半导体结构都是在一个步骤中形成的，从图4b和图4c中，可以看到，测试区102和对准区103的外围存在大量的空白区，这使得通过相关技术的存储器制备方法制备的半导体结构存在结构缺陷，而采用本发明实施例的存储器的制备方法，通过先形成第二隔离层400的条形结构，再利用第三掩膜层600，形成的半导体结构结构更加完整，这是由于，在形成第二掩膜层500的时候，测试区102上有大尺寸的测试沟槽304，对准区103上有数量较多的小尺寸的子沟槽307，测试区102和对准区103的外围却存在大量的空白区，形成第二掩膜层500时，为了填充测试沟槽304和子沟槽307，容易在测试沟槽304和子沟槽307位置形成凹陷，而去除第二掩膜层500和第一掩膜层300后，在第二隔离层400和第一隔离层200上形成第三掩膜层600的时候，测试区102和对准区103的外围没有了空白区，且第一隔离层200上形成的第二隔离层400的横向尺寸小，形成的第三掩膜层600的顶面更平整，进而使得利用保留下的第三掩膜层600刻蚀第一隔离层200时，在第一隔离层200上形成的图案结构更加完整，后续利用该图案进一步处理金属钨层201时，也可以将第一隔离层200上的图案正确转移到金属钨层201上。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明提供的曝光机所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (15)
1.一种存储器的制备方法，其特征在于，包括如下步骤：
提供基底，所述基底包括第一功能区和第二功能区；
在所述基底上形成第一隔离层；
在所述第一隔离层上形成具有图案区的第一掩膜层，所述图案区包括与所述第一功能区相对的第一图案区，以及与所述第二功能区相对的第二图案区，所述第一图案区包括多个第一掩膜墙和形成在相邻所述第一掩膜墙之间的第一沟槽，所述第二图案区包括多个第二掩膜墙和形成在相邻所述第二掩膜墙之间的第二沟槽；
在所述第一掩膜层上以及暴露在所述第一沟槽内和所述第二沟槽内的所述第一隔离层上形成第二隔离层，所述第二隔离层在所述第一沟槽内形成第三沟槽，且在所述第二沟槽内形成第四沟槽；
在所述第二隔离层上形成第二掩膜层，所述第二掩膜层填充满所述第三沟槽和所述第四沟槽，且覆盖在所述第二隔离层的顶面，所述第二掩膜层具有与所述第一图案区对应的第一凹陷部，以及与所述第二图案区对应的第二凹陷部；
去除部分所述第二掩膜层和部分所述第二隔离层，保留下的所述第二隔离层的顶面与所述第一掩膜层的顶面平齐，且保留下的所述第二掩膜层的顶面等于或小于所述第一掩膜层的顶面且大于所述第一隔离层的顶面；
去除所述第一掩膜层和剩余的所述第二掩膜层；
在所述第一隔离层和保留下的所述第二隔离层上形成第三掩膜层；
去除部分所述第三掩膜层，保留下的所述第三掩膜层的顶面与保留下的所述第二隔离层的顶面齐平；
以保留下的所述第三掩膜层为掩膜，刻蚀保留下的部分所述第二隔离层及其下方的所述第一隔离层，形成与所述第一功能区相对的第一功能图案以及与所述第二功能区相对的第二功能图案。
2.根据权利要求1所述的存储器的制备方法，其特征在于，在所述第一隔离层上形成具有图案区的第一掩膜层的步骤包括：
在所述第一隔离层上形成第一掩膜胚层；
在所述第一掩膜胚层上形成光刻胶层；
对所述光刻胶层进行图形化处理；
以图形化处理后的所述光刻胶层刻蚀部分所述第一掩膜胚层，形成具有图案区的所述第一掩膜层。
3.根据权利要求2所述的存储器的制备方法，其特征在于，以图形化处理后的所述光刻胶层刻蚀部分所述第一掩膜胚层时，还刻蚀去除设定深度的所述第一隔离层，所述设定深度定义为L。
4.根据权利要求3所述的存储器的制备方法，其特征在于，所述设定深度L等于所述第二隔离层的厚度D。
5.根据权利要求2所述的存储器的制备方法，其特征在于，在所述第一隔离层上形成第一掩膜胚层之后，且在所述第一掩膜胚层上设置光刻胶层之前，还包括：
在所述第一掩膜胚层上形成介电抗反射涂层。
6.根据权利要求5所述的存储器的制备方法，其特征在于，所述介电抗反射涂层的材质为氮氧化硅。
7.根据权利要求1所述的存储器的制备方法，其特征在于，去除所述第一掩膜层和剩余的所述第二掩膜层，采用氧等离子体刻蚀去除。
8.根据权利要求1-7任一项所述的存储器的制备方法，其特征在于，所述第一功能区包括存储区，所述存储区上形成的半导体结构用于电荷的存储和释放。
9.根据权利要求8所述的存储器的制备方法，其特征在于，所述第二功能区包括测试区，所述测试区上形成的半导体结构用于在制备过程中对所述存储区上形成的半导体结构进行电性测试。
10.根据权利要求9所述的存储器的制备方法，其特征在于，所述第二图案区包括与所述测试区相对的测试图案区，所述测试图案区内包括多个测试掩膜墙和形成在相邻所述测试掩膜墙之间的测试沟槽。
11.根据权利要求10所述的存储器的制备方法，其特征在于，所述第二功能区还包括对准区，所述对准区上形成的半导体结构用于在曝光时对所述存储区和所述测试区上形成的半导体结构进行对准。
12.根据权利要求11所述的存储器的制备方法，其特征在于，所述第二图案区还包括与所述对准区相对的对准图案区，所述对准图案区内形成至少一个子图案区，每个所述子图案区内形成间隔排布的多个子掩膜墙和由每相邻两个所述子掩膜墙形成的子沟槽，所述子沟槽的槽宽小于所述测试沟槽的槽宽，且所述子图案区上的所述子沟槽的图案密度大于所述测试图案区上的所述测试沟槽的图案密度。
13.根据权利要求12所述的存储器的制备方法，其特征在于，所述子图案区的数量为四个，每个所述子图案区呈矩形，四个所述子图案区呈两行两列矩阵排布，且沿以四个所述子图案区的矩阵中心旋转对称。
14.根据权利要求11所述的存储器的制备方法，其特征在于，所述基底上形成的存储区的数量为多个；
所述基底上还形成有将多个所述存储区隔开的切割区，所述切割区用于在所述基底上形成半导体结构后，将所述基底切割成多个存储单元；
所述对准区形成在所述切割区上。
15.根据权利要求1-7任一项所述的存储器的制备方法，其特征在于，以保留下的所述第三掩膜层进行掩膜，刻蚀保留下的部分所述第二隔离层及其下方的所述第一隔离层，采用六氟丁二烯和氧气的混合气进行等离子刻蚀。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110128863.7A CN112786536B (zh) | 2021-01-29 | 2021-01-29 | 存储器的制备方法 |
| US17/607,768 US11956941B2 (en) | 2021-01-29 | 2021-06-17 | Manufacturing method for memory |
| PCT/CN2021/100586 WO2022160568A1 (zh) | 2021-01-29 | 2021-06-17 | 存储器的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110128863.7A CN112786536B (zh) | 2021-01-29 | 2021-01-29 | 存储器的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112786536A true CN112786536A (zh) | 2021-05-11 |
| CN112786536B CN112786536B (zh) | 2022-07-08 |
Family
ID=75759947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110128863.7A Active CN112786536B (zh) | 2021-01-29 | 2021-01-29 | 存储器的制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11956941B2 (zh) |
| CN (1) | CN112786536B (zh) |
| WO (1) | WO2022160568A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022160568A1 (zh) * | 2021-01-29 | 2022-08-04 | 长鑫存储技术有限公司 | 存储器的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201115688A (en) * | 2009-10-21 | 2011-05-01 | Inotera Memories Inc | Process using SiN supporter for manufacturing a bottom capacity electrode of a semiconductor memory |
| US20140154863A1 (en) * | 2012-11-30 | 2014-06-05 | Samsung Electronics Co., Ltd. | Method of forming semiconductor device |
| CN104934530A (zh) * | 2014-03-19 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108231806A (zh) * | 2016-12-22 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 电容及其形成方法、图像传感器电路及其形成方法 |
| US20190393267A1 (en) * | 2017-03-31 | 2019-12-26 | Intel Corporation | A fully self-aligned cross grid vertical memory array |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346366B1 (en) * | 2000-06-19 | 2002-02-12 | Taiwan Semiconductor Manufacturing Company | Method for making an advanced guard ring for stacked film using a novel mask design |
| US7291560B2 (en) * | 2005-08-01 | 2007-11-06 | Infineon Technologies Ag | Method of production pitch fractionizations in semiconductor technology |
| KR20100044554A (ko) | 2008-10-22 | 2010-04-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN107437497B (zh) | 2016-05-27 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| TWI685086B (zh) * | 2019-01-03 | 2020-02-11 | 華邦電子股份有限公司 | 著陸墊結構及其製造方法 |
| CN110690197A (zh) | 2019-10-29 | 2020-01-14 | 福建省晋华集成电路有限公司 | 一种半导体对位结构及半导体基板 |
| CN111403276A (zh) | 2020-03-24 | 2020-07-10 | 长江存储科技有限责任公司 | 半导体结构的制备方法 |
| CN112786536B (zh) | 2021-01-29 | 2022-07-08 | 长鑫存储技术有限公司 | 存储器的制备方法 |
-
2021
- 2021-01-29 CN CN202110128863.7A patent/CN112786536B/zh active Active
- 2021-06-17 US US17/607,768 patent/US11956941B2/en active Active
- 2021-06-17 WO PCT/CN2021/100586 patent/WO2022160568A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201115688A (en) * | 2009-10-21 | 2011-05-01 | Inotera Memories Inc | Process using SiN supporter for manufacturing a bottom capacity electrode of a semiconductor memory |
| US20140154863A1 (en) * | 2012-11-30 | 2014-06-05 | Samsung Electronics Co., Ltd. | Method of forming semiconductor device |
| CN104934530A (zh) * | 2014-03-19 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108231806A (zh) * | 2016-12-22 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 电容及其形成方法、图像传感器电路及其形成方法 |
| US20190393267A1 (en) * | 2017-03-31 | 2019-12-26 | Intel Corporation | A fully self-aligned cross grid vertical memory array |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022160568A1 (zh) * | 2021-01-29 | 2022-08-04 | 长鑫存储技术有限公司 | 存储器的制备方法 |
| US11956941B2 (en) | 2021-01-29 | 2024-04-09 | Changxin Memory Technologies, Inc. | Manufacturing method for memory |
Also Published As
| Publication number | Publication date |
|---|---|
| US11956941B2 (en) | 2024-04-09 |
| US20230363137A1 (en) | 2023-11-09 |
| CN112786536B (zh) | 2022-07-08 |
| WO2022160568A1 (zh) | 2022-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI644394B (zh) | 在金屬線之陣列之非心軸線中形成自對準切口的設備及方法 | |
| TWI477999B (zh) | 使用間隔物圖案技術以製造半導體裝置之方法 | |
| EP0595360A1 (en) | Method of manufacturing a semiconductor device having a cylindrical electrode | |
| US20230056204A1 (en) | Semiconductor structure and method for manufacturing same | |
| US11968830B2 (en) | Method of manufacturing memory device and patterning method | |
| CN112786536B (zh) | 存储器的制备方法 | |
| US12004343B2 (en) | Method of manufacturing capacitor connecting line of memory | |
| CN111341725B (zh) | 半导体图案的制作方法 | |
| KR100529391B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| KR20090019133A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| KR100289661B1 (ko) | 반도체 소자의 제조방법 | |
| US20220254782A1 (en) | Method for manufacturing memory and memory | |
| CN114005737A (zh) | 一种半导体结构及半导体结构制作方法 | |
| KR100381017B1 (ko) | 반도체 장치의 다중 콘택 형성방법 | |
| KR100674898B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100255158B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100223286B1 (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR100268938B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| CN116801611A (zh) | 存储器、半导体结构及其制备方法 | |
| KR100248806B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| CN117677182A (zh) | 半导体结构及其形成方法 | |
| CN117672819A (zh) | 半导体结构及其形成方法 | |
| KR100308640B1 (ko) | 코어형트랜치캐패시터및그제조방법 | |
| KR20010065901A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR100252900B1 (ko) | 반도체 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |