CN112768488B - 相变存储器及其制作方法 - Google Patents

相变存储器及其制作方法 Download PDF

Info

Publication number
CN112768488B
CN112768488B CN202110155225.4A CN202110155225A CN112768488B CN 112768488 B CN112768488 B CN 112768488B CN 202110155225 A CN202110155225 A CN 202110155225A CN 112768488 B CN112768488 B CN 112768488B
Authority
CN
China
Prior art keywords
phase change
array
change memory
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110155225.4A
Other languages
English (en)
Other versions
CN112768488A (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202110155225.4A priority Critical patent/CN112768488B/zh
Publication of CN112768488A publication Critical patent/CN112768488A/zh
Application granted granted Critical
Publication of CN112768488B publication Critical patent/CN112768488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开实施例公开了一种相变存储器及其制作方法，所述相变存储器包括：相变存储阵列，位于衬底上，包括沿垂直于衬底方向设置的第一导电线、存储叠层和第二导电线；第一导电线和第二导电线平行于衬底且彼此垂直，所述存储叠层与所述第一导电线及所述第二导电线均垂直；电容阵列，沿平行于所述衬底方向，与所述相变存储阵列并列设置在衬底上，包括：沿平行于所述衬底方向交替并列设置的第一电极板和第二电极板，均包括：所述第一导电线和所述存储叠层；或者，所述存储叠层和所述第二导电线；所述第一电极板，与所述相变存储阵列电连接；所述第二电极板，与接地端电连接；电绝缘的隔离结构，位于所述第一电极板和所述第二电极板之间。

Description

相变存储器及其制作方法
技术领域
本公开实施例涉及集成电路领域，特别涉及一种相变存储器及其制作方法。
背景技术
相变存储器(Phase Change Memory，PCM)作为一种新兴的非易失性存储器件，同时具有动态随机存取存储器(Dynamic Random Access Memory，DRAM)的高速度和高寿命的优点，以及快闪存储器(Flash Memory)的低成本和非易失的优点，可广泛应用于手机等电子设备中。
相关技术中，可通过向相变存储层供电(例如，施加电压或电流)来改变相变存储层的电阻状态，以实现数据的存储。然而，随着相变存储器的位密度和集成度提高，相变存储器供电的稳定性较差。
发明内容
有鉴于此，本公开实施例提供一种相变存储器及其制作方法。
根据本公开实施例的第一方面，提供一种相变存储器，包括：
相变存储阵列，位于衬底上，包括沿垂直于所述衬底方向设置的第一导电线、存储叠层和第二导电线；
其中，所述第一导电线和所述第二导电线平行于所述衬底且彼此垂直，所述存储叠层与所述第一导电线及所述第二导电线均垂直；
电容阵列，沿平行于所述衬底方向，与所述相变存储阵列并列设置在衬底上，包括：
沿平行于所述衬底方向交替并列设置的第一电极板和第二电极板，均包括：所述第一导电线和所述存储叠层；或者，所述存储叠层和所述第二导电线；其中，所述第一电极板，与所述相变存储阵列电连接；所述第二电极板，与接地端电连接；
电绝缘的隔离结构，位于所述第一电极板和所述第二电极板之间。
在一些实施例中，所述相变存储器包括多个所述相变存储阵列和多个所述电容阵列；其中，至少一个所述电容阵列，位于相邻的两个所述相变存储阵列之间的空隙。
在一些实施例中，所述相变存储器包括多个所述电容阵列；所述相变存储器还包括：
控制电路，沿平行于所述衬底方向与所述相变存储阵列并列设置在所述衬底上；
其中，至少一个所述电容阵列，沿垂直于所述衬底方向与所述控制电路并列设置。
在一些实施例中，所述相变存储器还包括：
导电的第一接触部，位于所述衬底与所述电容阵列之间，用于电连接所述第一电极板和所述相变存储阵列；
导电的第二接触部，位于所述衬底与所述电容阵列之间，用于电连接所述第二电极板和所述接地端。
根据本公开实施例的第二方面，提供一种相变存储器的制作方法，包括：
在衬底上形成相变存储阵列；其中，所述相变存储阵列包括沿垂直于所述衬底方向设置的第一导电线、存储叠层和第二导电线；所述第一导电线和所述第二导电线平行于所述衬底且彼此垂直，所述存储叠层与所述第一导电线及所述第二导电线均垂直；
在所述衬底上，沿平行于所述衬底方向，形成与所述相变存储阵列并列设置的电容阵列；
其中，所述电容阵列包括：沿平行于所述衬底方向交替并列设置的第一电极板和第二电极板，包括：所述第一导电线和所述存储叠层；或者，所述存储叠层和所述第二导电线；所述第一电极板，与所述相变存储阵列电连接；所述第二电极板，与接地端电连接；电绝缘的隔离结构，位于所述第一电极板和所述第二电极板之间。
在一些实施例中，所述衬底上包括多个用于设置所述相变存储阵列的阵列区，相邻的两个所述阵列区与之间存在空隙；所述第一电极板和所述第二电极板均包括所述第一导电线和所述存储叠层；
所述在衬底上形成相变存储阵列；在所述衬底上，沿平行于所述衬底方向，形成与所述相变存储阵列并列设置的电容阵列，包括：
同时形成覆盖所述阵列区与和所述空隙的第一导电材料层，并形成覆盖所述第一导电材料层的存储叠层材料层；
在所述阵列区，形成覆盖所述存储叠层材料层的第二导电材料层；
在所述阵列区和所述空隙中同时形成电绝缘的隔离结构；
其中，位于所述阵列区的隔离结构，贯穿所述第二导电材料层、所述存储叠层材料层和所述第一导电材料层，以在所述阵列区形成所述第二导电线、所述存储叠层和所述第一导电线；位于所述空隙的隔离结构，贯穿所述存储叠层材料层和所述第一导电材料层，以在所述空隙形成所述存储叠层和所述第一导电线。
在一些实施例中，所述衬底上包括多个用于设置所述相变存储阵列的阵列区，相邻的两个所述阵列区与之间存在空隙；所述第一电极板和所述第二电极板均包括所述第二导电线和所述存储叠层；
所述在衬底上形成相变存储阵列；在所述衬底上，沿平行于所述衬底方向，形成与所述相变存储阵列并列设置的电容阵列，包括：
形成覆盖所述阵列区的第一导电材料层；
同时形成覆盖所述阵列区与和所述空隙的存储叠层材料层，并形成覆盖所述存储叠层材料层的第二导电材料层；其中，在所述阵列区，所述存储叠层材料层覆盖所述第一导电材料层；
在所述阵列区和所述空隙中同时形成电绝缘的隔离结构；
其中，位于所述阵列区的隔离结构，贯穿所述第二导电材料层、所述存储叠层材料层和所述第一导电材料，以在所述阵列区形成所述第二导电线、所述存储叠层和所述第一导电线；位于所述空隙的隔离结构，贯穿所述第二导电材料层和所述存储叠层材料层，以在所述空隙形成所述第二导电线和所述存储叠层。
在一些实施例中，在形成所述电容阵列之前，所述方法还包括：
沿平行于所述衬底方向，在所述衬底上形成与所述相变存储阵列并列设置的控制电路；其中，沿垂直于所述衬底方向，所述控制电路与至少一个所述电容阵列并列设置。
在一些实施例中，所述方法还包括：
形成导电的第一接触部；其中，所述第一接触部，位于所述衬底与所述电容阵列之间，用于电连接所述第一电极板和所述相变存储阵列；
形成导电的第二接触部；其中，所述第二接触部，位于所述衬底与所述电容阵列之间，用于电连接所述第二电极板和所述接地端。
在一些实施例中，所述方法还包括：
形成导电的第三接触部；其中，所述第三接触部，位于所述相变存储阵列的第一导电线和所述衬底之间，且与所述相变存储阵列的第一导电线接触；
在所述第二导电线和所述衬底之间，形成导电的第四接触部；其中，所述第四接触部，位于所述相变存储阵列的第二导电线和所述衬底之间，且与所述相变存储阵列的第二导电线接触；
其中，所述第一接触部和所述第二接触部，与所述第三接触部同时形成；或者，所述第一接触部和所述第二接触部，与所述第四接触部同时形成。
本公开实施例提供的电容阵列，包括交替并列设置的多个第一电极板和多个第二电极板，形成了多个并联的电容器，如此，电容阵列能够提供的电容值范围较大，有利于提高相变存储器的供电稳定性。
并且，相较于需要额外的工艺步骤来形成与相变存储阵列结构不同的电容器，由于本公开实施例提供的电容阵列的结构与相变存储阵列包括的部分结构相同，因此，可同时形成相变存储阵列和电容阵列，在形成提供稳定电压作用的电容阵列的同时，减少了工艺步骤，降低了工艺成本。
附图说明
图1a是一种相变存储器的示意图；
图1b是一种相变存储器的电路示意图；
图2a至2f是根据一示例性实施例示出的一种相变存储器的示意图；
图3是根据一示例性实施例示出的一种相变存储器制作方法的示意图。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
可以理解的是，本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本公开实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互连层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
图1a是一种相变存储器100的俯视图。参照图1a所示，相变存储器100包括：衬底110，包括：阵列区域120和外围区域130。阵列区域120中设置有多个相变存储阵列140，多个相变存储阵列140在xoy平面以矩阵的形式布置，用于进行信息的读取/写入。外围区域130中设置有控制电路160，用于向阵列区域120供电(例如，施加电压或电流)，以在阵列区域120中进行信息的读取/写入操作。
图1b示出了相变存储器100的电路原理图。参照图1b所示，相变存储器100包括布置成网格状的n条第一导电线(例如位线BL1、BL2、BL3…BLn)和m条第二导电线(例如字线WL1、WL2、WL3…WLm)。相变存储单元(例如11、1m、和n1)位于第一导电线和第二导电线之间，且与第一导电线和第二导电线均垂直。
行解码器、列解码器分别通过第一导电线、第二导电线与相变存储单元实现电连接，用于控制相变存储单元进行信息的读取/写入。
例如，行解码器可从控制电路160接收第一电信号，且基于接收的第一电信号激活或选择第一导电线BL1。列解码器可从控制电路160接收第二电信号，且基于接收的第二电信号激活或选择第二导电线WL1。如此，可实现相变存储单元11进行信息的读取/写入。
激活或选择第一导电线的方法包括：施加电压或电流至第一导电线。激活或选择第二导电线的方法包括：施加电压或电流至第二导电线。
需要强调的是，设置第一导电线的第一平面和设置第二导电线的第二平面平行，且第一平面与第二平面不重叠。相变存储单元位于第一平面和第二平面之间，且相变存储单元与第一平面和第二平面均垂直。
为了进一步提高相变存储器的位密度和集成度，可沿垂直于衬底方向设置多个堆叠的相变存储单元。因此，需要更大的功率(例如，电流或电压)驱动相变存储单元中的相变存储材料发生相变。
然而，在某些情况下，沿着电压轨(例如，导电路径)的电信号可能相对于供应电信号波动(例如，减小或增大)。当提供给相变存储单元的电信号的值小于能够激活相变存储单元的电信号值，甚至该电信号无法提供至相变存储单元时，可导致无法实现期望的读取/写入操作。当提供给相变存储单元的电信号的值过大时，可能会导致相变存储器的损坏。
相关技术中，参照图1a所示，可在衬底上用于设置相变存储阵列的平面内设置第一电容器150，以补偿沿着电压轨的电信号变化。参照图1b所示，第一电容器150的第一节点A与相变存储阵列140电连接，第一电容器150的第二节点B与接地端连接，用于补偿相变存储阵列140的供电电信号的变化。
参照图1a所示，还可在衬底上用于设置控制电路的平面内可设置第二电容器170，用于补偿控制电路160的输入/输出电信号的变化。
可以理解的是，较大的电容量可将较多的电荷提供到电压轨，以保证相变存储器的良好供电。
然而，在衬底上的外围电路去中专门预留用于设置较大或更多的电容器的区域，会占据较多的面积(参照图1a)。当每个相变存储器芯片的面积不变时，电容器占据的面积增大，必然会导致衬底上用于设置相变存储器和/或其他外围电路的面积减小，阻碍了相变存储器的集成度和位密度的提高。当需要保证相变存储器芯片的存储容量不变时，电容器占据面积增大，会导致芯片成本和位成本(bit cost)的增加。
图2a至图2f是根据一示例性实施例示出的一种相变存储器200的示意图。结合图2a至图2f所示，相变存储器200包括：
相变存储阵列220，位于衬底210上，包括沿垂直于衬底210方向设置的第一导电线221、存储叠层222和第二导电线223；
其中，第一导电线221和第二导电线223平行于衬底210且彼此垂直，存储叠层222与第一导电线221及第二导电线223均垂直；
电容阵列230，沿平行于衬底210方向，与相变存储阵列220并列设置在衬底210上，包括：
沿平行于衬底210方向交替并列设置的第一电极板231和第二电极板232，均包括：第一导电线221和存储叠层222；或者，存储叠层222和第二导电线223；其中，第一电极板231，与相变存储阵列220电连接；第二电极板232，与接地端电连接；
电绝缘的隔离结构233，位于第一电极板231和第二电极板232之间。
参照图2a所示，衬底210的组成材料可包括半导体材料，例如硅、锗或者砷化镓等。需要指出的是，衬底210上还可包括其他的功能结构，该功能结构可位于相变存储阵列220和衬底210之间。
衬底210可包括：沿平行于衬底210所在平面并列设置的阵列区211和外围电路区212。阵列区211，用于承载相变存储器200的相变存储阵列220。外围电路区，用于承载相变存储器200的外围电路，例如，输入输出电路或者放大电路等。衬底210所在平面平行于xoy平面，xoy平面可理解为水平面。
在一些实施例中，电容阵列230可设置在阵列区中，并设置在相变存储阵列220的一侧或者围绕相变存储阵列220设置。在另一些实施例中，电容阵列230可设置在外围电路区中。
第一导电线221和第二导电线223的组成材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)或者多晶硅等
图2b示出了一种相变存储阵列220在xoz平面的截图，可以理解的是，z轴所示方向垂直于xoy平面。参照图2b所示，存储叠层222包括：由下至上依次层叠设置的第一电极层2221、选通层2222、第二电极层2223、相变存储层2224和第三电极层2225。可以理解的是，在相变存储阵列220中的存储叠层222即为相变存储器200的存储单元。
第一电极层2221、第二电极层2223和第三电极层2225的组成材料可包括：非晶碳(例如α相碳)或者钨等。
选通层2222的组成材料可包括：阈值选择开关(Ovonic threshold switching，OTS)材料，例如ZnaTeb、GeaTeb、NbaOb或者SiaAsbTec等。
相变存储层2224的组成材料可包括：基于硫属元素化物的合金。例如，GST(Ge-Sb-Te)合金。相变存储层2224的组成材料还可包括任何其他适当的相变材料。
需要强调的是，设置第一导电线221的第一平面和设置第二导电线223的第二平面平行，且第一平面与第二平面不重叠。存储单元位于第一平面和第二平面之间，且存储单元与第一平面和第二平面均垂直。
参照图2b所示，相变存储阵列220还包括：第一阻挡结构233a，位于沿平行于x轴方向并列设置的两个存储叠层222之间，且位于沿平行于x轴方向并列设置的两个第一导电线221之间，用于电隔离沿平行于x轴方向并列排布的相邻存储叠层222。
在相变存储层2224发生相变过程中，会产生较大的热量，因此，为了减少相邻存储叠层222之间的串扰，第一阻挡结构233a还用于进行热隔离。
参照图2c所示，相变存储阵列220还包括：第二阻挡结构233b，位于沿平行于y轴方向并列设置的两个存储叠层222之间，且位于沿平行于y轴方向并列设置的两个第二导电线223之间，用于电隔离沿平行于y轴方向并列排布的相邻存储叠层222。
在相变存储层2224发生相变过程中，会产生较大的热量，因此，为了减少相邻存储叠层222之间的串扰，第二阻挡结构233b还用于进行热隔离。
示例性地，第一电极板231平行于第二电极板232，且相邻的第一电极板231、隔离结构233和第二电极板232可组成一个平行板电容器，实现滤波、稳压等作用。
参照图2d所示，电容阵列230包括多个第一电极板231和多个第二电极板232。沿平行于x轴的方向，第一电极板231和第二电极板232依次交替设置，且隔离结构233隔开相邻的第一电极板231和第二电极板232。
多个第一电极板231可连接至相同的节点C，并通过节点C与相变存储阵列220电连接。多个第二电极板232可连接至相同的节点D，并通过节点D与接地端电连接。
可以理解的是，对于图2d示出的电容阵列230，包括了6个第一电极板231和6个第二电极板232，且6个第一电极板231电连接至相同的节点C，6个第二电极板232电连接至相同的节点D，因此，该电容阵列230包括了并联连接的多个平行板电容器，该电容阵列230的电容值等于并联连接的多个平行板电容器的电容值之和。
由于电容阵列230中存储叠层222的深宽比较大，在占用的衬底210面积较小的情况下，可提供较大的电容值，有利于提高相变存储器200的供电稳定性。此处，存储叠层222的深宽比表示：存储叠层222在平行于z轴方向的深度，与存储叠层222在平行于x方向的宽度之间的比值。
图2e是根据一示例性实施例示出的一种电容阵列230的局部结构示意图。参照图2e所示，第一电极板231和第二电极板232均包括：第一导电线221和存储叠层222。
需要指出的是，对于图2e所示的电容阵列230，隔离结构233与相变存储阵列220的第一阻挡结构233a的结构和组成材料均可相同，且隔离结构233与相变存储阵列220的第一阻挡结构233a可同时形成。
图2f是根据一示例性实施例示出的另一种电容阵列230的局部结构示意图。参照图2f所示，第一电极板231和第二电极板232均包括：第二导电线223和存储叠层222，且隔离结构233与相变存储阵列220的第二阻挡结构233b可同时形成。
需要指出的是，对于图2f所示的电容阵列230，隔离结构233与相变存储阵列220的第二阻挡结构233b的结构和组成材料均可相同。
在一些实施例中，虽然电容阵列230和相变存储阵列220中均包括存储叠层222，但是电容阵列230中的存储叠层222仅用于作为电容的极板，而并不能作为存储单元起到数据存储的功能，相变存储器200依旧是通过对相变存储阵列220中的存储叠层222进行控制，以实现数据的写入和读取等操作的。
在另一些实施例中，与相变存储阵列220中的存储单元类似，电容阵列230中的存储叠层222也可作为相变存储器200的存储单元进行数据的存储。
本公开实施例提供的电容阵列230，包括交替并列设置的多个第一电极板231和多个第二电极板232，形成了多个并联的电容器，如此，电容阵列230能够提供的电容值范围较大，有利于提高相变存储器200的供电稳定性。
并且，相较于需要额外的工艺步骤来形成与相变存储阵列220结构不同的电容器，由于本公开实施例提供的电容阵列230的结构与相变存储阵列220包括的部分结构相同，因此，可同时形成相变存储阵列220和电容阵列230，在形成提供稳定电压作用的电容阵列230的同时，减少了工艺步骤，降低了工艺成本。
在一些实施例中，参照图2b所示，第一阻挡结构233a包括：
第一隔离层，沿垂直于衬底210的第一方向(即z轴方向)延伸，覆盖第三电极层2225侧壁和相变存储层2224侧壁；
第二隔离层，沿垂直于衬底210的第一方向延伸，覆盖第二电极层2223侧壁、选通层2222侧壁、第一电极层2221侧壁和第一导电线221侧壁。
示例性地，第一隔离层位于第二隔离层和第三电极层2225之间，且第一隔离层位于第二隔离层和相变存储层2224之间。
第一隔离层可用于封装相变存储单元平行于第一方向的侧壁。示例性地，第一隔离层可包括：绝缘的第一氮化物层2331和绝缘的第一氧化物层2332，第一氮化物层2331位于第一氧化物层2332和第三电极层2225之间，且第一氮化物层2331位于第一氧化物层2332和相变存储层2224之间。
第二隔离层可用于热隔离相邻存储叠层222。示例性地，第二隔离层可包括：热导率较低的第二氧化物层2333和绝缘的第二氮化物层2334，第二氮化物层2334位于第二氧化物层2333和第一隔离层之间，且第二氮化物层2334分别位于第二氧化物层2333和第二电极层2223、选通层2222、第一电极层2221以及第一导电线221之间。
在一些实施例中，参照图2c所示，第二阻挡结构233b包括：
第三隔离层，沿垂直于衬底210的第一方向延伸，覆盖第三电极层2225侧壁和相变存储层2224侧壁；
第四隔离层，沿垂直于衬底210的第一方向延伸，覆盖第二电极层2223侧壁、选通层2222侧壁、第一电极层2221侧壁和第二导电线223侧壁。
第三隔离层可用于封装相变存储单元平行于第一方向的侧壁。示例性地，第三隔离层可包括：绝缘的第三氮化物层2335和绝缘的第三氧化物层2336，第三氮化物层2335分别位于第三氧化物层2336和第二导电线223、第三电极层2225以及相变存储层2224之间。
第四隔离层可用于热隔离相邻存储叠层222。示例性地，第四隔离层可包括：热导率较低的第四氧化物层2337和绝缘的第四氮化物层2338，第四氮化物层2338位于第四氧化物层2337和第三隔离层之间，且第四氮化物层2338分别位于第四氧化物层2337和第二电极层2223、选通层2222以及第一电极层2221之间。
在一些实施例中，相变存储器200包括多个相变存储阵列220和多个电容阵列230；其中，至少一个电容阵列230，位于相邻的两个相变存储阵列220之间的空隙。
相关技术中，参照图1a所示，当相变存储器100包括多个相变存储阵列140时，相邻相变存储阵列140之间通常存在没有设置功能结构的空白区域，即相邻相变存储阵列140之间会存在空隙，该空隙通常包括用于传输电信号的电连接线以及隔离相邻电连接线的绝缘材料等。
相较于需要在衬底210阵列区之外的区域专门预留用于设置电容器的预设区域，本公开实施例提供的电容阵列230可设置在该空隙中，上述预设区域的面积可用于形成相变存储阵列220，且对于相变存储器200集成度和位密度的提高影响较小。
需要指出的是，当电容阵列230设置在该空隙中时，第一电极板231和第二电极板232与设置在该空隙中的电连接线之间是电绝缘的。即电容阵列230不会影响该空隙中电连接线的信号传输，也不会影响相变存储器200的功能。
在一些实施例中，相变存储器200包括多个电容阵列230；相变存储器200还包括：
控制电路，沿平行于衬底210方向与相变存储阵列220并列设置在衬底210上；
其中，至少一个电容阵列230，沿垂直于衬底210方向与控制电路并列设置。
控制电路，通常设置在衬底210表面的外围电路区212中。在相变存储阵列220与控制电路沿平行于衬底210方向并列设置时，相变存储阵列220的顶表面与控制电路的定表面并不处于同一水平面，即沿垂直于衬底210方向，相变存储阵列220与外围电路存在一定的高度差。
相关技术中，在形成相变存储阵列的过程中，通过在控制电路的上方空间填充绝缘材料，以形成支撑结构。在相变存储阵列的形成过程中，通常包括平坦化过程，该支撑结构在该平坦化过程中起到支撑作用。然而，该支撑结构在相变存储器200工作的过程中，并未起到作用。
相较于在该上方空间仅设置该绝缘的支撑结构，本公开实施例提供的相变存储器200，通过将电容阵列230设置在控制电路上方，可以在提高相变存储器200的供压稳定性的同时，合理利用控制电路上方空间，减小了对于衬底210表面面积的占用，对于相变存储器200的布局影响较小。
此外，该电容阵列230还可在平坦化过程中起到该支撑结构的作用，无需额外形成该支撑结构，且能保证相变存储器200表面的平整度较好，简化了工艺步骤。
在一些实施例中，相变存储器200还包括：
导电的第一接触部，位于衬底210与电容阵列230之间，用于电连接第一电极板231和相变存储阵列220；
导电的第二接触部，位于衬底210与电容阵列230之间，用于电连接第二电极板232和接地端。
相变存储器200可包括多个第一接触部和第二接触部。不同的第一电极板231接触不同的第一接触部，且不同的第二电极板232接触不同的第二接触部。
当相变存储器200中包括多个相变存储阵列220时，在一些实施例中，不同的第一接触部可与不同的相变存储阵列220电连接，以对不同的相变存储阵列220进行稳压。
在一些实施例中，多个第一接触部可与同一个相变存储阵列220电连接，以增大与该相变存储阵列220电连接的电容器的电容值。
第一接触部和第二接触部可沿垂直于衬底210方向延伸。第一接触部和第二接触部的组成材料包括导电材料，例如：钨、铜或者多晶硅等。
本公开实施例中，通过设置导电的第一接触部与第一电极板231接触、导电的第二接触部与第二电极板232接触，可通过电连接多个第一接触部、并电连接多个第二接触部，以实现电容阵列230中多个电容的并联，即保证了电容阵列230具有较大的电容值。
在一些实施例中，相变存储器200还包括：
导电的第三接触部，位于相变存储阵列220的第一导电线221和衬底210之间，且与相变存储阵列220的第一导电线221接触；
导电的第四接触部，位于相变存储阵列220的第二导电线223和衬底210之间，且与相变存储阵列220的第二导电线223接触。
第三接触部和第四接触部可沿垂直于衬底210方向延伸。第三接触部和第四接触部的组成材料包括导电材料，例如：钨、铜或者多晶硅等。第三接触部，用于向第一导电线221传输电信号。第四接触部，用于向第二导电线223传输电信号。
在一些实施例中，当第一电极板231和第二电极板232均包括第一导电线221和存储叠层222时，第一接触部和第二接触部，与第三接触部同时形成。
在另一些实施例中，当第一电极板231和第二电极板232均包括第二导电线223和存储叠层222时，第一接触部和第二接触部，与第四接触部同时形成。
图3是根据一示例性实施例示出的一种相变存储器的制作方法，所述方法可应用于本公开提供的相变存储器200的制作。参照图3所示，所述方法包括以下步骤：
S100：在衬底上形成相变存储阵列；其中，相变存储阵列包括沿垂直于衬底方向设置的第一导电线、存储叠层和第二导电线；第一导电线和第二导电线平行于衬底且彼此垂直，存储叠层与第一导电线及第二导电线均垂直；
S110：在衬底上，沿平行于衬底方向，形成与相变存储阵列并列设置的电容阵列；其中，电容阵列包括：沿平行于衬底方向交替并列设置的第一电极板和第二电极板，包括：第一导电线和存储叠层；或者，存储叠层和第二导电线；第一电极板，与相变存储阵列电连接；第二电极板，与接地端电连接；电绝缘的隔离结构，位于第一电极板和第二电极板之间。
本公开实施例中，通过形成交替并列设置的多个第一电极板和多个第二电极板，以形成多个并联的电容器，如此，电容阵列能够提供的电容值范围较大，有利于提高相变存储器的供电稳定性。
在一些实施例中，S100和S110可同时执行。相较于需要额外的工艺步骤来形成与相变存储阵列结构不同的电容器，由于本公开实施例提供的电容阵列的结构与相变存储阵列包括的部分结构相同，因此，可同时形成相变存储阵列和电容阵列，在形成提供稳定电压作用的电容阵列的同时，减少了工艺步骤，降低了工艺成本。
在一些实施例中，衬底上包括多个用于设置相变存储阵列的阵列区，相邻的两个阵列区与之间存在空隙；第一电极板和第二电极板均包括第一导电线和存储叠层；
S100和S110包括：
同时形成覆盖阵列区与和空隙的第一导电材料层，并形成覆盖第一导电材料层的存储叠层材料层；
在阵列区，形成覆盖存储叠层材料层的第二导电材料层；
在阵列区和空隙中同时形成电绝缘的隔离结构；
其中，位于阵列区的隔离结构，贯穿第二导电材料层、存储叠层材料层和第一导电材料层，以在阵列区形成第二导电线、存储叠层和第一导电线；位于空隙的隔离结构，贯穿存储叠层材料层和第一导电材料层，以在空隙形成存储叠层和第一导电线。
示例性地，可通过化学气相沉积的方式形成第一导电材料层和第二导电材料层。
所述形成覆盖第一导电材料层的存储叠层材料层，包括：在第一导电材料层的表面形成层叠设置的第一电极材料层、选通材料层、第二电极材料层、相变存储材料层和第三电极材料层。
具体地，可通过旋涂或者化学气相沉积的方式形成第一电极材料层、第二电极材料层和第三电极材料层。
所述在阵列区和空隙中同时形成电绝缘的隔离结构，可包括：
在阵列区，形成贯穿第三电极材料层、相变存储材料层、第二电极材料层、选通材料层、第一电极材料层和第一导电材料层的第一阻挡结构；
在形成第一阻挡结构的同时，在所述空隙中形成贯穿第三电极材料层、相变存储材料层、第二电极材料层、选通材料层、第一电极材料层和第一导电材料层的隔离结构。
需要指出的是，本公开实施例中，在阵列区中形成的第一阻挡结构即为阵列区中的隔离结构，且第一阻挡结构与上述空隙中的隔离结构的结构以及组成材料均相同。
本公开实施例中，通过在形成第一阻挡结构的同时，在上述空隙中形成隔离结构，无需额外增加工艺步骤，方法简单，与现有工艺兼容性高。
在一些实施例中，衬底上包括多个用于设置相变存储阵列的阵列区，相邻的两个阵列区与之间存在空隙；第一电极板和第二电极板均包括第二导电线和存储叠层；
S100和S110包括：
形成覆盖阵列区的第一导电材料层；
同时形成覆盖阵列区与和空隙的存储叠层材料层，并形成覆盖存储叠层材料层的第二导电材料层；其中，在阵列区，存储叠层材料层覆盖第一导电材料层；
在阵列区和空隙中同时形成电绝缘的隔离结构；
其中，位于阵列区的隔离结构，贯穿第二导电材料层、存储叠层材料层和第一导电材料，以在阵列区形成第二导电线、存储叠层和第一导电线；位于空隙的隔离结构，贯穿第二导电材料层和存储叠层材料层，以在空隙形成第二导电线和存储叠层。
所述在阵列区和空隙中同时形成电绝缘的隔离结构，可包括：
在阵列区，形成贯穿第二导电材料层、第三电极材料层、相变存储材料层、第二电极材料层、选通材料层和第一电极材料层的第二阻挡结构；
在形成第二阻挡结构的同时，在所述空隙中形成贯穿第二导电材料层、第三电极材料层、相变存储材料层、第二电极材料层、选通材料层和第一电极材料层的隔离结构。
需要指出的是，本公开实施例中，在阵列区中形成的第二阻挡结构即为阵列区中的隔离结构，且第二阻挡结构与上述空隙中的隔离结构的结构以及组成材料均相同。
本公开实施例中，通过在形成第二阻挡结构的同时，在上述空隙中形成隔离结构，无需额外增加工艺步骤，方法简单，与现有工艺兼容性高。
在一些实施例中，在形成电容阵列之前，所述方法还包括：
沿平行于衬底方向，在衬底上形成与相变存储阵列并列设置的控制电路；其中，沿垂直于衬底方向，控制电路与至少一个电容阵列并列设置。
相较于在该上方空间仅设置该绝缘的支撑结构，本公开实施例提供的相变存储器，通过将电容阵列设置在控制电路上方，可以在提高相变存储器的供压稳定性的同时，合理利用控制电路上方空间，减小了对于衬底表面面积的占用，对于相变存储器的布局影响较小。
此外，该电容阵列还可在平坦化过程中起到该支撑结构的作用，无需额外形成该支撑结构，且能保证相变存储器表面的平整度较好，简化了工艺步骤。
在一些实施例中，所述方法还包括：
形成导电的第一接触部；其中，第一接触部，位于衬底与电容阵列之间，用于电连接第一电极板和相变存储阵列；
形成导电的第二接触部；其中，第二接触部，位于衬底与电容阵列之间，用于电连接第二电极板和接地端。
在一些实施例中，所述方法还包括：
形成导电的第三接触部；其中，第三接触部，位于相变存储阵列的第一导电线和衬底之间，且与相变存储阵列的第一导电线接触；
形成导电的第四接触部；其中，第四接触部，位于相变存储阵列的第二导电线和衬底之间，且与相变存储阵列的第二导电线接触；
其中，第一接触部和第二接触部，与第三接触部同时形成；或者，第一接触部和第二接触部，与第四接触部同时形成。
本公开实施例中，通过在形成第三接触部或第四接触部的同时，形成上述第一接触部和第二接触部，无需额外增加工艺步骤，方法简单，与现有工艺兼容性高。
在本公开所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种相变存储器，其特征在于，包括：
相变存储阵列，位于衬底上，包括沿垂直于所述衬底方向设置的第一导电线、存储叠层和第二导电线；
其中，所述第一导电线和所述第二导电线平行于所述衬底且彼此垂直，所述存储叠层与所述第一导电线及所述第二导电线均垂直；
电容阵列，沿平行于所述衬底方向，与所述相变存储阵列并列设置在所述衬底上，包括：
沿平行于所述衬底方向交替并列设置的第一电极板和第二电极板，均包括：所述第一导电线和所述存储叠层；或者，所述存储叠层和所述第二导电线；其中，所述第一电极板，与所述相变存储阵列电连接；所述第二电极板，与接地端电连接；
电绝缘的隔离结构，位于所述第一电极板和所述第二电极板之间。
2.根据权利要求1所述的相变存储器，其特征在于，
所述相变存储器包括多个所述相变存储阵列和多个所述电容阵列；其中，至少一个所述电容阵列，位于相邻的两个所述相变存储阵列之间的空隙。
3.根据权利要求1所述的相变存储器，其特征在于，所述相变存储器包括多个所述电容阵列；所述相变存储器还包括：
控制电路，沿平行于所述衬底方向与所述相变存储阵列并列设置在所述衬底上；
其中，至少一个所述电容阵列，沿垂直于所述衬底方向与所述控制电路并列设置。
4.根据权利要求1所述的相变存储器，其特征在于，所述相变存储器还包括：
导电的第一接触部，位于所述衬底与所述电容阵列之间，用于电连接所述第一电极板和所述相变存储阵列；
导电的第二接触部，位于所述衬底与所述电容阵列之间，用于电连接所述第二电极板和所述接地端。
5.一种相变存储器的制作方法，其特征在于，包括：
在衬底上形成相变存储阵列；其中，所述相变存储阵列包括沿垂直于所述衬底方向设置的第一导电线、存储叠层和第二导电线；所述第一导电线和所述第二导电线平行于所述衬底且彼此垂直，所述存储叠层与所述第一导电线及所述第二导电线均垂直；
在所述衬底上，沿平行于所述衬底方向，形成与所述相变存储阵列并列设置的电容阵列；
其中，所述电容阵列包括：沿平行于所述衬底方向交替并列设置的第一电极板和第二电极板，包括：所述第一导电线和所述存储叠层；或者，所述存储叠层和所述第二导电线；所述第一电极板，与所述相变存储阵列电连接；所述第二电极板，与接地端电连接；电绝缘的隔离结构，位于所述第一电极板和所述第二电极板之间。
6.根据权利要求5所述的方法，其特征在于，所述衬底上包括多个用于设置所述相变存储阵列的阵列区，相邻的两个所述阵列区之间存在空隙；所述第一电极板和所述第二电极板均包括所述第一导电线和所述存储叠层；
所述在衬底上形成相变存储阵列；在所述衬底上，沿平行于所述衬底方向，形成与所述相变存储阵列并列设置的电容阵列，包括：
同时形成覆盖所述阵列区与和所述空隙的第一导电材料层，并形成覆盖所述第一导电材料层的存储叠层材料层；
在所述阵列区，形成覆盖所述存储叠层材料层的第二导电材料层；
在所述阵列区和所述空隙中同时形成电绝缘的隔离结构；
其中，位于所述阵列区的隔离结构，贯穿所述第二导电材料层、所述存储叠层材料层和所述第一导电材料层，以在所述阵列区形成所述第二导电线、所述存储叠层和所述第一导电线；位于所述空隙的隔离结构，贯穿所述存储叠层材料层和所述第一导电材料层，以在所述空隙形成所述存储叠层和所述第一导电线。
7.根据权利要求5所述的方法，其特征在于，所述衬底上包括多个用于设置所述相变存储阵列的阵列区，相邻的两个所述阵列区之间存在空隙；所述第一电极板和所述第二电极板均包括所述第二导电线和所述存储叠层；
所述在衬底上形成相变存储阵列；在所述衬底上，沿平行于所述衬底方向，形成与所述相变存储阵列并列设置的电容阵列，包括：
形成覆盖所述阵列区的第一导电材料层；
同时形成覆盖所述阵列区与和所述空隙的存储叠层材料层，并形成覆盖所述存储叠层材料层的第二导电材料层；其中，在所述阵列区，所述存储叠层材料层覆盖所述第一导电材料层；
在所述阵列区和所述空隙中同时形成电绝缘的隔离结构；
其中，位于所述阵列区的隔离结构，贯穿所述第二导电材料层、所述存储叠层材料层和所述第一导电材料，以在所述阵列区形成所述第二导电线、所述存储叠层和所述第一导电线；位于所述空隙的隔离结构，贯穿所述第二导电材料层和所述存储叠层材料层，以在所述空隙形成所述第二导电线和所述存储叠层。
8.根据权利要求5所述的方法，其特征在于，在形成所述电容阵列之前，所述方法还包括：
沿平行于所述衬底方向，在所述衬底上形成与所述相变存储阵列并列设置的控制电路；其中，沿垂直于所述衬底方向，所述控制电路与至少一个所述电容阵列并列设置。
9.根据权利要求6所述的方法，其特征在于，所述方法还包括：
形成导电的第一接触部；其中，所述第一接触部，位于所述衬底与所述电容阵列之间，用于电连接所述第一电极板和所述相变存储阵列；
形成导电的第二接触部；其中，所述第二接触部，位于所述衬底与所述电容阵列之间，用于电连接所述第二电极板和所述接地端。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
形成导电的第三接触部；其中，所述第三接触部，位于所述相变存储阵列的第一导电线和所述衬底之间，且与所述相变存储阵列的第一导电线接触；
在所述第二导电线和所述衬底之间，形成导电的第四接触部；其中，所述第四接触部，位于所述相变存储阵列的第二导电线和所述衬底之间，且与所述相变存储阵列的第二导电线接触；
其中，所述第一接触部和所述第二接触部，与所述第三接触部同时形成；
或者，所述第一接触部和所述第二接触部，与所述第四接触部同时形成。
CN202110155225.4A 2021-02-04 2021-02-04 相变存储器及其制作方法 Active CN112768488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110155225.4A CN112768488B (zh) 2021-02-04 2021-02-04 相变存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110155225.4A CN112768488B (zh) 2021-02-04 2021-02-04 相变存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN112768488A CN112768488A (zh) 2021-05-07
CN112768488B true CN112768488B (zh) 2021-11-09

Family

ID=75704967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110155225.4A Active CN112768488B (zh) 2021-02-04 2021-02-04 相变存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN112768488B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437212B (zh) * 2021-06-01 2023-07-18 长江先进存储产业创新中心有限责任公司 一种三维相变存储器及其制备方法
US11985808B2 (en) 2021-07-05 2024-05-14 Changxin Memory Technologies, Inc. Memory and method for manufacturing same
CN113594163B (zh) * 2021-07-05 2023-12-19 长鑫存储技术有限公司 存储器及其制造方法
CN117915654A (zh) * 2022-10-10 2024-04-19 长鑫存储技术有限公司 存储器及其制作方法、操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911790B1 (en) * 2017-01-20 2018-03-06 Sandisk Technologies Llc Resistive RAM including air gaps between word lines and between vertical bit lines
CN109326602A (zh) * 2017-07-31 2019-02-12 三星电子株式会社 三维半导体存储器件及其制造方法
CN112018239A (zh) * 2020-10-27 2020-12-01 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238994B2 (en) * 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US10879313B2 (en) * 2019-05-13 2020-12-29 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911790B1 (en) * 2017-01-20 2018-03-06 Sandisk Technologies Llc Resistive RAM including air gaps between word lines and between vertical bit lines
CN109326602A (zh) * 2017-07-31 2019-02-12 三星电子株式会社 三维半导体存储器件及其制造方法
CN112018239A (zh) * 2020-10-27 2020-12-01 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法

Also Published As

Publication number Publication date
CN112768488A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
CN112768488B (zh) 相变存储器及其制作方法
CN107146802B (zh) 半导体装置及其制造方法
US6893951B2 (en) Vertical interconnection structure and methods
KR20220145927A (ko) 초미세 피치를 갖는 3차원 nor 메모리 어레이: 장치 및 방법
CN101533892A (zh) 电阻式存储器器件和形成电阻式存储器器件的方法
JP4718119B2 (ja) Ｒｒａｍアレイの製造方法及びｒｒａｍ
US7799596B2 (en) Phase change memory device and method for manufacturing the same
US7894238B2 (en) Semiconductor memory device with stacked memory cell structure
US20070075304A1 (en) Reduced current phase-change memory device
CN112234141B (zh) 相变存储器以及相变存储器的制造方法
TW200305274A (en) Memory structures
CN112599667A (zh) 一种相变存储器及其制作方法
US7863751B2 (en) Multilayer wiring structure for memory circuit
CN102800673B (zh) 半导体存储单元阵列和半导体器件
CN103117358A (zh) 具有位于互连上的单元图案的半导体存储器件及其制造方法
JP2009283681A (ja) 不揮発性記憶装置及びその製造方法
CN112768489B (zh) 相变存储器及其制作方法
US7470924B2 (en) Phase change RAM device with increased contact area between word line and active area
KR100781818B1 (ko) 메모리 셀 형성 방법
KR20220009094A (ko) 관통 전극을 포함하는 반도체 칩, 및 이 반도체 칩을 포함하는 반도체 패키지
US6838378B2 (en) Method for manufacturing semiconductor device
CN112768490B (zh) 相变存储器及其制作方法
CN113345487B (zh) 存储器、存储器系统及存储器的制造方法
CN218004905U (zh) 电子器件和半导体结构
CN113437110B (zh) 相变存储系统及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant