CN112750859A - 一种显示基板及其制作方法、显示装置 - Google Patents

一种显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN112750859A
CN112750859A CN201911038401.5A CN201911038401A CN112750859A CN 112750859 A CN112750859 A CN 112750859A CN 201911038401 A CN201911038401 A CN 201911038401A CN 112750859 A CN112750859 A CN 112750859A
Authority
CN
China
Prior art keywords
electrode
pixel
sub
substrate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911038401.5A
Other languages
English (en)
Other versions
CN112750859B (zh
Inventor
徐攀
林奕呈
王玲
王国英
张星
韩影
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911038401.5A priority Critical patent/CN112750859B/zh
Priority to KR1020217035675A priority patent/KR20220088634A/ko
Priority to EP20878024.7A priority patent/EP4053905A4/en
Priority to PCT/CN2020/124452 priority patent/WO2021083226A1/zh
Priority to US17/298,032 priority patent/US20220102460A1/en
Priority to JP2021564799A priority patent/JP2023501023A/ja
Publication of CN112750859A publication Critical patent/CN112750859A/zh
Application granted granted Critical
Publication of CN112750859B publication Critical patent/CN112750859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种显示基板及其制作方法、显示装置，其中，该显示基板包括：基多个子像素，每个子像素包括发光区域和非发光区域，每个子像素中设置有驱动电路；多个晶体管包括：开关晶体管、驱动晶体管和感测晶体管；对于每个子像素，多个晶体管位于非发光区域，存储电容为透明电容，且存储电容在基底上的正投影与发光区域存在重叠区域，存储电容的第一电极与多个晶体管的有源层同层设置，且与多个晶体管的源漏电极异层设置，存储电容的第二电极位于第一电极靠近基底的一侧；驱动晶体管的第一极与第二电极直接接触，感测晶体管的第一极与第二电极直接接触。本申请能够减小每个子像素所占用的面积，实现显示基板的高PPI。

Description

一种显示基板及其制作方法、显示装置
技术领域
本文涉及显示技术领域，具体涉及一种显示基板及其制作方法、显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Device，简称OLED)显示是一种与传统的液晶显示(Liquid Crystal Display，简称LCD)不同的显示技术，具备主动发光、温度特性好、功耗小、响应快、可弯曲、超轻薄和成本低等优点，已经成为新一代显示装置的重要发现之一，并且受到越来越多的关注。
OLED显示基板按照出光方向可以分为三种：底发射OLED、顶发射OLED与双面发射OLED。其中，底发射OLED指的是OLED器件中的光线朝基底方向射出。经发明人研究发现，在相关技术中，底发射OLED显示基板中受到像素开口区域的限制，使得每个子像素所占用的面积较大，进而导致底发射OLED显示基板中的单位面积像素数量(Pixels Per Inch，简称PPI)较低，无法实现高PPI。
发明内容
本申请提供了一种显示基板及其制作方法、显示装置，能够减小每个子像素所占用的面积，进而能够实现显示基板的高PPI。
本申请提供了一种显示基板，包括：基底以及设置在所述基底上的多个子像素，每个子像素包括发光区域和非发光区域，每个子像素中设置有驱动电路；所述驱动电路包括：存储电容和多个晶体管；所述多个晶体管包括：开关晶体管、驱动晶体管和感测晶体管；
对于每个子像素，所述多个晶体管位于非发光区域，所述存储电容为透明电容，且存储电容在基底上的正投影与发光区域存在重叠区域，所述存储电容的第一电极与所述多个晶体管的有源层同层设置，且与所述多个晶体管的源漏电极异层设置，所述存储电容的第二电极位于所述第一电极靠近基底的一侧；
所述驱动晶体管的第一极与第二电极直接接触，所述感测晶体管的第一极通过感测晶体管的有源层与第二电极直接接触。
可选地，所述显示基板还包括：设置在晶体管的有源层靠近基底的一侧的缓冲层和遮光层，所述遮光层和第二电极设置在缓冲层靠近基底的一侧；
所述第二电极在所述基底上的正投影覆盖所述遮光层在所述基底上的正投影，所述遮光层靠近所述第二电极的表面与所述第二电极完全接触。
可选地，所述遮光层设置在所述第二电极靠近基底的一侧，或者，所述第二电极设置在所述遮光层靠近所述基底的一侧。
可选地，所述显示基板还包括：设置在晶体管的源漏电极和晶体管的有源层之间的层间绝缘层；
所述缓冲层包括暴露出第二电极的第一过孔和第二过孔，所述层间绝缘层包括：暴露出第一过孔的第三过孔和暴露出第二过孔的第四过孔；
所述驱动晶体管的第一极通过第一过孔和第三过孔与所述第二电极连接，所述感测晶体管的第一极通过第二过孔和第四过孔与所述第二电极连接。
可选地，所述显示基板还包括：设置在基底上的多行栅线和多列数据线；每个子像素由栅线和数据线交叉限定，子像素分别与栅线和数据线一一对应，所述栅线包括：第一栅线和第二栅线，
所述第一栅线和所述第二栅线与所述晶体管的栅电极同层设置，所述数据线与所述晶体管的源漏电极同层设置。
可选地，对于每个子像素，所述第一电极分别与所述开关晶体管的第一极和所述驱动晶体管的栅电极连接；
所述开关晶体管的栅电极与子像素对应的栅线中的第一栅线连接；所述开关晶体管的第二极与子像素对应的数据线连接，所述感测晶体管的栅电极与子像素对应的栅线中的第二栅线连接。
可选地，对于每个子像素，所述非发光区域包括：第一非发光区域和第二非发光区域，所述第一非发光区域和所述第二非发光区域位于所述发光区域的两侧，且沿数据线延伸方向设置；
所述感测晶体管和所述第二栅线均位于所述第一非发光区域，所述开关晶体管、所述驱动晶体管和所述第一栅线均位于所述第二非发光区域。
可选地，所述显示基板还包括：与数据线同层设置的电源线和感测线，每个像素包括：沿栅线延伸方向设置的四个子像素，每个像素对应两列电源线和一列感测线；
对于每个像素，像素对应的感测线位于所述第二子像素和所述第三子像素之间，像素对应的一列电源线位于所述第一子像素远离所述第二子像素的一侧，像素对应的另一列电源线位于所述第四子像素远离所述第三子像素的一侧；
所述第一子像素对应的数据线位于所述第一子像素靠近所述第二子像素的一侧；所述第二子像素对应的数据线位于所述第二子像素靠近所述第一子像素的一侧；所述第三子像素对应的数据线位于所述第三子像素靠近所述第四子像素的一侧，所述第四子像素对应的数据线位于所述第四子像素靠近所述第三子像素的一侧；
所述显示基板还包括：与晶体管的栅电极同层设置的电源连接线以及与遮光层同层设置的感测连接线，每个像素对应两个沿栅线延伸方向设置的电源连接线和两个沿栅线延伸方向设置的感测连接线；电源连接线分别与电源线对应；所述电源连接线与对应的电源线连接；两个感测连接线与感测线连接；
所述第二子像素的驱动晶体管的第二极与一个电源连接线连接；
所述第三子像素的驱动晶体管的第二极与另一电源连接线连接；
所述第一子像素的感测晶体管的第二极与一个感测连接线连接；
所述第四子像素的感测晶体管的第二极与另一感测连接线连接。
可选地，对于每个子像素，所述缓冲层还设置有暴露出感测连接线的第五过孔，所述层间绝缘层还设置有暴露出第五过孔的第六过孔；
所述感测晶体管的第二极通过第五过孔和第六过孔与感测连接线连接。
可选地，所述显示基板还包括：所述显示基板还包括：设置在晶体管的栅电极和晶体管的有源层之间的栅绝缘层；
其中，所述栅绝缘层在基底上的正投影与所述晶体管的栅电极在基底上的正投影重合。
可选地，所述第一电极的制作材料包括：透明金属氧化物，所述第二电极的制作材料为透明导电材料。
可选地，所述每个子像素中还设置有发光元件和与子像素颜色相同的滤光片；所述发光元件包括：依次设置的阳极、有机发光层和阴极，所述阳极与感测晶体管的第一极连接，所述阳极为透射电极，所述阴极为反射电极；
所述发光元件在基底上的正投影与发光区域存在重叠区域，所述滤光片位于发光区域，且设置在所述发光元件靠近基底的一侧，所述阳极在所述基底上的正投影覆盖所述滤光片在所述基底上的正投影。
可选地，所述显示基板还包括设置在晶体管的源漏电极远离基底一侧的钝化层和平坦层；
所述钝化层设置在滤光片靠近基底的一侧，所述平坦层设置在发光元件和滤光片之间；所述钝化层设置有暴露出感测晶体管的第一极的第七过孔，所述平坦层设置有暴露出第七过孔的第八过孔；
所述阳极通过第七过孔和第八过孔与感测晶体管的第一极连接；
所述第八过孔在基底上的正投影与所述第四过孔在基底上的正投影不完全重叠。
第二方面，本申请还提供一种显示装置，包括上述显示基板。
第三方面，本申请还提供一种显示基板的制作方法，用于制作上述显示基板，所述方法包括：
提供一基底；
在基底上形成多个子像素，每个子像素包括发光区域和非发光区域，每个子像素中设置有驱动电路；所述驱动电路包括：存储电容和多个晶体管；所述多个晶体管包括：开关晶体管、驱动晶体管和感测晶体管；
对于每个子像素，所述多个晶体管位于非发光区域，所述存储电容为透明电容，且存储电容在基底上的正投影与发光区域存在重叠区域，所述存储电容的第一电极与所述多个晶体管的有源层同层设置，所述存储电容的第二电极位于所述第一电极靠近基底的一侧；
所述驱动晶体管的第一极与第二电极直接接触，所述感测晶体管的第一极通过感测晶体管的有源层与第二电极直接接触。
可选地，所述显示基板还包括：栅线、数据线、电源线、感测线，栅线包括：第一栅线和第二栅线，所述在基底上多个子像素包括：
在基底上形成遮光层和第二电极；
在遮光层和第二电极上形成多个晶体管的有源层和第一电极；
在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；
在晶体管的栅电极、第一栅线和第二栅线上形成数据线、电源线、感测线和多个晶体管的源漏电极；
在数据线、电源线、感测线和多个晶体管的源漏电极上形成依次形成滤光片和发光元件。
可选地，所述在基底上形成遮光层和第二电极包括：
在基底上依次形成遮光层和第二电极，或者在基底上依次形成第二电极和遮光层，或者在基底上同时形成第二电极和遮光层。
可选地，所述在基底上同时形成第二电极和遮光层包括：
在基底上依次沉积遮光薄膜和透明导电薄膜；
采用半色调掩膜版同时形成第二电极和遮光层。
可选地，所述在遮光层和第二电极上形成多个晶体管的有源层和第一电极；在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；在晶体管的栅电极、第一栅线和第二栅线上形成数据线、电源线、感测线和多个晶体管的源漏电极包括：
在遮光层和第二电极上形成包括第一过孔、第二过孔和第五过孔的缓冲层；所述第一过孔和所述第二过孔暴露出第二电极，所述第五过孔暴露出感测连接线；
在缓冲层上采用同一制程形成多个晶体管的有源层和第一电极；
在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；
在晶体管的栅电极、第一栅线和第二栅线上形成包括：第三过孔、第四过孔和第六过孔的层间绝缘层；所述第三过孔暴露出第一过孔，所述第四过孔暴露出第二过孔，所述第六过孔暴露出第五过孔；
在层间绝缘层上形成数据线、电源线、感测线和多个晶体管的源漏电极；
或者，在遮光层和第二电极上形成第一绝缘薄膜；
在第一绝缘薄膜上采用同一制程形成多个晶体管的有源层和第一电极；
在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；
在晶体管的栅电极、第一栅线和第二栅线上形成第二绝缘薄膜；
采用构图工艺对第一绝缘薄膜和第二绝缘薄膜进行处理，形成包括第一过孔、第二过孔和第五过孔的缓冲层和包括第三过孔、第四过孔和第六过孔的层间绝缘层；
在数据线、电源线、感测线和多个晶体管的源漏电极上形成依次形成滤光片和发光元件包括：
在数据线、电源线、感测线和多个晶体管的源漏电极上形成包括第七过孔的钝化层；所述第七过孔暴露出感测晶体管的第一极；
在钝化层上依次形成滤光片和包括第八过孔的平坦层；所述第八过孔暴露出第七过孔；
在平坦层上形成发光元件。
本申请提供一种显示基板及其制作方法、显示装置，其中，显示基板包括：基底以及设置在基底上的多个子像素，每个子像素包括发光区域和非发光区域，每个子像素中设置有驱动电路；驱动电路包括：存储电容和多个晶体管；多个晶体管包括：开关晶体管、驱动晶体管和感测晶体管；对于每个子像素，多个晶体管位于非发光区域，存储电容为透明电容，且存储电容在基底上的正投影与发光区域存在重叠区域，存储电容的第一电极与多个晶体管的有源层同层设置，且与多个晶体管的源漏电极异层设置，存储电容的第二电极位于第一电极靠近基底的一侧；驱动晶体管的第一极与第二电极直接接触，感测晶体管的第一极与第二电极直接接触。本申请通过设置透明的存储电容在基底上的正投影与发光区域存在重叠区域，可以极大地降低相关技术中存储电容在非发光区域占的面积比例，进而能够减小每个子像素所占用的面积，实现显示基板的高PPI。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书、权利要求书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为驱动电路的等效电路图；
图2A为本申请实施例提供的显示基板的一个剖视图；
图2B为本申请实施例提供的显示基板的另一剖视图；
图3为本申请实施例提供的显示基板的一个俯视图；
图4为本申请实施例提供的显示基板的另一俯视图；
图5为本申请实施例提供的显示基板的又一俯视图；
图6为本申请实施例提供的显示基板的再一俯视图；
图7为本申请实施例提供的显示基板的制作方法的流程图；
图8A～图8H为本申请实施例提供的遮光层和第二电极的制作示意图；
图9为本申请实施例提供的显示基板的制作方法步骤100示意图；
图10为本申请实施例提供的显示基板的制作方法步骤200示意图；
图11为本申请实施例提供的显示基板的制作方法步骤300示意图；
图12为本申请实施例提供的显示基板的制作方法步骤400示意图；
图13为本申请实施例提供的显示基板的制作方法步骤500示意图；
图14为本申请实施例提供的显示基板的制作方法步骤600示意图；
图15为本申请实施例提供的显示基板的制作方法步骤700示意图。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
除非另外定义，本发明实施例公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述的对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本实施例中，显示基板包括多个子像素，每个子像素包括驱动电路和发光元件。图1为驱动电路的等效电路图，示意了一种3T1C的驱动电路，如图1所示，驱动电路与第一栅线G1、感测线Sense、电源线VDD、数据线Data和第二栅线G2电连接，包括：开关晶体管T1、驱动晶体管T2、感测晶体管T3和存储电容Cst。
具体地，驱动电路中开关晶体管T1的栅电极连接第一栅线G1，开关晶体管T1的第二极与数据线Data连接，开关晶体管T1的第一极与节点N1连接，驱动晶体管T2的栅电极与节点N1连接，驱动晶体管T2的第二极与电源线VDD连接，驱动晶体管T2的第一极与节点N2连接，感测晶体管T3的栅电极与第二栅线G2连接，感测晶体管T3的第二极与感测线Sense连接，感测晶体管T3的第一极与节点N2连接，发光元件OLED的阳极与节点N2连接，发光元件OLED的阴极与低电源线VSS连接，被配置为响应驱动晶体管的第一极的电流而发出相应亮度的光。驱动电路通过第一栅线G1打开开关晶体管T1时，数据线Data提供的数据电压Vdata经由开关晶体管T1存储到存储电容Cst，从而控制驱动晶体管T2产生电流，以驱动有机发光二极管OLED发光，另外，感测晶体管T3能够响应感测时序，提取驱动晶体管T2的阈值电压Vth以及迁移率，存储电容Cst用于保持在一帧发光周期内节点N1和节点N2之间的电压差。
可选地，第一极为源漏电极中的一个电极，第二电极为源漏电极中的另一个电极。
本申请一些实施例提供了一种显示基板，图2A为本申请实施例提供的显示基板的一个剖视图，图2B为本申请实施例提供的显示基板的另一剖视图，图3为本申请实施例提供的显示基板的一个俯视图，如图2和图3所示，本申请实施例提供的显示基板包括：基底10以及设置在基底10上的多个子像素，每个子像素包括发光区域AA和非发光区域NA，每个子像素中设置有驱动电路；驱动电路包括：存储电容Cst和多个晶体管；多个晶体管包括：开关晶体管T1、驱动晶体管T2和感测晶体管T3。
对于每个子像素，多个晶体管位于非发光区域NA，存储电容Cst为透明电容，且存储电容Cst在基底10上的正投影与发光区域AA存在重叠区域，存储电容Cst的第一电极C1与多个晶体管的有源层同层设置，且与多个晶体管的源漏电极异层设置，存储电容Cst的第二电极C2位于第一电极C1靠近基底10的一侧；驱动晶体管T2的第一极23与第二电极C2直接接触，感测晶体管T3的第一极43第二电极C2直接接触。
具体的，基底上的子像素阵列排布，需要说明的是，图2和图3是以一个子像素为例进行说明的，且图2A和图2B是不同角度的剖视图。
可选地，基底10可以为刚性衬底或柔性衬底，其中，刚性衬底可以为但不限于玻璃、金属萡片中的一种或多种；柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。
具体的，如图2和图3所示，本申请实施例中的开关晶体管T1包括：依次设置在基底上的有源层31、栅电极32、第一极33和第二极34，驱动晶体管T2包括：依次设置在基底上的有源层21、栅电极22、第一极23和第二极24，感测晶体管T3包括：依次设置在基底上的有源层41、栅电极42、第一极43和第二极44。
可选地，本申请实施例提供的显示基板为底发射OLED显示基底。
本申请实施例中的存储电容为透明电容，不影响显示基板的出光效果，可以保证出光顺利。
具体的，每个子像素还设置发光元件，可选地，发光元件为OLED。
本申请实施例提供的显示基板，其中，显示基板包括：基底以及设置在基底上的多个子像素，每个子像素包括发光区域和非发光区域，每个子像素中设置有驱动电路；驱动电路包括：存储电容和多个晶体管；多个晶体管包括：开关晶体管、驱动晶体管和感测晶体管；对于每个子像素，多个晶体管位于非发光区域，存储电容为透明电容，且存储电容在基底上的正投影与发光区域存在重叠区域，存储电容的第一电极与多个晶体管的有源层同层设置，且与多个晶体管的源漏电极异层设置，存储电容的第二电极位于第一电极靠近基底的一侧；驱动晶体管的第一极与第二电极直接接触，感测晶体管的第一极与第二电极直接接触。本申请通过设置透明的存储电容在基底上的正投影与发光区域存在重叠区域可以在保证开口率的同时极大地降低相关技术中存储电容在非发光区域占的面积比例，进而能够减小每个子像素所占用的面积，实现显示基板的高PPI。
可选地，如图2和图3所示，对于每个晶体管，晶体管的有源层在基底上的正投影与晶体管的栅电极在基底上的正投影存在重叠区域。
可选地，如图2和图3所示，本申请实施例提供的显示基板还包括：设置在晶体管的有源层靠近基底10的一侧的遮光层11和缓冲层12，遮光层11和第二电极C2设置在缓冲层12靠近基底10的一侧，
具体的，第二电极C2在基底10上的正投影覆盖遮光层11在基底10上的正投影，遮光层11靠近第二电极C2的表面与第二电极C2完全接触。
具体的，可选地，遮光层11设置在所述第二电极C2靠近基底10的一侧，或者，第二电极C2设置在遮光层11靠近所述基底10的一侧，需要说明的是，图2和图3均是以遮光层11设置在第二电极C2靠近基底10的一侧为例进行说明的。
当第二电极C2设置在遮光层11靠近基底10的一侧，则驱动晶体管T2的第一极23通过遮光层11与第二电极C2连接，感测晶体管T3的第一极43通过遮光层11与第二电极C2连接。
本申请实施例通过遮光层11靠近第二电极C2的表面与第二电极C2完全接触，避免了在遮光层和第二电极之间设置绝缘层，不仅减少了显示基板层数和厚度，同时减少了掩膜版的使用次数，简化了制作工艺，并降低了显示基板的制作成本。
具体的，遮光层11在基底10上的正投影覆盖驱动晶体管T2的有源层31的沟道区域A1在基底10上的正投影。
可选地，遮光层11的制作材料为金属，例如银、铝等其他金属，本申请实施例对此不作任何限定。
可选地，如图2所示，本申请实施例提供的显示基板还包括：设置在晶体管的源漏电极和晶体管的有源层之间的层间绝缘层14。
可选地，如图2～3所示，本申请实施例提供的显示基板中缓冲层12包括：暴露出第二电极的第一过孔V1和第二过孔V2，层间绝缘层14包括：暴露出第一过孔V1的第三过孔V3和暴露出第二过孔V2的第四过孔V4。
具体的，驱动晶体管T2的第一极23通过第一过孔V1和第三过孔V3与第二电极C2连接，感测晶体管T3的第一极43通过第二过孔V2和第四过孔V4与第二电极C2连接。
需要说明的是，如图3所示，层间绝缘层14还设置有暴露出多个晶体管的有源层的过孔，多个晶体管的源漏电极通过过孔与有源层连接。
可选地，图4为本申请实施例提供的显示基板的另一俯视图，如图4所示，本申请实施例提供的显示基板还包括：设置在基底上的多行栅线和多列数据线；每个子像素由栅线和数据线交叉限定，子像素分别与栅线和数据线一一对应，栅线包括：第一栅线G1和第二栅线G2。需要说明的是，图4是以四个子像素为例进行说明的。
需要说明的是，图2A是图4沿A-A方向的剖视图，图2B是图4沿B-B方向的剖视图。
具体的，第一栅线G1和第二栅线G2与晶体管的栅电极同层设置，数据线Data与晶体管的源漏电极同层设置。
可选地，对于每个子像素，第一电极C1分别与开关晶体管T1的第一极33和驱动晶体管T2的栅电极22连接，第二电极C2分别与驱动晶体管T2的第一极23和感测晶体管T3的第一极43连接；开关晶体管T1的栅电极与子像素对应的栅线中的第一栅线G1连接；开关晶体管T1的第二极34与子像素对应的数据线Data连接，感测晶体管T3的栅电极与子像素对应的栅线中的第二栅线G2连接。
可选地，如图4所示，对于每个子像素，其中，发光区域AA包括：沿数据线Data延伸方向设置的，且相对设置的第一侧和第二侧。
具体的，感测晶体管T3和第二栅线G2均位于发光区域AA的第一侧，开关晶体管T1、驱动晶体管T2和第一栅线G1均位于发光区域AA的第二侧。
可选地，如图4所示，显示基板还包括：与数据线Data同层设置的电源线VDD和感测线Sense，每个像素包括：沿栅线延伸方向设置的四个子像素，每个像素对应两列电源线和一列感测线。
具体的，第二子像素和第三子像素的像素结构对称设置，第一子像素和第四子像素对称设置。
对于每个像素，像素对应的感测线Sense位于第二子像素P2和第三子像素P3之间，像素对应的一列电源线VDD位于第一子像素P1远离第二子像素P2的一侧，像素对应的另一列电源线VDD位于第四子像素P4远离第三子像素P3的一侧。
第一子像素P1对应的数据线Data位于第一子像素P1靠近第二子像素P2的一侧；第二子像素P2对应的数据线位于第二子像P2靠近第一子像素P1的一侧；第三子像素P3对应的数据线位于第三子像素P3靠近第四子像素P4的一侧，第四子像素P4对应的数据线位于第四子像素P4靠近第三子像素P3的一侧。
具体的，如图4所示，本申请实施例提供的显示基板还包括：与晶体管的栅电极同层设置的电源连接线VL以及与遮光层11同层设置的感测连接线SL，每个像素对应两个沿栅线延伸方向设置的电源连接线和两个沿栅线延伸方向设置的感测连接线SL；电源连接线VL分别与电源线VDD对应；电源连接线VL与对应的电源线连接；两个感测连接线SL与感测线Sense连接。
具体的，第二子像素P2的驱动晶体管的第二极与一个电源连接线VL连接；第三子像素P3的驱动晶体管的第二极与另一电源连接线VL连接；第一子像素P1的感测晶体管的第二极与一个感测连接线SL连接；第四子像素P4的感测晶体管的第二极与另一感测连接线SL连接。
可选地，感测连接线SL可以为单层结构，还可以双层结构，当感测连接线SL为单层结构时，感测连接线与遮光层或者第二电极同层设置，当感测连接线SL为双层结构时，感测连接线的第一层与遮光层同层设置，第二层与第二电极同层设置，需要说明的是，图4是以感测连接线与遮光层同层设置为例进行说明的。
可选地，如图2和3所示，本申请实施例提供的显示基板还包括：设置在晶体管的栅电极和晶体管的有源层之间的栅绝缘层13。
其中，栅绝缘层13在基底10上的正投影与晶体管的栅电极在基底10上的正投影重合。
可选地，缓冲层12、栅绝缘层13和层间绝缘层14的制作材料为氧化硅氮化硅或者氧化硅和氮化硅的复合物，本申请实施例对此不做作任何限定。
可选地，如图3所示，对于每个子像素，缓冲层12还设置有第五过孔V5，第五过孔V5暴露出感测连接线SL；层间绝缘层14还设置有暴露出第五过孔V5的第六过孔V6，其中，感测晶体管T3的第二极44通过第五过孔V5和第六过孔V6与感测连接线SL连接。
可选地，第一电极C1的制作材料包括：透明金属氧化物，透明金属氧化物包括铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)等，本申请实施例对此不作任何限定。
可选地，第二电极C2的制作材料为透明导电材料，透明导电材料包括氧化铟锡(Indium Tin Oxides，简称ITO、氧化锌锡等，本申请实施例对此不作任何限定。
可选地，图5为本申请实施例提供的显示基板的又一俯视图，图6为本申请实施例提供的显示基板的再一俯视图，如图2～6所示，每个子像素中还设置有发光元件和与子像素颜色相同的滤光片50；发光元件包括：依次设置的阳极61、有机发光层62和阴极63，阳极61与感测晶体管T3的第一极43连接，阳极61为透射电极，阴极63为反射电极。
可选地，阳极61的制作材料可以为透明导电材料，例如氧化铟锡ITO，氧化锌锡等，本申请实施例对此不作任何限定。
可选地，阴极63的制作材料为金属，例如银、铝等，本申请实施例对此不作任何限定。
具体的，发光元件在基底10上的正投影与发光区域AA存在重叠区域，滤光片50位于发光区域AA，且设置在发光元件靠近基底10的一侧，阳极61在基底10上的正投影覆盖滤光片50在基底10上的正投影。
可选地，如图2和5所示，本申请实施例提供的显示基板还包括：设置在晶体管的源漏电极远离基底10一侧的钝化层15，设置在阳极61和滤光片50之间的平坦层16以及设置在平坦层16远离基底10的一侧用于界定子像素区域的像素界定层17。
具体的，钝化层15设置在滤光片50靠近基底10的一侧，平坦层16设置在发光元件和滤光片50之间；钝化层15设置有暴露出感测晶体管T3的第一极43的第七过孔V7，平坦层16设置有暴露出第七过孔V7的第八过孔V8。
阳极61通过第七过孔V7和第八过孔V8与感测晶体管T3的第一极43连接；
其中，第八过孔V8在基底10上的正投影与第四过孔V4在基底10上的正投影不完全重叠。
可选地，如图2所示，本申请实施例提供的显示基板还包括：设置在发光元件远离基底10一侧的支撑部70以及设置在支撑部70远离基底10一侧的盖板80。
具体的，盖板80用来保护发光元件。可选地，盖板80可以为玻璃盖板。
基于同一发明构思，本申请一些实施例还提供一种显示基板的制作方法，用于制作显示基板，图7为本申请实施例提供的显示基板的制作方法的流程图，如图7所示，本申请实施例提供的显示基板的制作方法具体包括以下步骤：
步骤S1、提供一基底。
可选地，基底可以为刚性衬底或柔性衬底，其中，刚性衬底可以为但不限于玻璃、金属萡片中的一种或多种；柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。
步骤S2、在基底上形成多个子像素。
具体的，基底上的子像素阵列排布，需要说明的是，图2是以一个子像素为例进行说明的。
具体的，每个子像素包括发光区域和非发光区域，每个子像素中设置有驱动电路；驱动电路包括：存储电容和多个晶体管；多个晶体管包括：开关晶体管、驱动晶体管和感测晶体管。
对于每个子像素，多个晶体管位于非发光区域，存储电容为透明电容，且存储电容在基底上的正投影与发光区域存在重叠区域，存储电容的第一电极与多个晶体管的有源层同层设置，存储电容的第二电极位于第一电极靠近基底的一侧。
驱动晶体管的第一极与第二电极直接接触，感测晶体管的第一极与第二电极直接接触。
其中，显示基板为前述实施例提供的显示基板，其实现原理和实现效果类似，在此不再赘述。
可选地，显示基板还包括：栅线、数据线、电源线和感测线，栅线包括：第一栅线和第二栅线，步骤S2具体包括：
在基底上形成遮光层和第二电极；在遮光层和第二电极上形成多个晶体管的有源层和第一电极；在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；在晶体管的栅电极、第一栅线和第二栅线上形成数据线、电源线、感测线和多个晶体管的源漏电极；在数据线、电源线、感测线和多个晶体管的源漏电极上形成依次形成滤光片和发光元件。
可选地，在基底上形成遮光层和第二电极包括：在基底上依次形成遮光层和第二电极，或者在基底上依次形成第二电极和遮光层，或者在基底上同时形成第二电极和遮光层。
具体的，在基底上依次形成遮光层和第二电极包括：在基底上采用第一掩膜版形成遮光层，在遮光层上采用第二掩膜版形成第二电极。
具体的，在基底上依次形成第二电极和遮光层包括：在基底上采用第二掩膜版通过构图工艺形成第二电极，在第二电极上采用第一掩膜版形成遮光层。
具体的，在基底上同时形成第二电极和遮光层包括：在基底上依次沉积遮光薄膜和透明导电薄膜，采用半色调掩膜版同时形成第二电极和遮光层。
其中，构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀以及光刻胶剥离等工艺。
下面以遮光层设置在第二电极靠近基底的一侧为例，结合图8A～图8F进一步说明遮光层和第二电极的制作过程，具体说明如下：
步骤110、在基底上沉积遮光薄膜110、在遮光薄膜110上涂覆光刻胶101，透过第一掩膜版M1对光刻胶曝光，具体如图8A所示。
步骤120、对光刻胶101进行显影，具体如图8B所示。
步骤130、将未覆盖光刻胶101的遮光薄膜刻蚀掉，如图8C所示。
步骤140、将光刻胶101剥离，形成遮光层11，具体如图8D所示。
步骤150、在遮光层11上沉积透明导电薄膜120，在透明导电薄膜120上上涂覆光刻胶101，透过第二掩膜版M2对光刻胶曝光，具体如图8E所示。
步骤160、对光刻胶101进行显影，具体如图8F所示。
步骤170、将未覆盖光刻胶101的透明导电薄膜刻蚀掉，如图8G所示。
步骤180、将光刻胶101剥离，形成第二电极C2，具体如图8H所示。
可选地，作为一种实施方式，在遮光层和第二电极上形成多个晶体管的有源层和第一电极；在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；在晶体管的栅电极、第一栅线和第二栅线上形成数据线、电源线、感测线和多个晶体管的源漏电极包括：在遮光层和第二电极上通过构图工艺形成包括第一过孔、第二过孔和第五过孔的缓冲层；；在缓冲层上采用同一制程形成多个晶体管的有源层和第一电极；在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；在晶体管的栅电极、第一栅线和第二栅线上通过构图工艺形成包括第三过孔、第四过孔和第六过孔的层间绝缘层；在层间绝缘层上形成数据线、电源线、感测线和多个晶体管的源漏电极。
具体的，第一过孔和第二过孔暴露出第二电极，第五过孔暴露出感测连接线，第三过孔暴露出第一过孔，第四过孔暴露出第二过孔，第六过孔暴露出第五过孔。
可选地，作为另一种实施方式，在遮光层和第二电极上形成多个晶体管的有源层和第一电极；在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；在晶体管的栅电极、第一栅线和第二栅线上形成数据线、电源线、感测线和多个晶体管的源漏电极包括：在遮光层和第二电极上形成第一绝缘薄膜；在第一绝缘薄膜上采用同一制程形成多个晶体管的有源层和第一电极；在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；在晶体管的栅电极、第一栅线和第二栅线上形成第二绝缘薄膜；采用构图工艺对第一绝缘薄膜和第二绝缘薄膜进行处理，形成包括第一过孔、第二过孔和第五过孔的缓冲层和包括第三过孔、第四过孔和第六过孔的层间绝缘层。
在数据线、电源线、感测线和多个晶体管的源漏电极上形成依次形成滤光片和发光元件包括：在数据线、电源线、感测线和多个晶体管的源漏电极上形成包括第七过孔的钝化层；所述第七过孔暴露出感测晶体管的第一极；在钝化层上依次形成滤光片和包括第八过孔的平坦层；所述第八过孔暴露出第七过孔；在平坦层上形成发光元件。
需要说明的是，该种实施方式能够简化显示基板的制作工艺
以四个子像素，感测连接线为单层结构，且与遮光层同层设置，遮光层设置在第二电极靠近基底的一侧为例，下面结合图9～图15进一步地说明本申请实施例提供的显示基板的制作方法，具体说明如下：
步骤100、在基底10上形成遮光层11和感测连接线SL，具体如图9所示。
步骤200、在遮光层11和感测连接线SL上依次形成第二电极C2和缓冲层(图中未示出)，具体如图10所示。
步骤300、在缓冲层上形成第一电极C1、开关晶体管的有源层31、驱动晶体管的有源层21和感测晶体管的有源层41，具体如图11所示。
步骤400、在开关晶体管的有源层31、驱动晶体管的有源层21和感测晶体管的有源层41上形成栅绝缘层，在栅绝缘层上形成开关晶体管的栅电极32、驱动晶体管的栅电极22和感测晶体管的栅电极42、第一栅线G1、第二栅线G2和电源连接线VL，在晶体管的栅电极、第一栅线、第二栅线和电源连接线上形成层间绝缘层，具体如图12所示。
具体的，层间绝缘层包括：第三过孔V3、第四过孔V4和第六过孔V6，缓冲层包括：第一过孔V1、第二过孔V2和第五过孔V5。
步骤500、在层间绝缘层上形成数据线Data、电源线VDD、感测线Sense、开关晶体管的第一极33、开关晶体管的第二极34，驱动晶体管的第一极23，驱动晶体管的第二极24、感测晶体管的第一极43和感测晶体管的第二极44，具体如图13所示。
步骤600、在数据线、电源线、感测线和多个晶体管的源漏电极上形成包括第七过孔的钝化层，在钝化层上形成滤光片50，在滤光片上形成包括第八过孔V8的平坦层，具体如图14所示。
步骤700、在平坦层上形成阳极61，具体如图15所示。
步骤800，在阳极上依次形成像素界定层、有机发光层和阴极，并在阴极上依次设置支撑部和盖板。
基于同一发明构思，本申请实施例还提供一种显示装置，包括显示基板。
具体的，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述内嵌式触摸屏的实施例，重复之处不再赘述。
其中，显示基板为前述实施例提供的显示基板，其实现原理和实现效果类似，在此不再赘述。
本发明实施例附图只涉及本发明实施例涉及到的结构，其他结构可参考通常设计。
为了清晰起见，在用于描述本发明的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (19)

1.一种显示基板，其特征在于，包括：基底以及设置在所述基底上的多个子像素，每个子像素包括发光区域和非发光区域，每个子像素中设置有驱动电路；所述驱动电路包括：存储电容和多个晶体管；所述多个晶体管包括：开关晶体管、驱动晶体管和感测晶体管；
对于每个子像素，所述多个晶体管位于非发光区域，所述存储电容为透明电容，且存储电容在基底上的正投影与发光区域存在重叠区域，所述存储电容的第一电极与所述多个晶体管的有源层同层设置，且与所述多个晶体管的源漏电极异层设置，所述存储电容的第二电极位于所述第一电极靠近基底的一侧；
所述驱动晶体管的第一极与第二电极直接接触，所述感测晶体管的第一极与第二电极直接接触。
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括：设置在晶体管的有源层靠近基底的一侧的缓冲层和遮光层，所述遮光层和第二电极设置在缓冲层靠近基底的一侧；
所述第二电极在所述基底上的正投影覆盖所述遮光层在所述基底上的正投影，所述遮光层靠近所述第二电极的表面与所述第二电极完全接触。
3.根据权利要求2所述的显示基板，其特征在于，所述遮光层设置在所述第二电极靠近基底的一侧，或者，所述第二电极设置在所述遮光层靠近所述基底的一侧。
4.根据权利要求1～3任一项所述的显示基板，其特征在于，所述显示基板还包括：设置在晶体管的源漏电极和晶体管的有源层之间的层间绝缘层；
所述缓冲层包括暴露出第二电极的第一过孔和第二过孔，所述层间绝缘层包括：暴露出第一过孔的第三过孔和暴露出第二过孔的第四过孔；
所述驱动晶体管的第一极通过第一过孔和第三过孔与所述第二电极连接，所述感测晶体管的第一极通过第二过孔和第四过孔与所述第二电极连接。
5.根据权利要求4所述的显示基板，其特征在于，所述显示基板还包括：设置在基底上的多行栅线和多列数据线；每个子像素由栅线和数据线交叉限定，子像素分别与栅线和数据线一一对应，所述栅线包括：第一栅线和第二栅线，
所述第一栅线和所述第二栅线与所述晶体管的栅电极同层设置，所述数据线与所述晶体管的源漏电极同层设置。
6.根据权利要求5所述的显示基板，其特征在于，对于每个子像素，所述第一电极分别与所述开关晶体管的第一极和所述驱动晶体管的栅电极连接；
所述开关晶体管的栅电极与子像素对应的栅线中的第一栅线连接；所述开关晶体管的第二极与子像素对应的数据线连接，所述感测晶体管的栅电极与子像素对应的栅线中的第二栅线连接。
7.根据权利要求6所述的显示基板，其特征在于，对于每个子像素，所述非发光区域包括：第一非发光区域和第二非发光区域，所述第一非发光区域和所述第二非发光区域位于所述发光区域的两侧，且沿数据线延伸方向设置；
所述感测晶体管和所述第二栅线均位于所述第一非发光区域，所述开关晶体管、所述驱动晶体管和所述第一栅线均位于所述第二非发光区域。
8.根据权利要求5所述的显示基板，其特征在于，所述显示基板还包括：与数据线同层设置的电源线和感测线，每个像素包括：沿栅线延伸方向设置的四个子像素，每个像素对应两列电源线和一列感测线；
对于每个像素，像素对应的感测线位于所述第二子像素和所述第三子像素之间，像素对应的一列电源线位于所述第一子像素远离所述第二子像素的一侧，像素对应的另一列电源线位于所述第四子像素远离所述第三子像素的一侧；
所述第一子像素对应的数据线位于所述第一子像素靠近所述第二子像素的一侧；所述第二子像素对应的数据线位于所述第二子像素靠近所述第一子像素的一侧；所述第三子像素对应的数据线位于所述第三子像素靠近所述第四子像素的一侧，所述第四子像素对应的数据线位于所述第四子像素靠近所述第三子像素的一侧；
所述显示基板还包括：与晶体管的栅电极同层设置的电源连接线以及与遮光层同层设置的感测连接线，每个像素对应两个沿栅线延伸方向设置的电源连接线和两个沿栅线延伸方向设置的感测连接线；电源连接线分别与电源线对应；所述电源连接线与对应的电源线连接；两个感测连接线与感测线连接；
所述第二子像素的驱动晶体管的第二极与一个电源连接线连接；
所述第三子像素的驱动晶体管的第二极与另一电源连接线连接；
所述第一子像素的感测晶体管的第二极与一个感测连接线连接；
所述第四子像素的感测晶体管的第二极另一感测连接线连接。
9.根据权利要求8所述的显示基板，其特征在于，所述缓冲层还设置有暴露出感测连接线的第五过孔，所述层间绝缘层还设置有暴露出第五过孔的第六过孔；
所述感测晶体管的第二极通过第五过孔和第六过孔与感测连接线连接。
10.根据权利要求9所述的显示基板，其特征在于，所述显示基板还包括：设置在晶体管的栅电极和晶体管的有源层之间的栅绝缘层；
其中，所述栅绝缘层在基底上的正投影与所述晶体管的栅电极在基底上的正投影重合。
11.根据权利要求2所述的显示基板，其特征在于，所述第一电极的制作材料包括：透明金属氧化物，所述第二电极的制作材料为透明导电材料。
12.根据权利要求10所述的显示基板，其特征在于，所述每个子像素中还设置有发光元件和与子像素颜色相同的滤光片；所述发光元件包括：依次设置的阳极、有机发光层和阴极，所述阳极与感测晶体管的第一极连接，所述阳极为透射电极，所述阴极为反射电极；
所述发光元件在基底上的正投影与发光区域存在重叠区域，所述滤光片位于发光区域，且设置在所述发光元件靠近基底的一侧，所述阳极在所述基底上的正投影覆盖所述滤光片在所述基底上的正投影。
13.根据权利要求12所述的显示基板，其特征在于，所述显示基板还包括设置在晶体管的源漏电极远离基底一侧的钝化层和平坦层；
所述钝化层设置在滤光片靠近基底的一侧，所述平坦层设置在发光元件和滤光片之间；所述钝化层设置有暴露出感测晶体管的第一极的第七过孔，所述平坦层设置有暴露出第七过孔的第八过孔；
所述阳极通过第七过孔和第八过孔与感测晶体管的第一极连接；
所述第八过孔在基底上的正投影与所述第四过孔在基底上的正投影不完全重叠。
14.一种显示装置，其特征在于，包括如权利要求1～13任一项所述的显示基板。
15.一种显示基板的制作方法，其特征在于，用于制作如权利要求1～13任一项所述的显示基板，所述方法包括：
提供一基底；
在基底上形成多个子像素，每个子像素包括发光区域和非发光区域，每个子像素中设置有驱动电路；所述驱动电路包括：存储电容和多个晶体管；所述多个晶体管包括：开关晶体管、驱动晶体管和感测晶体管；
对于每个子像素，所述多个晶体管位于非发光区域，所述存储电容为透明电容，且存储电容在基底上的正投影与发光区域存在重叠区域，所述存储电容的第一电极与所述多个晶体管的有源层同层设置，且与所述多个晶体管的源漏电极异层设置，所述存储电容的第二电极位于所述第一电极靠近基底的一侧；
所述驱动晶体管的第一极与第二电极直接接触，所述感测晶体管的第一极与第二电极直接接触。
16.根据权利要求15所述的方法，其特征在于，所述显示基板还包括：栅线、数据线、电源线、感测线，栅线包括：第一栅线和第二栅线，所述在基底上多个子像素包括：
在基底上形成遮光层和第二电极；
在遮光层和第二电极上形成多个晶体管的有源层和第一电极；
在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；
在晶体管的栅电极、第一栅线和第二栅线上形成数据线、电源线、感测线和多个晶体管的源漏电极；
在数据线、电源线、感测线和多个晶体管的源漏电极上形成依次形成滤光片和发光元件。
17.根据权利要求16所述的方法，其特征在于，所述在基底上形成遮光层和第二电极包括：
在基底上依次形成遮光层和第二电极，或者在基底上依次形成第二电极和遮光层，或者在基底上同时形成第二电极和遮光层。
18.根据权利要求17所述的方法，其特征在于，所述在基底上同时形成第二电极和遮光层包括：
在基底上依次沉积遮光薄膜和透明导电薄膜；
采用半色调掩膜版同时形成第二电极和遮光层。
19.根据权利要求16所述的方法，其特征在于，所述在遮光层和第二电极上形成多个晶体管的有源层和第一电极；在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；在晶体管的栅电极、第一栅线和第二栅线上形成数据线、电源线、感测线和多个晶体管的源漏电极包括：
在遮光层和第二电极上形成包括第一过孔、第二过孔和第五过孔的缓冲层；所述第一过孔和所述第二过孔暴露出第二电极，所述第五过孔暴露出感测连接线；
在缓冲层上采用同一制程形成多个晶体管的有源层和第一电极；
在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；
在晶体管的栅电极、第一栅线和第二栅线上形成包括：第三过孔、第四过孔和第六过孔的层间绝缘层；所述第三过孔暴露出第一过孔，所述第四过孔暴露出第二过孔，所述第六过孔暴露出第五过孔；
在层间绝缘层上形成数据线、电源线、感测线和多个晶体管的源漏电极；
或者，在遮光层和第二电极上形成第一绝缘薄膜；
在第一绝缘薄膜上采用同一制程形成多个晶体管的有源层和第一电极；
在多个晶体管的有源层和第一电极上形成多个晶体管的栅电极、第一栅线和第二栅线；
在晶体管的栅电极、第一栅线和第二栅线上形成第二绝缘薄膜；
采用构图工艺对第一绝缘薄膜和第二绝缘薄膜进行处理，形成包括第一过孔、第二过孔和第五过孔的缓冲层和包括第三过孔、第四过孔和第六过孔的层间绝缘层；
在数据线、电源线、感测线和多个晶体管的源漏电极上形成依次形成滤光片和发光元件包括：
在数据线、电源线、感测线和多个晶体管的源漏电极上形成包括第七过孔的钝化层；所述第七过孔暴露出感测晶体管的第一极；
在钝化层上依次形成滤光片和包括第八过孔的平坦层；所述第八过孔暴露出第七过孔；
在平坦层上形成发光元件。
CN201911038401.5A 2019-10-29 2019-10-29 一种显示基板及其制作方法、显示装置 Active CN112750859B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201911038401.5A CN112750859B (zh) 2019-10-29 2019-10-29 一种显示基板及其制作方法、显示装置
KR1020217035675A KR20220088634A (ko) 2019-10-29 2020-10-28 디스플레이 기판 및 이의 제작 방법, 디스플레이 장치
EP20878024.7A EP4053905A4 (en) 2019-10-29 2020-10-28 DISPLAY SUBSTRATE AND METHOD OF MAKING THEREOF, AND DISPLAY DEVICE
PCT/CN2020/124452 WO2021083226A1 (zh) 2019-10-29 2020-10-28 一种显示基板及其制作方法、显示装置
US17/298,032 US20220102460A1 (en) 2019-10-29 2020-10-28 Display Substrate and Manufacturing Method Therefor, and Display Device
JP2021564799A JP2023501023A (ja) 2019-10-29 2020-10-28 表示基板及びその製造方法、表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911038401.5A CN112750859B (zh) 2019-10-29 2019-10-29 一种显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN112750859A true CN112750859A (zh) 2021-05-04
CN112750859B CN112750859B (zh) 2022-07-29

Family

ID=75641855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911038401.5A Active CN112750859B (zh) 2019-10-29 2019-10-29 一种显示基板及其制作方法、显示装置

Country Status (6)

Country Link
US (1) US20220102460A1 (zh)
EP (1) EP4053905A4 (zh)
JP (1) JP2023501023A (zh)
KR (1) KR20220088634A (zh)
CN (1) CN112750859B (zh)
WO (1) WO2021083226A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594220A (zh) * 2021-07-30 2021-11-02 京东方科技集团股份有限公司 显示基板及其测试方法、制备方法、显示装置
CN115274712A (zh) * 2022-08-15 2022-11-01 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置
WO2023103007A1 (zh) * 2021-12-10 2023-06-15 Tcl华星光电技术有限公司 显示面板的制造方法以及显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750861A (zh) * 2019-10-29 2021-05-04 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904086A (zh) * 2012-12-24 2014-07-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN108091672A (zh) * 2016-11-21 2018-05-29 乐金显示有限公司 具有高孔径比的大面积超高密度平板显示器
CN108122945A (zh) * 2016-10-31 2018-06-05 乐金显示有限公司 有机发光显示装置及其制造方法
CN109273498A (zh) * 2018-09-25 2019-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN110112183A (zh) * 2019-04-12 2019-08-09 深圳市华星光电半导体显示技术有限公司 双面显示面板及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08184852A (ja) * 1994-12-27 1996-07-16 Sharp Corp アクティブマトリクス型表示装置
KR102139355B1 (ko) * 2013-12-31 2020-07-29 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102662278B1 (ko) * 2016-11-30 2024-05-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102431929B1 (ko) * 2017-10-31 2022-08-12 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102670405B1 (ko) * 2018-05-09 2024-05-30 엘지디스플레이 주식회사 전계발광표시장치
KR102571354B1 (ko) * 2018-05-16 2023-08-28 엘지디스플레이 주식회사 전계발광 표시장치
KR102542808B1 (ko) * 2018-10-15 2023-06-12 엘지디스플레이 주식회사 표시장치
CN110071069B (zh) * 2019-04-19 2021-11-23 深圳市华星光电半导体显示技术有限公司 显示背板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904086A (zh) * 2012-12-24 2014-07-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN108122945A (zh) * 2016-10-31 2018-06-05 乐金显示有限公司 有机发光显示装置及其制造方法
CN108091672A (zh) * 2016-11-21 2018-05-29 乐金显示有限公司 具有高孔径比的大面积超高密度平板显示器
CN109273498A (zh) * 2018-09-25 2019-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN110112183A (zh) * 2019-04-12 2019-08-09 深圳市华星光电半导体显示技术有限公司 双面显示面板及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594220A (zh) * 2021-07-30 2021-11-02 京东方科技集团股份有限公司 显示基板及其测试方法、制备方法、显示装置
CN113594220B (zh) * 2021-07-30 2024-05-14 京东方科技集团股份有限公司 显示基板及其测试方法、制备方法、显示装置
WO2023103007A1 (zh) * 2021-12-10 2023-06-15 Tcl华星光电技术有限公司 显示面板的制造方法以及显示面板
CN115274712A (zh) * 2022-08-15 2022-11-01 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置

Also Published As

Publication number Publication date
KR20220088634A (ko) 2022-06-28
WO2021083226A1 (zh) 2021-05-06
CN112750859B (zh) 2022-07-29
JP2023501023A (ja) 2023-01-18
EP4053905A4 (en) 2022-12-21
WO2021083226A9 (zh) 2022-05-19
EP4053905A1 (en) 2022-09-07
US20220102460A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
CN112750861A (zh) 一种显示基板及其制作方法、显示装置
CN112071882B (zh) 显示基板及其制备方法、显示装置
CN112750859B (zh) 一种显示基板及其制作方法、显示装置
US9088003B2 (en) Reducing sheet resistance for common electrode in top emission organic light emitting diode display
CN113196495B (zh) 显示基板及显示装置
CN110707139A (zh) 一种显示基板及其制作方法、显示装置
US20050140308A1 (en) Dual panel-type organic electroluminescent display device and method for fabricating the same
CN106997893B (zh) 有机发光显示装置及其制造方法
CN113196494B (zh) 显示基板及其制备方法、显示装置
US10804299B2 (en) Thin film transistor, manufacturing method thereof, and display device having the same
JP2015087474A (ja) 表示パネル装置および電子機器
JP5964801B2 (ja) 表示パネル装置および電子機器
CN112909047A (zh) 显示装置
CN113314071A (zh) 显示基板及显示装置
CN114730543A (zh) 显示基板及其检测方法、制备方法、显示装置
KR20210103017A (ko) 표시 장치 및 표시 장치의 제조 방법
CN115207042A (zh) 显示装置
JP7577074B2 (ja) 表示基板及びその製造方法、表示装置
CN116157856A (zh) 显示基板及显示装置
CN217588931U (zh) 显示基板、显示面板和显示装置
CN115529844A (zh) 显示基板及其制备方法、显示装置
KR20230049190A (ko) 디스플레이 장치
KR20210101346A (ko) 표시 장치 및 표시 장치의 제조 방법
CN114447244A (zh) Oled显示面板及其制作方法
CN117238921A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant