CN112670344A

CN112670344A - 一种渐变沟道的SiC MOSFET及其自对准工艺

Info

Publication number: CN112670344A
Application number: CN202011432795.5A
Authority: CN
Inventors: 孙博韬; 张清纯
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2020-12-10
Filing date: 2020-12-10
Publication date: 2021-04-16
Anticipated expiration: 2040-12-10
Also published as: CN112670344B

Abstract

本发明公开了一种渐变沟道的SiC MOSFET及其自对准工艺。该SiC MOSFET包括第一掺杂类型的SiC衬底；在衬底上生长的第一掺杂类型的外延层；在外延层里注入形成的第二掺杂类型的阱；在阱内注入形成的第一掺杂类型源极；第二掺杂类型欧姆接触区域；在外延层表面的栅氧化层、栅极、隔离介质层以及金属源极；和SiC衬底底部相接的漏极；从第二掺杂类型的阱区边界到第一掺杂类型源极的接近表面部分，沟道掺杂从源极侧到JFET区侧逐渐降低，在JFET区附近等效掺杂降为0，同时靠近源极的阱峰值掺杂浓度最浅，而从源极侧到JFET区侧逐渐变深。本发明主要用于降低器件的沟道电阻，从而提升器件的性能或降低成本。

Description

一种渐变沟道的SiC MOSFET及其自对准工艺

技术领域

本发明涉及SiC 功率器件设计及制造领域，具体涉及一种MOSFET类型器件结构及其自对准工艺。

背景技术

SiC功率MOSFET是一种单极型电压控制器件，主要应用在电源、功率处理系统中，起着控制电能变换的作用。相对于传统Si基功率器件，SiC器件更容易实现高压、低损耗和高功率密度，因而逐渐成为市场的主流。当前限制MOSFET器件成本降低和参数进一步提升的一个重要因素是如何降低其导通电阻（单位芯片面积导通电阻），它由多个分布电阻串联组成，而由于其表面MOS结构的反型层迁移率相对于体迁移率要低很多，因此沟道电阻又是其重要制约因素。特别是对于击穿电压相对较低的器件如650V/900V/1200V，该部分电阻占比更高。

当前降低沟道电阻的最主要方式是通过刻蚀工艺降低沟道长度，如基于侧墙或多晶氧化的自对准工艺，但该技术又要受到反向穿通的限制，难以进一步降低。而另一方面，由于组成器件的杂质元素在SiC中难以扩散，通常需要离子注入实现。这就使得常规工艺下的SiC MOSFET器件的沟道掺杂在整个沟道长度内近乎一致，这就意味着在MOS结构达到反型阈值时，其反型层电子浓度和迁移率在整个沟道内也一致，这也限制了沟道电阻的降低。

发明内容

针对上述现有技术的不足，本发明在现有平面SiC MOSFET的基础上，提出一种新型的渐变沟道的SiC MOSFET结构，拟同时兼顾沟道电阻的降低及反向保护沟道穿通。同时，给出了两种与当前主流工艺兼容的制备方法。

本发明的技术方案具体介绍如下。

一种渐变沟道的SiC MOSFET，其包括：

第一掺杂类型的SiC衬底；

在SiC衬底上生长的第一掺杂类型的SiC外延层；

在SiC外延层里注入形成的第二掺杂类型的阱；

在阱内注入形成的第一掺杂类型源极；

第二掺杂类型欧姆接触区域；

在SiC外延层表面的栅氧化层、栅极、隔离介质层、以及金属源极；

和SiC衬底底部相接的金属漏极；

其中：SiC外延层为第一掺杂类型的低杂区域，SiC衬底为第一掺杂类型的高掺杂区域；第二掺杂类型的阱为第二掺杂类型的中等掺杂区域，第二掺杂类型欧姆接触区域为第二掺杂类型的高掺杂区域；从第二掺杂类型的阱区边界到第一掺杂类型源极的接近表面部分，第二掺杂类型沟道掺杂从源极侧到JFET区侧逐渐降低，在JFET区附近等效掺杂降为0，同时源极附近的峰值掺杂浓度最浅，而从源极侧到JFET区侧逐渐变深。

本发明中，第一掺杂类型为N型，第二掺杂类型为P型；或者第一掺杂类型为P型，第二掺杂类型为N型。

本发明中，表面沟道处第二掺杂类型杂质的掺杂浓度及注入深度均为渐变结构，掺杂浓度渐变范围覆盖1×10¹⁶-5×10¹⁸量级，深度为0~0.5μm。。

本发明中，还包括第一掺杂类型的JFET，该掺杂可实现与沟道低掺杂部分的补偿，从而实现阱在表面处的内收，进一步增强渐变效果，即从第二掺杂类型到第一掺杂类型的渐变。

本发明还提供一种上述的渐变沟道的SiC MOSFET的自对准工艺，其基于多晶LOCOS工艺或者基于沟槽反刻工艺实现渐变沟道的SiC MOSFET的自对准。

本发明中，多晶LOCOS工艺中，利用多晶氧化在掩蔽作用下的横向过程，形成渐变的SiO₂结构，从而在阱注入时形成相应的纵向厚度差值，将该渐变转移至SiC内部。

本发明中，沟槽反刻工艺中，利用对槽型结构内部淀积并反刻过程形成的弧形，制造渐变的硬掩模结构，用两种硬掩模对阱注入阻挡的差值，将硬掩模的渐变转移至SiC内部，两种可行的硬掩模分别为SiN及SiO₂。

本发明的工作原理如下：一方面，沟道区横向掺杂的渐变，使得此结构阈值电压仅由源极侧决定，该位置开启时，沟道内其他区域已经提前反型，一方面其反型层载流子浓度高于源极附近区域，另一方面其沟道迁移率有一定程度的提升。从而整个沟道内二者等效得到提升，降低沟道电阻。同时，由于纵向最高掺杂深度的渐变，可以对反型时的沟道电场起到屏蔽作用，从而抑制沟道穿通。这就很大程度上避免了由单纯的沟道掺杂降低造成的穿通电压的下降。

和现有技术相比，本发明的有益效果在于：

主要用于降低此类器件的沟道电阻，从而提升器件的性能或降低成本。可用于SiC基MOSFET器件，及其他同类材料或同类型场控器件中应用。终端应用为各种电源、电能变换领域。

附图说明

图1是本发明的SiC MOSFE主结构

的示意图一。

图2是本发明的SiC MOSFE主结构

的示意图二。

图3是本发明的SiC MOSFE主结构

的示意图一。

图4是本发明的SiC MOSFE主结构

的示意图二。

图5是locos横向氧化的工艺流程图。

图6是沟槽反刻蚀的工艺流程图。

图中标号：101-第一掺杂类型的SiC衬底、102-第一掺杂类型的SiC外延层、103-第二掺杂类型的阱、104-第一掺杂类型源极、105-第二掺杂类型欧姆接触区域、108-第二掺杂类型沟道掺杂、110-栅极、111-栅氧化层、112-隔离介质层、120-金属源极，130-金属漏极；

201-第一掺杂类型的SiC衬底、202-第一掺杂类型的SiC外延层、203-第二掺杂类型的阱、204-第一掺杂类型源极、205-第二掺杂类型欧姆接触区域、208-第二掺杂类型沟道掺杂、209-第一掺杂类型的JFET区域 210-栅极、211-栅氧化层、212-隔离介质层、220-金属源极，230-金属漏极。

具体实施方式

下面结合附图和实施例对本发明的技术方案进行详细介绍。

一、渐变沟道的SiC MOSFET结构

渐变沟道的SiC MOSFET结构采用平面MOSFET结构的改进结构，如图1中的主结构

所示。

主要结构

包括，第一掺杂类型的SiC衬底101、在衬底上生长的第一掺杂类型的SiC外延层102、在外延层里注入形成的第二掺杂类型的阱103、在阱内注入形成的第一掺杂类型源极104、及第二掺杂类型欧姆接触区域105、以及在SiC外延表面的栅氧化层111、金属或多晶栅极110、隔离介质层112、以及金属源极120，另外底部将接金属漏极130。以上结构与传统SiC 平面MOSFET无本质差别，而主要差别在于从第二掺杂类型的阱103的边界，到第一掺杂类型源极104的接近表面部分；第二掺杂类型沟道掺杂108从源极侧到JFET区侧逐渐降低，在接近JFET区附近等效掺杂降为0，同时靠近源极附近的阱峰值掺杂浓度最浅，而从源极侧到JFET区侧逐渐变深，其峰值浓度位置如图中107。(标号107和标号108是同一次注入形成的掺杂，107可以认为是正态分布的中心值的位置，也就是相对高掺杂的深度，而108是其离子注入的尾态形成的，是相对低浓度区域。常规结构，107是水平的，对应108的表面也就是均匀的，本结构由于107是斜的，所以108能形成渐变效果。浓度渐变范围可覆盖1×10¹⁶-5×10¹⁸量级不等，深度可由0~0.5μm不等。主结构

为N型掺杂时如图2所示。

同理，在主结构

的基础上，如果增加第一掺杂类型的JFET区域209，将现在表面附近形成补偿作用，进一步增强渐变效果，直接起到减小沟道长度的作用。其结构如主结构

所示（图3-4），图3中标号与图1基本一致，仅第一位从1变更为2。

本发明中，在MOS(Metal Oxide Semiconductor，金属氧化物半导体)金属区横向结构上，MOSFET沟道掺杂从源极侧到JFET（Junction Field-Effect Transistor，结型场效应晶体管）区侧逐渐降低，在接近JFET区附近等效掺杂降为0。此结构阈值电压仅由源极侧决定，当栅极电压低于沟道在源极附近反型电压时，器件关闭；当栅极电压高于该电压时，该区域反型，器件导通。开启时，沟道内其他区域已经提前反型，一方面其反型层载流子浓度高于源极附近区域，另一方面其沟道迁移率有一定程度的提升。从而整个沟道内二者等效得到提升，降低沟道电阻。

本发明中，在MOS区下方阱掺杂的结构上，靠近源极附近的P阱峰值掺杂浓度最浅，而从源极侧到JFET区侧逐渐变深，这与表面掺杂的横向渐变是对应的。此相对高浓度掺杂，可以对反型时的沟道电场起到屏蔽作用，从而抑制沟道穿通。这就很大程度上避免了由单纯的沟道掺杂降低造成的穿通电压的下降，从而引发提前击穿。

本发明中，在结构上，由于上述MOS(Metal Oxide Semiconductor，金属氧化物半导体)金属区横向结构）以及MOS区下方阱掺杂的结构两点的联合作用，可以与JFET掺杂形成补偿结构，以减小沟道长度，是本发明的另一种可能的结构或衍生结构。

进一步的，在工艺上，分别提出了基于多晶LOCOS工艺及基于反刻工艺的渐变沟道形成方案及其与源极的自对准方案，具体如下。

二、渐变沟道的SiC MOSFET结构的制作方法

本发明提出了两种该结构的制备方法，分别基于多晶LOCOS工艺及基于沟槽反刻工艺。如前文所述由于器件除沟道外的其他部分与传统SiC MOSFET类似，因此这里不做描述，只给出渐变的沟道结构形成方法。

a)locos横向氧化

利用多晶氧化在掩蔽作用下的横向过程，形成渐变的SiO₂结构（厚度增加），从而在P阱注入时形成相应的纵向差值，将该渐变转移至SiC内部。具体步骤如下（图5）。

第一步：在SiC表面淀积一层多晶硅，多晶硅厚度由最终要形成的渐变效果有关，通常小于1μm；同时，该结构可由主体为多晶硅可由复合结构组成，如薄层SiO₂—多晶硅—薄层SiO₂结构。之后在多晶上边淀积硬掩模（hardmask）结构（如SiO₂），并光刻至要求位置；

第二步：淀积Si₃N₄（或其他同类材料，需与硬掩模（hardmask）材料在刻蚀上有差别，以完成第四步），并使用干法刻蚀形成侧墙1，侧墙厚度由最终所需的沟道长度决定；

第三步：氧化，由于Si₃N₄侧墙的作用，其下方氧化层将实现渐变（氧化层的生长厚度多于多晶硅损失厚度）；

第四步：去除Si₃N₄；

第五步：第二掺杂类型元素的离子注入，由于氧化层渐变的作用，体内注入深度也将实现渐变；

第六步：干法刻蚀SiO₂及多晶，此时hardmask边界将回到初始第一步边界。（若第一步选择SiO₂材料做硬掩模（hardmask），此时厚度将有一定程度降低）。以此边界进行阱注入，形成第二掺杂类型的阱的高能量部分（对阈值没影响部分）；

第七步：侧墙2工艺，与第二步类似，但此次可选择与硬掩模（hardmask）同类型材料，如SiO₂；以此侧墙进行第一掺杂类型的离子注入。

以上工艺，实现了沟道掺杂的渐变，以及三次掺杂注入的自对准。

b)沟槽反刻蚀

利用对槽型结构内部淀积并反刻过程形成的弧形，制造渐变的hardmask结构，并利用两种hardmask对P阱注入阻挡的差值，将hardmask的渐变转移至SiC内部。两种可行的hardmask 分别为SiN（hardmask1）及SiO₂（hardmask2）。具体步骤如下（如6）。

第一步：淀积Hardmask1材料（如Si₃N₄），并光刻至要求位置，形成沟槽，沟槽深度可由数百nm到数μm不等；

第二步：淀积Hardmask2材料（如SiO₂），由于淀积过程基本各向同性，将形成凹坑；

第三步：反刻蚀Hardmask2；

第四步：重复淀积Hardmask1材料；

第五步：正面CMP(Chemical Mechanical Polishing、化学机械抛光)至指定厚度；

第六步：第二掺杂类型元素的离子注入，由于Hardmask1材料和Hardmask2材料纵向比例的渐变，体内注入深度也将实现渐变；

第七步：刻蚀Hardmask1至Hardmask2顶部暴露；接着借助光刻版去除指定数量的Hardmask1掩蔽图形（示意图中为一半数量）；以此边界进行阱注入，形成第二掺杂类型的阱的高能量部分；

第八步：制作侧墙，与a）流程中步骤2类似，并以此侧墙进行第一掺杂类型的离子注入。

Claims

1.一种渐变沟道的SiC MOSFET，其特征在于，其包括：

第一掺杂类型的SiC衬底；

在SiC衬底上生长的第一掺杂类型的SiC外延层；

在SiC外延层里注入形成的第二掺杂类型的阱；

在阱内注入形成的第一掺杂类型源极；

第二掺杂类型欧姆接触区域；

和SiC衬底底部相接的金属漏极；

其中：SiC外延层为第一掺杂类型的低掺杂区域，SiC衬底为第一掺杂类型的高掺杂区域；第二掺杂类型的阱为第二掺杂类型的中等掺杂区域，第二掺杂类型欧姆接触区域为第二掺杂类型的高掺杂区域；从第二掺杂类型的阱区边界到第一掺杂类型源极的接近表面部分，第二掺杂类型沟道掺杂从源极侧到JFET区侧逐渐降低，在JFET区附近等效掺杂降为0，同时源极附近的阱峰值掺杂浓度最浅，而从源极侧到JFET区侧逐渐变深。

2.根据权利要求1所述的SiC MOSFET，其特征在于，第一掺杂类型为N型，第二掺杂类型为P型；或者第一掺杂类型为P型，第二掺杂类型为N型。

3.根据权利要求1所述的SiC MOSFET，其特征在于，表面沟道处第二掺杂类型杂质的掺杂浓度及注入深度均为渐变结构，掺杂浓度渐变范围覆盖1×10¹⁶-5×10¹⁸量级，深度为0~0.5μm。

4.根据权利要求1所述的SiC MOSFET，其特征在于，还包括第一掺杂类型的JFET区域，其用于实现与沟道低掺杂部分的补偿。

5.一种根据权利要求1所述的渐变沟道的SiC MOSFET的自对准工艺，其特征在于，其基于多晶LOCOS工艺或者基于沟槽反刻工艺实现渐变沟道的SiC MOSFET的自对准。

6.根据权利要求5所述的自对准工艺，其特征在于，多晶LOCOS工艺中，利用多晶氧化在掩蔽作用下的横向过程，形成渐变的SiO₂结构，从而在阱注入时形成相应的纵向差值，将该渐变转移至SiC内部。

7.根据权利要求5所述的自对准工艺，其特征在于，沟槽反刻工艺中，利用对槽型结构内部淀积并反刻过程形成的弧形，制造渐变的硬掩模结构，用两种硬掩模对阱注入阻挡的差值，将硬掩模的渐变转移至SiC内部，两种可行的硬掩模分别为SiN及SiO₂。