CN107799592A - 短沟道半导体功率器件及其制备方法 - Google Patents
短沟道半导体功率器件及其制备方法 Download PDFInfo
- Publication number
- CN107799592A CN107799592A CN201610804965.5A CN201610804965A CN107799592A CN 107799592 A CN107799592 A CN 107799592A CN 201610804965 A CN201610804965 A CN 201610804965A CN 107799592 A CN107799592 A CN 107799592A
- Authority
- CN
- China
- Prior art keywords
- base
- layer
- raceway groove
- silicon dioxide
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 32
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 27
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 33
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005755 formation reaction Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种短沟道半导体功率器件，其包括：具有重掺杂层的碳化硅晶元，其上生长有轻掺杂的外延层；设在外延层中并被外延层的一部分间隔开的第一基区和第二基区；掩模层，其设在用以将第一基区和第二基区间隔开的外延层的部分之上；二氧化硅层，其设置在掩模层的外表面上；分别处于第一基区和第二基区上的重掺杂源区，重掺杂源区与外延层的部分之间形成有沟道，其中，第一基区和所述第二基区的掺杂浓度从沟道部分的上表面向下逐渐增加。向下逐渐增加的沟道宽度，则使源区与漂移区距离增加，在器件关断状态时，漏结耗尽区可以达到更大的宽度，从而提高器件的耐压。
Description
技术领域
本发明涉及电子器件领域，特别是涉及一种短沟道半导体功率器件。本发明还涉及制造短沟道半导体功率器件的方法。
背景技术
碳化硅是一种重要的半导体材料。碳化硅功率器件具有高的开关速率、低的能量损耗，因此其在多个领域中得到广泛应用。
对于碳化硅功率器件(例如MOSFET)来说，沟道电阻是器件导通电阻的重要组成部分，当器件漂移层电阻较小的时候更是如此。沟道电阻的降低可以通过增大沟道迁移率或者减小沟道长度来实现，但是由于碳化硅与氧化层界面的质量问题，沟道迁移率很难得到有效提高，因此减小沟道长度就成了降低沟道电阻的主要方式。
在现有技术中，通常使用自对准技术制备短沟道的碳化硅MOSFET，并且可以容易地制备具有1μm以下的短沟道功率器件。由于杂质在碳化硅中的扩散系数非常小，因此碳化硅的掺杂采用离子注入的方式。
但是这会造成离子注入形成的n+源区的底部为直角或接近直角。当功率器件处于关断状态时，漏结耗尽区会随着漏极电压的增加向源区扩展，并且在扩展到n+源区的底部直角区域时，会引起源漏穿通。在沟道长度较短的情况下，这会导致功率器件的耐压性很低。
发明内容
针对上述问题，本发明提出了一种短沟道半导体功率器件，所述器件包括：
具有重掺杂层的碳化硅晶元，其上生长有轻掺杂的外延层；
设在所述外延层中并被所述外延层的一部分间隔开的第一基区和第二基区；
掩模层，其设在用以将所述第一基区和所述第二基区间隔开的所述外延层的部分之上；
二氧化硅层，其设置在所述掩模层的外表面上；
分别处于所述第一基区和所述第二基区上的重掺杂源区，所述重掺杂源区与所述外延层的部分之间形成有沟道，其中，所述第一基区和所述第二基区的掺杂浓度从沟道部分的上表面向下逐渐增加。
根据本发明的短沟道半导体功率器件，所述沟道的宽度从上至下逐渐变宽，使得所述重掺杂源区的侧壁的横截面为弧形。
根据本发明的短沟道半导体功率器件，所述外延层的一部分为JFET结。
根据本发明的另一个方面，还提供了一种用于制备短沟道半导体功率器件的方法，所述方法包括以下步骤：
在具有重掺杂层和轻掺杂层的碳化硅半导体晶元上形成掩模；
在形成后的掩模上进行蚀刻，形成离子注入窗口；
通过所述离子注入窗口注入离子以在所述轻掺杂层中形成第一基区和第二基区，所述第一基区与所述第二基区之间由所述轻掺杂层的一部分隔开；
在所述碳化硅半导体晶元的整个表面沉积形成硅薄膜，并对所述薄膜进行氧化，以形成二氧化硅层；
对所述二氧化硅层进行刻蚀，以将所述二氧化硅层中含有转角区域以外的二氧化硅薄膜刻蚀掉；
在碳化硅半导体晶元表面进行离子注入，形成重掺杂源区，在所述重掺杂源区与所述轻掺杂层的部分之间形成有沟道；
其中，所述第一基区和所述第二基区的掺杂浓度从沟道部分的上表面向下逐渐增加。
根据本发明的用以制备短沟道半导体功率器件的方法，在将硅薄膜进行氧化时，形成具有弧形拐角区域的二氧化硅层，所述弧形拐角区域在靠近所述掩模的侧壁处。
根据本发明的用以制备短沟道半导体功率器件的方法，通过具有弧形拐角区域的二氧化硅层进行离子注入时，形成具有弧形侧壁的重掺杂源区，以及宽度从上至下逐渐变宽的沟道。
根据本发明的用以制备短沟道半导体功率器件的方法，掺杂浓度在1018-1021cm-3数量级。
根据本发明的用以制备短沟道半导体功率器件的方法，二氧化硅层的厚度在0.3-4微米之间，且沟道的宽度在0.3-4微米之间。
根据本发明的一个实施例，所述沟道的宽度渐变是通过spacer工艺来实现的。
本发明的有益之处在于：第一基区和第二基区从上往下逐渐增加的掺杂浓度分布，一方面抑制了源区与漂移区的穿通现象，另一方面可以很好的控制器件的阈值电压；沟道宽度从上往下是逐渐递增的，栅氧化层下表面一定厚度的沟道宽度足够小，可以有效降低器件导通时的沟道电阻，而向下逐渐增加的沟道宽度，则使源区与漂移区距离增加，在器件关断状态时，漏结耗尽区可以达到更大的宽度，从而提高器件的耐压；渐变的沟道宽度是通过spacer工艺实现的，掩膜侧壁通过硅薄膜的淀积、氧化、刻蚀形成，能有效形成底部为弧形的掩膜侧壁，工艺简单易于控制。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中，在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例：
图1显示了采用自对准技术制备短沟道MOSFET的结构示意图；
图2显示了根据本发明的短沟道碳化硅功率MOSFET横截面的结构示意图；以及
图3-11分别显示了根据本发明的短沟道碳化硅功率MOSFET的制备工艺流程图，其中，图6、图7和图8分别为形成n+源区的侧壁离子注入掩膜过程的示意图。
具体实施方式
下面将结合附图对本发明作进一步说明。
在传统的接触式光刻工艺中，沟道的最小长度受限于基区和源区图形之间的对准精度，一般很难将沟道长度控制在2um以下。专利《SHORT-CHANNEL SILICON CARBIDE POWERMOSFET》以及专利《在碳化硅半导体薄膜双注入区形成短沟道的方法》公开了采用自对准技术制备短沟道的方法(它们的公开内容在此引入作为参考)，这种方法能够获得长度小于0.5um的沟道，对于减小沟道电阻具有非常显著的效果。
图1为采用自对准spacer技术制备短沟道MOSFET的效果示意图。以n沟道MOSFET为例，因为杂质在碳化硅中的扩散系数非常小，所以碳化硅的掺杂采用离子注入的方式。短沟道的形成包括以下基本步骤：
(1)提供具有n+衬底1和n-外延层2的碳化硅晶圆，
(2)通过淀积、光刻、刻蚀等工艺形成多晶硅6的图形，
(3)以多晶硅6为掩膜离子注入形成p型基区3，
(4)热氧化多晶硅6形成二氧化硅层7，
(5)离子注入形成n+源区4，
其中沟道5的宽度取决于多晶硅6两侧二氧化硅层的厚度。通过控制多晶硅的氧化条件，可以较为精确的控制二氧化硅层的厚度，其误差可以小于0.1um，从而能够轻易实现1um以下的短沟道器件的制备。
然而，采用自对准技术制备的短沟道碳化硅功率MOSFET器件，由于n+源区的离子注入掩膜侧壁为垂直或接近垂直，使得形成的n+源区轮廓接近矩形，其底部近乎为直角，这就使器件在关断状态时漂移区与源区很容易在该直角区域发生穿通现象，从而降低器件耐压。为了保持短沟道碳化硅功率MOSFET的低沟道电阻优点，同时提高器件耐压。
为消除该问题，本发明提供了一种沟道宽度渐变的碳化硅功率MOSFET器件。该器件包括：
重掺杂的n型衬底以及位于衬底上的n-外延层，所述n-外延层作为MOSFET的漂移层；
在轻掺杂的n-外延层中以一定距离相互间隔地设置p型基区。p型基区是通过单次或多次离子注入形成的，也可以是结合补偿离子注入形成的。其掺杂浓度在靠近上表面沟道的区域最低，并向下逐渐升高；
在p型基区中通过离子注入形成且以一定距离间隔的n+源区，所述n+源区在靠近沟道一侧的轮廓为倾斜的。在一个典型的例子中，该轮廓可以为弧形，从而使沟道在靠近栅氧化层一侧的宽度较小，并向下逐渐增大；
在n+源区之间的间隔区域通过离子注入形成的重掺杂p+基区接触区，所述p+基区接触区的深度大于或等于n+源区，p型基区通过p+基区接触区与源极相连；
位于n-外延层上表面的栅氧化层以及位于栅氧化层上表面的栅极，所述栅氧化层向两边延伸覆盖住沟道区域并覆盖一部分n+源区，所述栅极宽度小于所述栅氧化层宽度；
位于n+源区及p+基区接触区上表面的源/基区欧姆接触，所述源/基区欧姆接触材料优选金属，n型欧姆接触与p型欧姆接触可以采用同种金属同时进行制备，也可采用不同金属分别进行制备。
如图2所示，其中显示出本发明的一个实施例的横截面结构。在该实施例中，以n沟道器件为例，详细显示了根据本发明的器件内部结构。
其中，衬底10为n型重掺杂，其上生长一层轻掺杂的n-外延层11。p型基区12通过离子注入形成，位于n-外延层11中并以一定距离间隔，p+基区接触区13与n+源区14通过离子注入分别形成，两者相邻并都位于p型基区12中。
n+源区14位于沟道一侧的边界为弧形，p+基区接触区13的深度大于或等于n+源区14的深度，n+源区与JFET区之间的区域为沟道15，沟道15的宽度随n+源区14的边界变化而变化。
p+基区接触区13与n+源区14的上表面为源/基区欧姆接触16。源/基区欧姆接触16可以为同种金属同时与p+基区接触区13和n+源区14形成接触，也可以为不同金属分别与p+基区接触区13和n+源区14形成接触。
栅极氧化层17覆盖JFET区和沟道区15，并向两边延伸覆盖部分n+源区14。栅极18位于栅极氧化层17上，并同样覆盖JFET区、沟道区15和部分n+源区14，但宽度小于栅极氧化层17的宽度。
本发明还提出了一种要制备上述沟道宽度渐变的碳化硅功率MOSFET器件的工艺方法，该方法包括以下步骤：
(1)提供一个碳化硅半导体晶圆，该晶圆包括重掺杂的n+衬底层，以及相对轻掺杂的n-外延层；
(2)在n-外延层上生长一层薄膜，该薄膜可以为金属、金属氧化物等，然后通过光刻、刻蚀技术形成p型基区离子注入的掩膜图形；
(3)一次或多次离子注入，和/或结合补偿离子注入的方式，在掩膜两侧形成p型基区，最终形成的p型基区掺杂浓度在近上表面处较低，并随深度增加而增加；
(4)离子注入后在样品上表面生长一层硅薄膜，硅薄膜厚度由最终所要获得的沟道宽度确定；
(5)对样品进行氧化，使样品表面的硅薄膜完全氧化形成二氧化硅层；
(6)对二氧化硅层进行各向异性刻蚀，当刻蚀到碳化硅表面时停止，此时p型基区离子注入掩膜的侧壁依然有二氧化硅层保留，该二氧化硅层的厚度和形状决定了沟道的宽度和轮廓；
(7)采用光刻、刻蚀或剥离工艺在p型基区中间位置上表面形成掩膜图形，以阻挡随后的n+源区离子注入该区域；
(8)一次或多次离子注入形成n+源区；
(9)去除样品表面的各种掩膜层和氧化层，然后生长一层薄膜，该薄膜可以为金属、金属氧化物、硅化物等，使用步骤(7)中的同一块光刻版，采用光刻技术在薄膜位于p型基区的中间位置开口，形成p+基区接触区的离子注入窗口；
(10)一次或多次离子注入形成p+基区接触区，离子注入深度大于或等于n+源区深度；
(11)去除掩膜层，对样品进行离子注入激活退火；
(12)氧化生长栅氧化层，形成源/基区欧姆接触及栅极。
图3-11为本发明的一个实施例的具体工艺流程。该工艺流程开始于碳化硅半导体晶圆，如图3所示。碳化硅晶圆可以为各种晶型，如4H SiC或6H SiC，包括重掺杂的n+衬底10和相对轻掺杂的n-外延层11。在本实施例中，n-外延层作为MOSFET器件的漂移层。
在碳化硅半导体晶圆上制备p型基区离子注入掩膜20，如图4所示，掩膜可以为金属或金属氧化物，如Al2O3。掩膜生长后通过光刻、干法刻蚀形成p型基区的离子注入窗口。离子注入21形成p型基区12，如图5所示。离子注入的能量、剂量和深度由器件需求决定，为进一步抑制穿通现象，p型基区12的底部掺杂浓度较高，而沟道区15的掺杂浓度则相对较低。
图6、图7和图8为形成n+源区14的侧壁离子注入掩膜的示意图。在图6中，在整个样品表面淀积形成一层硅薄膜22，薄膜厚度为0.1-3um，然后对硅薄膜进行氧化，使硅薄膜全部转变为二氧化硅23。由于硅薄膜在氧化形成二氧化硅后厚度会增加，使硅薄膜原本的转折直角区域在氧化后变成弧形，然后通过各向异性刻蚀，如RIE。将除侧壁二氧化硅24的二氧化硅薄膜全部刻蚀掉，形成如图8所示的图形。侧壁二氧化硅24的厚度为0.3-4um，侧壁的厚度与形状决定了沟道的宽度与形貌。
在p形基区12中间形成另一层掩膜25，如Al2O3，以阻挡n型离子注入到p+基区接触区13中。然后，进行n型离子注入26形成n+源区14，如图9所示。离子注入能量、剂量和深度等由器件要求决定。
去除掩膜20、24和25，然后在样品表面形成另一掩膜层27，如Al2O3，覆盖住除p+基区接触区13的样品表面，接着进行离子注入28形成p+基区接触区13，如图10中所示。其掺杂浓度在1018-1021cm-3数量级。p+基区接触区的深度大于或等于n+源区。在p型离子注入后，去除掩膜27，形成如图11所示的图形。
在对样品进行离子注入激活退火后，通过热氧化的方法生长栅极氧化层17，并在NO或N2O中进行退火。栅极18与源/基区欧姆接触16的制作顺序取决于两个结构所选用的材料。源/基区欧姆接触16优选采用同种金属制备，如Ti/Ni。根据本发明的原理，可以简化工艺节约成本，也可采用不同金属制备，金属制备完成后需进行退火。栅极18可以为多晶硅或金属等，若在源/基区欧姆接触16的退火温度下，栅极18的材料性能会发生变化，则栅极18需在源/基区欧姆接触16完成后制备。
应该理解的是，本发明所公开的实施例不限于这里所公开的特定结构、处理步骤或材料，而应当延伸到相关领域的普通技术人员所理解的这些特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。
说明书中提到的“一个实施例”或“实施例”意指结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，说明书通篇各个地方出现的短语“一个实施例”或“实施例”并不一定均指同一个实施例。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种短沟道半导体功率器件，其特征在于，所述器件包括：
具有重掺杂层(10)的碳化硅晶元，其上生长有轻掺杂的外延层(11)；
设在所述外延层(11)中并被所述外延层(11)的一部分间隔开的第一基区和第二基区(12)；
掩模层(20)，其设在用以将所述第一基区和所述第二基区(12)间隔开的所述外延层(11)的部分之上；
二氧化硅层(23)，其设置在所述掩模层(20)的外表面上；
分别处于所述第一基区和所述第二基区(12)上的重掺杂源区(13)，所述重掺杂源区(13)与所述外延层(11)的部分之间形成有沟道(15)，其中，所述第一基区和所述第二基区(12)的掺杂浓度从沟道部分的上表面向下逐渐增加。
2.如权利要求1所述的短沟道半导体功率器件，其特征在于，所述沟道(15)的宽度从上至下逐渐变宽，使得所述重掺杂源区(13)的侧壁的横截面为弧形。
3.如权利要求1或2所述的短沟道半导体功率器件，其特征在于，所述外延层的一部分为JFET结。
4.如权利要求2所述的短沟道半导体功率器件，其特征在于，所述沟道的宽度渐变是通过spacer工艺来实现的。
5.一种用于制备短沟道半导体功率器件的方法，其特征在于，所述方法包括以下步骤：
在具有重掺杂层和轻掺杂层的碳化硅半导体晶元上形成具有离子注入窗口的掩模图形；
通过所述离子注入窗口注入离子以在所述轻掺杂层中形成第一基区和第二基区，所述第一基区与所述第二基区之间由所述轻掺杂层的一部分隔开，其中，所述第一基区和所述第二基区的掺杂浓度随基区的深度而逐渐增加；
在所述碳化硅半导体晶元的整个表面沉积形成硅薄膜，并对所述薄膜进行氧化，以形成二氧化硅层；
对所述二氧化硅层进行刻蚀直到刻蚀到碳化硅表面，以将所述二氧化硅层中含有转角区域以外的二氧化硅薄膜刻蚀掉；
在碳化硅晶元表面进行离子注入，形成重掺杂源区，在所述重掺杂源区与所述轻掺杂层的部分之间形成有沟道。
6.如权利要求5所述的方法，其特征在于，在将硅薄膜进行氧化时，形成具有弧形拐角区域的二氧化硅层，所述弧形拐角区域在靠近所述掩模的侧壁处。
7.如权利要求6所述的方法，其特征在于，通过具有弧形拐角区域的二氧化硅层进行离子注入时，形成具有弧形侧壁的重掺杂源区，以及宽度从上至下逐渐变宽的沟道。
8.如权利要求5-7中任一项所述的方法，其特征在于，掺杂浓度在1018-1021cm-3数量级。
9.如权利要求5-7中任一项所述的方法，其特征在于，二氧化硅层的厚度在0.3-4微米之间，且沟道的宽度在0.3-4微米之间。
10.如权利要求5-7中任一项所述的方法，其特征在于，所述沟道的宽度渐变是通过spacer工艺来实现的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610804965.5A CN107799592B (zh) | 2016-09-06 | 2016-09-06 | 短沟道半导体功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610804965.5A CN107799592B (zh) | 2016-09-06 | 2016-09-06 | 短沟道半导体功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107799592A true CN107799592A (zh) | 2018-03-13 |
| CN107799592B CN107799592B (zh) | 2020-05-08 |
Family
ID=61530696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610804965.5A Active CN107799592B (zh) | 2016-09-06 | 2016-09-06 | 短沟道半导体功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799592B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403272A (zh) * | 2020-03-27 | 2020-07-10 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射平面型vdmos提高阈值电压精度的工艺方法 |
| CN112670344A (zh) * | 2020-12-10 | 2021-04-16 | 复旦大学 | 一种渐变沟道的SiC MOSFET及其自对准工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096607A (en) * | 1997-08-18 | 2000-08-01 | Fuji Electric Co., Ltd. | Method for manufacturing silicon carbide semiconductor device |
| US20100200931A1 (en) * | 2009-02-10 | 2010-08-12 | General Electric Company | Mosfet devices and methods of making |
| CN102148249A (zh) * | 2010-02-09 | 2011-08-10 | 三菱电机株式会社 | SiC半导体装置及其制造方法 |
-
2016
- 2016-09-06 CN CN201610804965.5A patent/CN107799592B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096607A (en) * | 1997-08-18 | 2000-08-01 | Fuji Electric Co., Ltd. | Method for manufacturing silicon carbide semiconductor device |
| US20100200931A1 (en) * | 2009-02-10 | 2010-08-12 | General Electric Company | Mosfet devices and methods of making |
| CN102148249A (zh) * | 2010-02-09 | 2011-08-10 | 三菱电机株式会社 | SiC半导体装置及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403272A (zh) * | 2020-03-27 | 2020-07-10 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射平面型vdmos提高阈值电压精度的工艺方法 |
| CN111403272B (zh) * | 2020-03-27 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射平面型vdmos提高阈值电压精度的工艺方法 |
| CN112670344A (zh) * | 2020-12-10 | 2021-04-16 | 复旦大学 | 一种渐变沟道的SiC MOSFET及其自对准工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107799592B (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7029969B2 (en) | Method of manufacture of a silicon carbide MOSFET including a masking with a tapered shape and implanting ions at an angle | |
| CN101569015B (zh) | 半导体装置及其制造方法 | |
| US8263450B2 (en) | Power semiconductor component with charge compensation structure and method for the fabrication thereof | |
| US7075149B2 (en) | Semiconductor device and its manufacturing method | |
| US7691711B2 (en) | Method for fabricating silicon carbide vertical MOSFET devices | |
| US20140312393A1 (en) | Fin-fet transistor with punchthrough barrier and leakage protection regions | |
| JP2003517208A (ja) | 半導体材料の製造方法及びこの材料を用いた装置 | |
| KR20130139738A (ko) | 탄화규소 반도체 장치의 제조방법 | |
| WO2017186033A1 (zh) | 一种基于自对准工艺的SiC MOSFET制造方法 | |
| DE102014119603A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| EP2784806A1 (en) | Method for manufacturing semiconductor device | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| KR20010098551A (ko) | 반도체장치 및 그 제조방법 | |
| CN107799592A (zh) | 短沟道半导体功率器件及其制备方法 | |
| CN117438457A (zh) | 凹槽栅型GaN基HEMT器件及其制备方法 | |
| CN107887447B (zh) | 一种mos型器件的制造方法 | |
| CN111128725A (zh) | 一种igbt器件制备方法 | |
| US20150137142A1 (en) | Junction Field Effect Transistor Cell with Lateral Channel Region | |
| CN110416079A (zh) | 沟槽栅igbt芯片的制作方法 | |
| CN112909075A (zh) | 一种具有电荷平衡结构的沟槽mosfet及其制作方法 | |
| JP6246700B2 (ja) | 横チャネル領域を有する接合型電界効果トランジスタセル | |
| CN105932045B (zh) | 用于半导体元件的超接面结构 | |
| CN213519864U (zh) | 超级结 | |
| CN108682685A (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201012 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |