CN112632897A - 一种高增益精调型dac版图结构设计方法 - Google Patents

一种高增益精调型dac版图结构设计方法 Download PDF

Info

Publication number
CN112632897A
CN112632897A CN202011542941.XA CN202011542941A CN112632897A CN 112632897 A CN112632897 A CN 112632897A CN 202011542941 A CN202011542941 A CN 202011542941A CN 112632897 A CN112632897 A CN 112632897A
Authority
CN
China
Prior art keywords
resistors
array
row
series
structure design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011542941.XA
Other languages
English (en)
Other versions
CN112632897B (zh
Inventor
杨冠兰
田泽
王晋
郎静
唐龙飞
余立宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Xiangteng Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Xiangteng Microelectronics Technology Co Ltd filed Critical Xian Xiangteng Microelectronics Technology Co Ltd
Priority to CN202011542941.XA priority Critical patent/CN112632897B/zh
Publication of CN112632897A publication Critical patent/CN112632897A/zh
Application granted granted Critical
Publication of CN112632897B publication Critical patent/CN112632897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种高增益精调型DAC版图结构设计方法。本发明的方法包括以下步骤：1)将256个电阻分别与256个MOS管平行串联，即一个电阻串接一个MOS管；2)将256个电阻，按16行和16列进行排布，每行16个电阻，每行16个电阻之间依次串联，16行电阻构成16组行阵列电阻，每列16个电阻，每列16个电阻之间平行设置，16列电阻构成16组列阵列电阻R_array；3)将16个行阵列电阻按照S蛇形连接。本发明可大大提高匹配精度，阵列排布可降低布局难度，减少复杂绕线精简线网，可约束版图面积,提高DAC积分非线性性能。

Description

一种高增益精调型DAC版图结构设计方法
技术领域
本发明涉及模拟集成电路版图设计领域，尤其涉及一种高增益精调型DAC版图结构设计方法。
背景技术
DAC(数字模拟转换器)是一种将数字信号转换为模拟信号(以电流、电压或电荷的形式)的设备。在很多数字系统中(例如计算机)，信号以数字方式存储和传输，而数字模拟转换器可以将这样的信号转换为模拟信号，从而使得它们能够被外界(人或其他非数字系统)识别。
随着DAC在数字化产品中广泛使用，对其性能要求也越来越高，版图的布局好坏直接影响DAC性能指标。一般DAC版图布局时多采用电阻和MOS开关多行并行连接，参见图1，是由256个电阻串联及256个MOS管并行连接，MOS管的控制端口需要进行绕线连接，其绕线复杂，额外产生的寄生电阻大，匹配性差。
发明内容
本发明为解决背景技术中存在的上述技术问题，提供了一种高增益精调型DAC版图结构设计方法，可大大提高匹配精度，阵列排布可降低布局难度，减少复杂绕线精简线网，可约束版图面积,提高DAC积分非线性性能。
本发明的技术解决方案是：本发明为一种高增益精调型DAC版图结构设计方法，其特殊之处在于：该方法包括以下步骤：
1)将256个电阻分别与256个MOS管平行串联，即一个电阻串接一个MOS管；
2)将256个电阻，按16行和16列进行排布，每行16个电阻，每行16个电阻之间依次串联，16行电阻构成16组行阵列电阻(R1、R2…R16)，每列16个电阻，每列16个电阻之间平行设置，16列电阻构成16组列阵列电阻R_array(R_array1、R_array2…R_array16)；
3)将16个行阵列电阻(R1、R2…R16)按照S蛇形连接。
优选的，步骤3)的具体步骤如下：
3.1)将16个行阵列电阻(R1、R2…R16)从上到下按R1、R16、R5、R12、R4、R13、R8、R9、R2、R15、R6、R11、R3、R14、R7、R10依次排列；
3.2)按照S蛇形方式连接，连接顺序为R1接R9,R9接R2，R2接R10，R10接R3，R3接R11，R11接R4，R4接R12，R12接R5，R5接R13，R13接R6，R6接R14，R14接R7，R7接R15，R15接R8，R8接R16。
优选的，16组列阵列电阻R_array(R_array1、R_array2…R_array16)左右完全对称设置。
本发明提供的一种高增益精调型DAC版图结构设计方法，基于256种输入状态下，输出两个有效电平，通过256个MOS管及256个电阻串联平行结构，将256个电阻按16*16阵列排布，上下对称结构布局，按S蛇形走线方法，降低了开关阵列与电阻阵列之间的金属走线的寄生差异，可大大提高匹配精度，阵列排布可降低布局难度，减少复杂绕线精简线网，可约束版图面积,提高DAC积分非线性性能。
本发明中的DAC版图常用电阻类型多晶硅电阻，电阻上层可方便布线。
附图说明
图1是现有的256个电阻串联及256个MOS管并行连接原理图；
图2是本发明的256个电阻版图布局图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案做进一步详细描述。
参见图1，本发明具体实施例的方法步骤如下：
1)将256个电阻分别与256个MOS管平行串联，即一个电阻串接一个MOS管；
2)将256个电阻，按16行和16列进行排布，每行16个电阻，每行16个电阻之间依次串联，16行电阻构成16组行阵列电阻(R1、R2…R16)，每列16个电阻，每列16个电阻之间平行设置，16列电阻构成16组列阵列电阻R_array(R_array1、R_array2…R_array16)；
3)将16个行阵列电阻(R1、R2…R16)按照S蛇形连接。
3.1)将16个行阵列电阻(R1、R2…R16)从上到下按R1、R16、R5、R12、R4、R13、R8、R9、R2、R15、R6、R11、R3、R14、R7、R10依次排列；
3.2)按照S蛇形方式连接，连接顺序为R1接R9,R9接R2，R2接R10，R10接R3，R3接R11，R11接R4，R4接R12，R12接R5，R5接R13，R13接R6，R6
其中，列阵列电阻R_array版图整体布局上下对称，单R_array及16组R_array左右完全对称，可大大提高匹配精度，阵列排布可降低布局难度，减少复杂绕线精简线网，可约束版图面积,提高DAC积分非线性性能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细地说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (3)

1.一种高增益精调型DAC版图结构设计方法，其特征在于：该方法包括以下步骤：
1)将256个电阻分别与256个MOS管平行串联，即一个电阻串接一个MOS管；
2)将256个电阻，按16行和16列进行排布，每行16个电阻，每行16个电阻之间依次串联，16行电阻构成16组行阵列电阻(R1、R2…R16)，每列16个电阻，每列16个电阻之间平行设置，16列电阻构成16组列阵列电阻R_array(R_array1、R_array2…R_array16)；
3)将16个行阵列电阻(R1、R2…R16)按照S蛇形连接。
2.根据权利要求1所述的高增益精调型DAC版图结构设计方法，其特征在于：所述步骤3)的具体步骤如下：
3.1)将16个行阵列电阻(R1、R2…R16)从上到下按R1、R16、R5、R12、R4、R13、R8、R9、R2、R15、R6、R11、R3、R14、R7、R10依次排列；
3.2)按照S蛇形方式连接，连接顺序为R1接R9,R9接R2，R2接R10，R10接R3，R3接R11，R11接R4，R4接R12，R12接R5，R5接R13，R13接R6，R6接R14，R14接R7，R7接R15，R15接R8，R8接R16。
3.根据权利要求1或2所述的高增益精调型DAC版图结构设计方法，其特征在于：所述16组列阵列电阻R_array(R_array1、R_array2…R_array16)左右完全对称设置。
CN202011542941.XA 2020-12-24 2020-12-24 一种高增益精调型dac版图结构设计方法 Active CN112632897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011542941.XA CN112632897B (zh) 2020-12-24 2020-12-24 一种高增益精调型dac版图结构设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011542941.XA CN112632897B (zh) 2020-12-24 2020-12-24 一种高增益精调型dac版图结构设计方法

Publications (2)

Publication Number Publication Date
CN112632897A true CN112632897A (zh) 2021-04-09
CN112632897B CN112632897B (zh) 2024-03-05

Family

ID=75321991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011542941.XA Active CN112632897B (zh) 2020-12-24 2020-12-24 一种高增益精调型dac版图结构设计方法

Country Status (1)

Country Link
CN (1) CN112632897B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321776A (ja) * 1995-05-25 1996-12-03 Fujitsu Ltd アナログ・デジタル変換器の抵抗アレイ及び直並列型のｎ＋ｍビットのアナログ・デジタル変換器
JP2001168719A (ja) * 1999-12-09 2001-06-22 Yozan Inc Ｄａコンバータ
US20090096435A1 (en) * 2007-10-12 2009-04-16 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance dc-dc output stage
CN103227174A (zh) * 2012-01-30 2013-07-31 北京兆易创新科技股份有限公司 一种半导体存储装置及其版图
CN205566241U (zh) * 2016-04-06 2016-09-07 江苏星宇芯联电子科技有限公司 一种多阶复数滤波器的版图结构
CN106341130A (zh) * 2016-08-30 2017-01-18 中国科学院上海高等研究院 数模转换器
CN107612549A (zh) * 2017-09-05 2018-01-19 成都易源芯辰微电子科技有限公司 一种双绞式共用中心电容阵列及其版图设计方法
CN109905127A (zh) * 2019-03-21 2019-06-18 苏州神指微电子有限公司 一种两步式adc的采样电阻排布结构
CN110837016A (zh) * 2019-11-19 2020-02-25 思瑞浦微电子科技（苏州）股份有限公司 精密匹配电阻阵列及其校准方法
CN111106832A (zh) * 2019-12-25 2020-05-05 苏州普源精电科技有限公司 Dac版图结构和电阻分压式dac

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321776A (ja) * 1995-05-25 1996-12-03 Fujitsu Ltd アナログ・デジタル変換器の抵抗アレイ及び直並列型のｎ＋ｍビットのアナログ・デジタル変換器
JP2001168719A (ja) * 1999-12-09 2001-06-22 Yozan Inc Ｄａコンバータ
US20090096435A1 (en) * 2007-10-12 2009-04-16 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance dc-dc output stage
CN103227174A (zh) * 2012-01-30 2013-07-31 北京兆易创新科技股份有限公司 一种半导体存储装置及其版图
CN205566241U (zh) * 2016-04-06 2016-09-07 江苏星宇芯联电子科技有限公司 一种多阶复数滤波器的版图结构
CN106341130A (zh) * 2016-08-30 2017-01-18 中国科学院上海高等研究院 数模转换器
CN107612549A (zh) * 2017-09-05 2018-01-19 成都易源芯辰微电子科技有限公司 一种双绞式共用中心电容阵列及其版图设计方法
CN109905127A (zh) * 2019-03-21 2019-06-18 苏州神指微电子有限公司 一种两步式adc的采样电阻排布结构
CN110837016A (zh) * 2019-11-19 2020-02-25 思瑞浦微电子科技（苏州）股份有限公司 精密匹配电阻阵列及其校准方法
CN111106832A (zh) * 2019-12-25 2020-05-05 苏州普源精电科技有限公司 Dac版图结构和电阻分压式dac

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
SOCHER, E.;SINAI, Y.;NEMIROVSKY, Y.: "A low-cost CMOS compatible serpentine-structured polysilicon-based microbolometer array", TRANSDUCERS 2003 - 12TH INTERNATIONAL CONFERENCE ON SOLID-STATE SENSORS, ACTUATORS AND MICROSYSTEMS, DIGEST OF TECHNICAL PAPERS, vol. 1, pages 320 - 323, XP010646449 *
吴进，李春妮，吴汉宁，李聪: "一种高线性度宽带可编程增益放大器设计", 西安邮电大学学报, vol. 23, no. 3, pages 69 - 74 *
曾璇, 关键, 赵文庆, 唐璞山: "Amodgen:基于约束的CMOS模拟电路器件版图生成器", 计算机辅助设计与图形学学报, no. 1, pages 35 - 39 *
马烨;李斌;: "一个高精度、低成本10位数字模拟转换器的设计与实现", 中国集成电路, no. 9, pages 45 - 50 *
马烨;李斌;: "一种高精度低成本10位D/A转换器的设计与实现", 微电子学, no. 2, pages 37 - 41 *

Also Published As

Publication number Publication date
CN112632897B (zh) 2024-03-05

Similar Documents

Publication Publication Date Title
CN101097913B (zh) 电容阵列、电容与电容阵列布局方法
JP5420485B2 (ja) アナログディジタル変換器
CN102130687B (zh) 一种数模转换器的电流源开关阵列的序列排布方法
JP2010074015A (ja) 半導体装置
CN101471669A (zh) 数模转换器和数模转换方法
US6496131B2 (en) Capacitor-array D/A converter including a thermometer decoder and a capacitor array
CN103620964B (zh) 用于数/模转换器中的代码范围特定线性度改进的开关定序
JP2010278450A5 (zh)
US6225931B1 (en) D/A converter with a gamma correction circuit
JP3585113B2 (ja) 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器
CN112632897B (zh) 一种高增益精调型dac版图结构设计方法
CN108649949A (zh) 高精度转换器
JP3528958B2 (ja) 電流加算型ｄａ変換器
JP4927494B2 (ja) アナログディジタル変換器、およびアナログディジタル変換器の設計方法
JP2000196456A (ja) デジタル・アナログ変換回路
CN210839536U (zh) 一种分压式r2r架构音频数模转换器
CN211959177U (zh) 图像传感器斜坡信号产生电路
CN111106832B (zh) Dac电路结构和电阻分压式dac
CN113543470B (zh) 基于电阻串数模转换器的版图结构和芯片
JPS6017260B2 (ja) デジタル・アナログ変換器
JP2737927B2 (ja) 抵抗分圧型ディジタル−アナログ変換器
CN111200438A (zh) 一种音频数模转换器
CN108390668B (zh) 一种译码器和具有该译码器的电子装置
JPH0119474Y2 (zh)
CN100380813C (zh) 数模转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant