CN107612549A - 一种双绞式共用中心电容阵列及其版图设计方法 - Google Patents

Abstract

本发明涉及一种双绞式共用中心电容阵列及其版图设计方法,该电容阵列为n个单位电容组成的行列电容阵列，以单位电容阵列的共用中心为原点，原点处对应通道为水平通道0，单位电容以水平通道0为对称线呈双绞式对称布局，每若干个单位电容组成一个有效位电容，有效位电容包括上极板和下级板，上级板连接地端线网“G”线，下级板连接信号端线网“S”线，偶数位水平通道布线连接有效位电容的上极板；奇数位水平通道布线连接有效位电容的下极板。本发明提高了电路的线性性能以及ADC的精度性能。

Description

一种双绞式共用中心电容阵列及其版图设计方法

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种双绞式共用中心电容阵列及其版图设计方法。

背景技术

在低功耗模数转换器(ADC)和开关电容电路中，片上单位电容的精度问题是影响电路性能的关键因素之一。例如，如图1所示，为逐次比较(SAR)ADC的电容阵列原理图，开关电容阵列作为逐次比较(SAR)ADC的子模数转换器(sub-DAC)，是影响ADC精度和速度的重要组成部分。

理想状况下，图中单位电容的值严格按照倍数比率递增。但在实际流片生产中，受到工艺角梯度变化(process gradients)，如氧化层厚度不均等因素的影响，单位电容值会出现系统失配(systematic mismatch)的现象，不能严格遵守倍数比率关系，从而影响SARADC的线性性能。

工艺角梯度引起的系统失配是无法避免的，为了将影响减至最小，需要将失配平均分配到每一个单位电容中。设计者通常在IC版图中采用螺旋式共用中心电容阵列布局法。

如图2所示，为现有的螺旋式共用中心电容阵列布局图。图2所示布局方法的不足之处在于，没有考虑布局(placement)之后的布线(routing)带来的影响。

如图3所示，为螺旋式布局法对信号耦合规则的违反示意图，S2路径的单位电容布线与地线形成交叉，在交叉点上形成对信号耦合的寄生电容，从而影响开关电容阵列的线性表现，以及影响SAR ADC的精度性能参数(INL/DNL)。

发明内容

本发明所要解决的技术问题是提供一种双绞式共用中心电容阵列及其版图设计方法，基于信号耦合规则的考虑，对单位电容按照双绞式共用中心阵列布局，并考虑了布线的方法，提高了电路的线性性能以及ADC的精度性能。

本发明解决上述技术问题的技术方案如下：

一种双绞式共用中心电容阵列，该电容阵列为n＝2^(M+N)个单位电容组成的2^M行2^N列电容阵列，以单位电容阵列的共用中心为原点，原点处对应通道为水平通道0，单位电容以水平通道0为对称线呈双绞式对称布局，若干个单位电容组成一个有效位电容，有效位电容包括上极板和下级板，上级板连接地端线网“G”线，下级板连接信号端线网“S”线，偶数位水平通道布线连接有效位电容的上极板；奇数位水平通道布线连接有效位电容的下极板。

本发明的有益效果是：本发明基于信号耦合规则的考虑，对电容阵列按照双绞式共用中心电容阵列布局，并考虑了布线的方法,对比于传统的螺旋式共用中心电容阵列布局，减小了信号耦合，提高了电路的线性性能以及ADC的精度性能。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，上级板为平直线；下级板为弧线。

进一步，一种逐次比较ADC电路，包括上述双绞式共用中心电容阵列。

进一步，一种可调增益放大器电路，包括上述双绞式共用中心电容阵列。

进一步，一种陷波滤波器电路，包括上述双绞式共用中心电容阵列。

另外，本发明还提供了一种双绞式共用中心电容阵列版图设计方法，包括n＝2^(M+N)个单位电容组成的电容阵列，若干个单位电容组成一个有效位电容，有效位电容包括上极板和下级板，所述电容阵列版图设计方法包括以下步骤：

(1)确定电容阵列的行数和列数：

根据版图空间大小，确定电容阵列的行数是2^M，电容阵列的列数是2^N；

(2)确定单位电容布局方法：

以单位电容阵列的共用中心为原点，原点处对应通道为水平通道0，以原点为对称的上、下通道分别记为正、负通道；从靠近共用中心的原点处的行开始，依次将有效位电容按照升序排列布局；组成有效位电容的单位电容以水平通道0为对称线呈双绞式对称布局；

(3)调整单位电容布局方法：

按照水平方向布线，垂直方向电容按照最小设计规则放置，缩小地端线网“G”线所在水平行单位电容间的距离，增大信号端线网“S”线所在水平行单位电容间的距离；

(4)确定单位电容布线方式：

地端线网“G”线和信号端线网“S”线在水平方向上分别由不同的侧面引出，且各行间的通道距离按照通道中“S”线的数目及最小设计规则决定，通道距离按照靠近中心行逐渐递减。

本发明的有益效果是：本方法有效减少了对于金属布线层数的限制，降低了对半导体工艺的要求，减小了信号耦合，提高了电路的线性性能以及ADC的精度性能；布线效果适用于开发自动布局布线EDA算法；利用本发明完成电容阵列布局布线，

附图说明

图1为逐次比较SAR ADC的电容阵列原理图；

图2为现有的螺旋式共用中心电容阵列布局图；

图3为现有的螺旋式布局法对信号耦合规则的违反示意图；

图4为本发明的双绞式共用中心电容阵列布局调整方法；

图5为本发明的双绞式共用中心电容阵列布线方法；

图6为本发明的双绞式共用中心电容阵列16行4列布局图；

图7为本发明的双绞式共用中心电容阵列4行16列布局图；

图8电容失配率m估算原理图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

为了解决现有的螺旋式共用中心电容阵列线性关系不好以及ADC精度性能不高的问题，本发明提供了一种双绞式共用中心电容阵列，该电容阵列为n＝2^(M+N)个单位电容组成的2^M行2^N列电容阵列，以单位电容阵列的共用中心为原点，原点处对应通道为水平通道0，单位电容以水平通道0为对称线呈双绞式对称布局，若干个单位电容组成一个有效位电容，有效位电容包括上极板和下级板，其中，上级板为平直线，连接地端线网“G”线，下级板为弧线，连接信号端线网“S”线，偶数位水平通道布线连接有效位电容的上极板；奇数位水平通道布线连接有效位电容的下极板。

基于此电容阵列，本发明提供了一种双绞式共用中心电容阵列版图设计方法，包括以下步骤：

(1)确定电容阵列的行数和列数：

根据版图空间大小，对于M+Nbits的sub-DAC来说，包括n＝2^(M+N)个单位电容组成的电容阵列，电容阵列的行数是2^M，电容阵列的列数是2^N。

其中，图4为M＝3,N＝3的电容阵列布局图；图6为M＝4,N＝2的电容阵列布局图；图7为M＝2,N＝4的电容阵列布局图，即分别为8行8列，16行4列，4行16列三种情况下的电容阵列布局图。

(2)确定单位电容布局方法：

以单位电容阵列的共用中心为原点，原点处对应通道为水平通道0，以原点为对称的上、下通道分别记为正、负通道；从靠近共用中心的原点处的行开始，依次将有效位电容按照升序排列布局；组成有效位电容的单位电容以水平通道0为对称线呈双绞式对称布局。

最初始的单位电容放置在共用中心的原点处，其后布局顺序按照有效位电容C_i-1先于C_i进行。首先放置靠近共用中心的行，当靠近共用中心的行被填满时，才启用远离共用中心的行，具体操作步骤为：

(21)以单位电容阵列的共用中心为原点，原点处对应通道为水平通道0，以原点为对称的上、下行通道分别记为正、负通道，即通道1，2…，通道-1，-2…，如图4所示；

(22)从靠近共用中心的原点处的行开始，依次将有效位电容按照升序排列布局，有效位电容C_i-1先于C_i；

(23)组成有效位电容的单位电容以水平通道0为对称线呈双绞式对称布局，即单位电容在正负行数内对称各放置1/2；

例如，图4所示8行8列布局图，有效位电容C3共由4个单位电容组成，在第1行和第-1行各放置2个；而有效位电容C4由8个单位电容组成，因优先级高于C5，故每4个单位电容自动填充在在第1行和第-1行的空余位置，形成双绞式排列；同理，图6所示的16行4列布局图，有效位电容C3形成双绞式排列；图7所示的4行16列布局图，有效位电容C5形成双绞式排列。

(3)调整单位电容布局方法：

按照水平方向布线，垂直方向电容按照最小设计规则放置，缩小地端线网“G”线所在水平行单位电容间的距离，增大信号端线网“S”线所在水平行单位电容间的距离。

将单位电容按照图4布局后，继续考虑调整布局，达到适合布线的结构。如图5所示，本发明只考虑使用水平方向布线，故垂直方向电容按照最小设计规则(Design Rule)放置。在水平方向，存在两种信号线，分别是地端线网“G”线和信号端线网“S”线。以图中黑点为原点，由于不同编号电容的地端网络可以共享，故缩小地端线网“G”线所在水平行单位电容间的距离，即缩小偶数位水平行间距离。同时也增大信号端线网“S”线所在水平行单位电容间的距离，即增宽奇数位水平行间距离。

(4)确定单位电容布线方式：

地端线网“G”线和信号端线网“S”线在水平方向上分别由不同的侧面引出，且各行间的通道距离按照通道中“S”线的数目及最小设计规则决定，通道距离按照靠近中心行逐渐递减。

偶数位位水平通道用于地端线网布线“G”线，故行间距只用考虑1条布线网络，电容输出端可以互相接触，故偶数位位水平通道间距按照设计规则中的电容层最小间距设置；

奇数位位水平通道中，第1行和第-1行所需距离最大，且距离大小相等，所需布线数目等于M+2条，故奇数位位水平通道间距按照放置M+2条金属走线的间距设置。

如图4所示，8行8列布局图，M为3，奇数位位水平通道间距按照放置5条金属走线设置；如图6所示，按照放置4条金属走线设置；如图7所示，按照放置6条金属走线设置。

如图5所示，为完成布局及布线后的双绞式共用中心电容阵列布局示意图。偶数位水平行的地端线网布线“G”线在图中由右方引出，奇数位水平行的信号端线网“S”线在图中由左方引出。图中奇数位水平行的间距按照通道中”S”线的数目及最小设计规则决定，故行间距按照靠近中心行(1和-1行)逐渐递减。地端线网“G”线和信号端线网“S”线并不存在交叉点，故天然满足信号耦合规则，减少了来自布线引起的寄生电容。

如图8所示，按照双绞式共用中心电容阵列布局，其来自工艺角梯度变化引起的单位电容失配的具体估算方法如下：

对n个电容，理论上，其电容值按照比率：C₁：C₂…C_n，实际制造后，受工艺角影响，实际电容值比率为：C′₁：C′₂…C′_n，定义电容失配率为m，则m可以表示为：

式中，m包括所有电容的失配率，并取其中最大值。

具体解释以一对电容和为例，如图8所示，4个单位电容分别为C_1a、C_1b、C_2a和C_2b，其中电容C₁由单位电容C_1a和C_1b组成，电容C₂由单位电容C_2a和C_2b组成。四个单位电容距离中心原点0距离相等，C₁和C₂的电容值理论比率为1：1。实际制造后，氧化层厚度沿角度θ方向分布，具有线性梯度α，因此，距离原点0的单位电容氧化层厚度t₀可以分别表示为：

t′_1a＝t₀+αwcosθ+αhsinθ

t′_1t＝t₀-αwcosθ-αhsinθ

t′_2a＝t₀-αwcosθ+αhsinθ

t′_2b＝t₀+αwcosθ-αhsinθ

因此，实际的电容值C′₁和C′₂可以由实际的单位电容值C′_1a、C′_1b、C′_2a和C′_2b推导出来：

式中，ε为介电常数，A是单位电容的面积。由此，C₁和C₂之间的电容值失配率m可以推导为：

分别比较螺旋式共用中心电容阵列布局法和双绞式共用中心电容阵列布局法的电容值失配率m，其推导值近乎一致。

本发明的技术效果：

对比于现有的螺旋式，本发明在不影响电容值失配率m性能的情况下，减少了布线网络的交叉，符合信号耦合规则，提高了电路的线性性能。

按照电容个数为C₁…C_n的前提下，即便n值趋近于一个较大数值，本发明只需要两层金属层用于布线(通常M1、M2)。而现有的方案则需求n-3层金属层用于布线。本发明有效减少了对于金属布线层数的限制，降低了对半导体工艺的要求。

本发明的布线效果适用于开发自动布局布线EDA算法，而现有的方案只适用于人工手动布线。

该双绞式共用中心电容阵列适用于所有的具有电容阵列原理图的电路。如较为常用的逐次比较ADC电路，带有开关电容阵列做为闭环的可调增益放大器(PGA)电路，带有动态滤波效果的陷波滤波器(Notch Filter)电路等。

利用本发明完成电容阵列布局布线，可减小信号耦合，有效提高以上电路的线性性能。而利用现有的技术手段(螺旋式)，电路的线性性能会下降。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种双绞式共用中心电容阵列，其特征在于，该电容阵列为n＝2^(M+N)个单位电容组成的2^M行2^N列电容阵列，以单位电容阵列的共用中心为原点，原点处对应通道为水平通道0，单位电容以水平通道0为对称线呈双绞式对称布局，若干个单位电容组成一个有效位电容，有效位电容包括上极板和下级板，上级板连接地端线网“G”线，下级板连接信号端线网“S”线，偶数位水平通道布线连接有效位电容的上极板；奇数位水平通道布线连接有效位电容的下极板。

2.根据权利要求1所述的双绞式共用中心电容阵列，其特征在于，上级板为平直线；下级板为弧线。

3.一种逐次比较ADC电路，其特征在于，包括权利要求1或2所述的双绞式共用中心电容阵列。

4.一种可调增益放大器电路，其特征在于，包括权利要求1或2所述的双绞式共用中心电容阵列。

5.一种陷波滤波器电路，其特征在于，包括权利要求1或2所述的双绞式共用中心电容阵列。

6.一种双绞式共用中心电容阵列版图设计方法，包括n＝2^(M+N)个单位电容组成的电容阵列，若干个单位电容组成一个有效位电容，有效位电容包括上极板和下级板，其特征在于，所述电容阵列版图设计方法包括以下步骤：

(1)确定电容阵列的行数和列数：

根据版图空间大小，确定电容阵列的行数是2^M，电容阵列的列数是2^N；

(2)确定单位电容布局方法：

以单位电容阵列的共用中心为原点，原点处对应通道为水平通道0，以原点为对称的上、下通道分别记为正、负通道；从靠近共用中心的原点处的行开始，依次将有效位电容按照升序排列布局；组成有效位电容的单位电容以水平通道0为对称线呈双绞式对称布局；

(3)调整单位电容布局方法：

按照水平方向布线，垂直方向电容按照最小设计规则放置，缩小地端线网“G”线所在水平行单位电容间的距离，增大信号端线网“S”线所在水平行单位电容间的距离；

(4)确定单位电容布线方式：

地端线网“G”线和信号端线网“S”线在水平方向上分别由不同的侧面引出，且各行间的通道距离按照通道中“S”线的数目及最小设计规则决定，通道距离按照靠近中心行逐渐递减。