CN208460010U - 管脚可复用的芯片及电路、虚拟币挖矿机和计算机服务器 - Google Patents

Abstract

本实用新型涉及电子技术领域，尤其涉及一种管脚可复用的芯片及电路、虚拟币挖矿机和计算机服务器。所述芯片包括配置管脚，被配置为第一电平或者第二电平；配置管脚被配置为第一电平时第一管脚区中信号管脚的功能与配置管脚被配置为第二电平时第二管脚区中信号管脚的功能对应，配置管脚被配置为第二电平时第一管脚区中信号管脚的功能与配置管脚被配置为第一电平时第二管脚区中信号管脚的功能对应；第一管脚区的管脚位于芯片的第一侧边，第二管脚区的管脚位于芯片的第二侧边，第一侧边和第二侧边相对。由此实现管脚的功能复用，能够实现单层基板的多个芯片串联连接走线时不交叉且芯片间的连线距离变短，使布线更为合理。

Description

管脚可复用的芯片及电路、虚拟币挖矿机和计算机服务器

技术领域

本实用新型涉及电子技术领域，尤其涉及一种芯片及电路、虚拟币挖矿机和计算机服务器。

背景技术

随着需要处理的数据量增多、难度增大，急需提高算力、降低成本。为了提高算力，运算板上放置的芯片数量越来越多，导致发热量大。采用单层基板的运算板是提高整体算力、降低成本、提高散热效果的一种方式。

对于同一种芯片，在单层基板的运算板的多个芯片之间串联时，若多个芯片呈阵列型排列，芯片之间的连线较长且容易出现交叉。

因此，需要使单层基板的多个芯片串联时能够合理布线的方案。

发明内容

有鉴于此，本实用新型提出了一种芯片及电路、虚拟币挖矿机和计算机服务器，实现了单层基板的多个芯片串联时能够合理布线。

根据本实用新型的一方面，提供了一种芯片包括：配置管脚、第一管脚区、第二管脚区；

所述配置管脚，被配置为第一电平或者第二电平；

配置管脚被配置为第一电平时第一管脚区中信号管脚的功能与配置管脚被配置为第二电平时第二管脚区中信号管脚的功能对应，配置管脚被配置为第二电平时第一管脚区中信号管脚的功能与配置管脚被配置为第一电平时第二管脚区中信号管脚的功能对应；

所述第一管脚区的管脚位于芯片的第一侧边，所述第二管脚区的管脚位于芯片的第二侧边，所述第一侧边和所述第二侧边相对。

在一种可能的实现方式中，配置管脚被配置为第一电平时第一管脚区中的信号管脚与配置管脚被配置为第二电平时第二管脚区中的信号管脚功能相同且顺序相反；

配置管脚被配置为第二电平时第一管脚区中的信号管脚与配置管脚被配置为第一电平时第二管脚区中的信号管脚功能相同且顺序相反。

在一种可能的实现方式中，所述第一管脚区和第二管脚区各自包括N个信号管脚，

所述第一管脚区的第i个信号管脚的功能在配置管脚被配置为第一电平时，与第二管脚区的第N-i+1个信号管脚在配置管脚被配置为第二电平时相同；

所述第一管脚区的第i个信号管脚的功能在配置管脚被配置为第二电平时，与第二管脚区的第N-i+1个信号管脚在配置管脚被配置为第一电平时相同；

其中，N表示信号管脚的数量，N为正整数，i表示信号管脚的序号，i为正整数、且i≤N。

在一种可能的实现方式中，在配置管脚被配置为第一电平时，所述第一管脚区的部分或全部管脚为输入管脚，所述第二管脚区的部分或全部管脚为输出管脚，在配置管脚被配置为第二电平时，所述第一管脚区的部分或全部管脚为输出管脚，所述第二管脚区的部分或全部管脚为输入管脚。

在一种可能的实现方式中，还包括：第一电源管脚和第二电源管脚，全部或部分所述第一电源管脚位于所述芯片的第三侧边，全部或部分所述第二电源管脚位于所述芯片的第四侧边，所述第三侧边与所述第四侧边相对。

在一种可能的实现方式中，所述第一管脚区的相邻信号管脚之间设置有辅助电源管脚或接地管脚，或者，所述第二管脚区的相邻信号管脚之间设置有辅助电源管脚或接地管脚。

根据本实用新型的另一方面，提出了一种电路，所述电路包括上文所述的芯片。

在一种可能的实现方式中，所述芯片呈阵列排布。

在一种可能的实现方式中，第一管脚区所在一侧和第二管脚区所在一侧的连线方向为阵列的行方向，垂直于行方向的方向为列方向，所述芯片以逐行往复的方式串联连接。

在一种可能的实现方式中，阵列的奇数行中芯片的配置管脚被配置为第一电平和第二电平中的一个，阵列的偶数行中芯片的配置管脚被配置为第一电平和第二电平中的另一个。

在一种可能的实现方式中，阵列的每行中芯片串联连接，每行在信号传输方向上的最后一个芯片与下一行中在信号传输方向上的第一个芯片串联连接。

在一种可能的实现方式中，对于同一行中相邻的两个芯片，前一芯片的第二管脚区的第i个信号管脚与后一芯片的第一管脚区的第i个信号管脚连接，其中，i表示信号管脚的序号，i正整数。

在一种可能的实现方式中，每行在信号传输方向上的最后一个芯片中靠近阵列外侧的管脚区的第i个信号管脚，与下一行中在信号传输方向上的第一个芯片的靠近阵列外侧的管脚区的第N-i+1个信号管脚连接，每行在信号传输方向上的最后一个芯片中靠近阵列外侧的管脚区与下一行中在信号传输方向上的第一个芯片的靠近阵列外侧的管脚区同为第一管脚区或第二管脚区，其中，N表示信号管脚的数量，N为正整数，i表示信号管脚的序号，i为正整数、且i≤N。

在一种可能的实现方式中，每行芯片的第一电源管脚并联连接，每一行中各芯片的第二电源管脚分别与同列的下一行芯片的第一电源管脚串联连接。

在一种可能的实现方式中，同一行内芯片的辅助电源管脚并联连接。

根据本实用新型的另一方面，提出了一种虚拟货币挖矿机，包括上文所述的电路。

根据本实用新型的另一方面，提出了一种计算机服务器，包括上文所述的电路。

通过配置管脚被配置为第一电平或第二电平，用来切换第一管脚区和第二管脚区的功能，实现芯片的第一管脚区和第二管脚区的管脚的功能复用，能够实现单层基板的多个芯片串联连接走线时不交叉且芯片间的连线距离变短，使布线更为合理。

根据下面参考附图对示例性实施例的详细说明，本实用新型的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本实用新型的示例性实施例、特征和方面，并且用于解释本实用新型的原理。

图1示出了根据本实用新型一实施例的芯片的结构示意图；

图2示出相关技术中芯片内部双向端口及功能复用的电路结构示意图；

图3示出了包含根据本实用新型实施例的芯片的电路的结构图。

具体实施方式

以下将参考附图详细说明本实用新型的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本实用新型，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本实用新型同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本实用新型的主旨。

图1示出根据本实用新型一实施例的芯片的结构示意图。所述芯片能够应用于各种电子设备中。

如图1所示，该芯片可以包括:

配置管脚（例如图中管脚Config）、第一管脚区（例如图中左侧区域）、第二管脚区（例如图中右侧区域）；

配置管脚，被配置为第一电平或者第二电平；

配置管脚被配置为第一电平时第一管脚区中信号管脚的功能与配置管脚被配置为第二电平时第二管脚区中信号管脚的功能对应，配置管脚被配置为第二电平时第一管脚区中信号管脚的功能与配置管脚被配置为第一电平时第二管脚区中信号管脚的功能对应。

管脚可以为从芯片内部电路引出与外围电路的接线。所有的管脚构成了芯片的接口，可以包括I/O信号管脚、电源管脚、辅助电源管脚、配置管脚、接地管脚等。管脚可以为针式管脚、贴片式管脚等，在此不作限定。

管脚功能也称为管脚定义，是管脚所能够实现的功能或作用，可以包括芯片通过管脚与外部电路/外部设备端口/其它芯片进行电连接时，所实现的芯片与外部电路/外部设备端口/其它芯片之间的指令、数据、信号、功率等的传输和交换等功能。

第一管脚区和第二管脚区可以是芯片上设置有管脚的两个区域，第一管脚区和第二管脚区可分别包括信号管脚，且还可以包括其他类型的管脚，例如配置管脚、电源管脚、接地管脚等。

在一种可能的方式中，第一电平和第二电平中的一者可以为高电平、另一者可以为低电平，本实用新型中高电平（H）可以用1表示、低电平（L）可以用0表示，配置管脚可以被配置为高电平或低电平以切换第一管脚区和第二管脚区的信号管脚的功能。

如图1所示，管脚B_N+1接入高电平VI0，管脚B_N+2作为配置管脚Config。当管脚B_N+2通过导线与管脚B_N+1电连接时，配置管脚Config接入高电平，配置管脚Config被配置为高电平1。

当管脚B_N+2通过导线与接地管脚Vss电连接时，配置管脚Config接入低电平，配置管脚Config被配置为低电平0。这样，通过配置管脚Config接入不同的信号时，配置管脚Config被配置为高电平或低电平。

图2示出相关技术中芯片内部双向端口及功能复用的电路结构示意图；基于类似的电路结构，可以实现通过将配置管脚配置为不同电平，来将一个管脚切换为不同功能。

如图2所示，T1/T1’和Tn/Tn’是三态门，MUX 1和MUX n为复用开关。其中，当E（例如配置管脚config）取值为0时，三态门T1和Tn’导通，复用开关MUX 1的通道1和MUX n的通道1导通，信号Signal_A_1经复用开关MUX 1和三态门T1输出到芯片的管脚A1;外部信号Signal_B_N经芯片的管脚Bn到三态门Tn’和复用开关MUX n输入到芯片内部。当E（例如配置管脚）取值为1时，三态门T1、Tn’为高阻态，三态门T1’、Tn导通，复用开关MUX 1的通道2和MUX n的通道2导通，外部信号Signal_B_1经芯片的管脚A1到三态门T1’和复用开关MUX 1输入到芯片内部;信号Signal_A_1经复用开关MUX n和三态门Tn输出到芯片的管脚B1。从而通过Config的高低配置实现了管脚A1和管脚Bn的功能切换。以上仅仅是一个示例，本实用新型不以任何形式进行限制，只要能够实现管脚功能的切换即可。其中，n表示管脚、三态门或复用开关的序号。

功能对应可表示功能之间有对应关系，例如，配置管脚Config被配置为第一电平时第一管脚区中信号管脚的功能可与配置管脚Config被配置为第二电平时第二管脚区中信号管脚的功能相同，且有一一对应的关系，排列的顺序可以相同或不同。

本实用新型实施例通过配置管脚被配置为第一电平或第二电平，用来切换第一管脚区和第二管脚区的功能，实现芯片的第一管脚区和第二管脚区的管脚的功能复用，能够实现单层基板的多个芯片串联（尤其是芯片呈阵列方式排布并串联）时走线不交叉且走线距离较短，使布线更为合理。

在一种可能的实现方式中，配置管脚被配置为第一电平时第一管脚区中的信号管脚与配置管脚被配置为第二电平时第二管脚区中的信号管脚功能相同且顺序相反；配置管脚被配置为第二电平时第一管脚区中的信号管脚与配置管脚被配置为第一电平时第二管脚区中的信号管脚功能相同且顺序相反。

举例来说，所述第一管脚区和第二管脚区可各自包括N个信号管脚，其中，N表示信号管脚的数量，N为正整数。所述第一管脚区的第i个信号管脚的功能在配置管脚被配置为第一电平时，与第二管脚区的第N-i+1个信号管脚在配置管脚被配置为第二电平时相同；所述第一管脚区的第i个信号管脚的功能在配置管脚被配置为第二电平时，与第二管脚区的第N-i+1个信号管脚在配置管脚被配置为第一电平时相同；其中，i表示信号管脚的序号，i为正整数、且i≤N。

例如，参见表1和图1，当配置管脚Config被配置为第一电平（低电平L或者高电平H）时第一管脚区的信号管脚[B_1：B_N]的功能依次为输入（或输出）信号[Signal_B_1：Signal_B_N]，而配置管脚Config被配置为第二电平（高电平H或者低电平L）时第二管脚区的信号管脚[A_1：A_N]的功能依次为输入（或输出）信号[Signal_B_N：Signal_B_1]，即功能相同但顺序相反。具体地，配置管脚Config被配置为第一电平时信号管脚B_1的功能与配置管脚Config被配置为第二电平时信号管脚A_N的功能相同，配置管脚Config被配置为第一电平时信号管脚B_2的功能与配置管脚Config被配置为第二电平时信号管脚A_N-1的功能相同，以此类推。

同样的，当配置管脚Config被配置为第一电平（低电平L或者高电平H）时第二管脚区的信号管脚[A_1：A_N]的功能依次为输出（或输入）信号[Signal_A_1：Signal_A_N]，配置管脚Config被配置为第二电平（高电平H或者低电平L）时第一管脚区的信号管脚[B_1：B_N]的功能依次为输出（或输入）信号[Signal_A_N：Signal_A_1]，即功能相同但顺序相反。具体地，当配置管脚Config被配置为第一电平时，信号管脚A_1的功能与配置管脚Config被配置为第二电平时信号管脚B_N的功能相同，当配置管脚Config被配置为第一电平时，信号管脚A_2的功能与配置管脚Config被配置为第二电平时信号管脚B_N-1的功能相同，以此类推。

在一个示例中，当配置管脚Config被配置为第一电平或第二电平时，第一管脚区中的某个信号管脚（例如第i个信号管脚B_i）可以与第二管脚区相同顺序的信号管脚(例如第i个信号管脚A_i)具有匹配关系，例如，管脚B_i为第i位信号（例如Signal_B_i）的输入，管脚A_i为第i位信号（例如Signal_A_i）的输出。当配置管脚Config被配置为第一电平（低电平L或者高电平H）时，第一管脚区的信号管脚[B_1：B_N]依次输入（或输出）[Signal_B_1：Signal_B_N]，第二管脚区的信号管脚[A_1：A_N]依次输出（或输入）[Signal_A_1：Signal_A_N]；而当配置管脚Config被配置为第二电平，第一管脚区和第二管脚区的信号管脚功能切换，即第一管脚区的信号管脚[B_1：B_N]依次输出（或输入）[Signal_A_N：Signal_A_1]，第二管脚区的信号管脚[A_1：A_N]依次为输入（或输出）[Signal_B_N：Signal_B_1]。由此可便于实现芯片之间的串列，且走线较短、不交叉。

表 1

上述仅仅是一个示例，不以任何方式限制本实用新型，例如，以上顺序也可以不是完全相反的，可以是部分相同，部分相反，或者其他顺序排列，只要能够实现芯片之间的合理布线即可。

由此，在单层基板的多个芯片串联时，可以缩短走线长度，避免交叉，使布线更为合理。

在一种可能的实现方式中，第一管脚区和第二管脚区的信号管脚可以为I/O（input/output，输入/输出）管脚。其中，I/O管脚为芯片的输入/输出管脚，是用来与外部设备、其它芯片进行指令传输和/或数据交换的端口。

在一种可能的实现方式中，在配置管脚被配置为第一电平时，所述第一管脚区的部分或全部管脚为输入管脚，所述第二管脚区的部分或全部管脚为输出管脚，在配置管脚被配置为第二电平时，所述第一管脚区的部分或全部管脚为输出管脚，所述第二管脚区的部分或全部管脚为输入管脚。

第一、第二管脚区中信号管脚的具体功能可根据实际需要设置，在此不做限制。

举例来说，在配置管脚被配置为第一电平（低电平L或者高电平H）时，可以将第一管脚区的信号管脚[B_1：B_3]（第一管脚区的部分管脚）配置为输入管脚，输入信号为[Signal_B_1：Signal_B_3]；第二管脚区的信号管脚[A_1：A_3]（第二管脚区的部分管脚）配置为输出管脚，输出信号为[Signal_A_1：Signal_A_3]；将第一管脚区的信号管脚[B_4：B_N]配置为输出管脚，输出信号为[Signal_A_N-3：Signal_A_1]；第二管脚区的信号管脚[A_4：A_N]配置为输入管脚，输入信号为[Signal_B_N-3：Signal_B_1]。在配置管脚被配置为第二电平（高电平H或者低电平L）时，可交换第一管脚区和第二管脚区上述信号管脚的功能。

在一种可能的实现方式中，第一管脚区的管脚位于芯片的第一侧边，所述第二管脚区的管脚位于芯片的第二侧边，所述第一侧边与所述第二侧边相对。

举例来说，如图1所示，第一管脚区的管脚位于芯片的左侧边（第一侧边），第二管脚区的管脚位于芯片的右侧边（第二侧边）。当然，第一管脚区的管脚还可以位于芯片的右侧边（第一侧边），第二管脚区的管脚位于芯片的左侧边（第二侧边），至于第一管脚区和第二管脚区的管脚的具体位置可以根据实际需要进行设置，在此不作限定。

将第一、第二管脚区设置在芯片的相对两个侧边，使得芯片串联时，尤其是成阵列串联时，配合配置管脚的使用，能够缩短走线且实现走线不交叉。

在一种可能的实现方式中，芯片还可包括第一电源管脚和第二电源管脚，全部或部分所述第一电源管脚位于所述芯片的第三侧边，全部或部分所述所述第二电源管脚位于所述芯片的第四侧边，所述第三侧边与所述第四侧边相对。

第一电源管脚和第二电源管脚可以分别为电源管脚和接地管脚，或者分别为高电源管脚和低电源管脚，可以根据需要进行设置。第三侧边和第四侧边可以是不同于上述第一侧边和第二侧边的两个侧边。例如，如果第一侧边和第二侧边是左右侧边，第三侧边和第四侧边可以是上下侧边。这里不限制第一电源管脚和第二电源管脚的数量。

举例来说，如图1所示，芯片可以包括位于芯片的上侧边（第三侧边）的第一电源管脚Vcore和位于芯片的下侧边（第四侧边）的第二电源管脚Vss。当然，第一电源管脚Vcore还可以位于芯片的下侧边（第三侧边），第二电源管脚Vss可以位于芯片的上侧边（第四侧边），在此不作限定，只要第一电源管脚Vcore和第二电源管脚Vss位于芯片的相对的第三侧边和第四侧边即可。通过这种方式，在多芯片串联，尤其是呈阵列排布且串联时，能够实现芯片之间的串并联供电，且电源走线不交叉。

在一种可能的实现方式中，所述第一管脚区的相邻信号管脚之间设置有辅助电源管脚或接地管脚，或者，所述第二管脚区的相邻信号管脚之间设置有辅助电源管脚或接地管脚。

换言之，在第一管脚区和/或第二管脚区中，某一些相邻的信号管脚之间可以设置有辅助电源管脚或者接地管脚。

举例来说，如图1所示，芯片的左侧和右侧的管脚区还可以包括N个信号管脚以外的管脚，如图1所示的管脚B_N+1、管脚B_N+2、管脚A_N+1、管脚A_N+2等。其中，辅助电源管脚B_N+1还可以位于第一管脚区的任意相邻两个信号管脚之间，例如，管脚B_N+1设置在管脚B_1和管脚B_2之间，或管脚B_2和管脚B_3之间…或管脚B_i和管脚B_i+1之间。可以在第一管脚区的任意两个相邻信号管脚之间设置一个或多个辅助电源管脚，也可以在两个以上的相邻的信号管脚之间设置一个或多个辅助电源管脚。同理，辅助电源管脚A_N+1可以设置在第二管脚区的任意两个或两个以上的相邻的信号管脚之间。第一管脚区或第二管脚区的相邻信号管脚之间还可以设置有接地管脚，可根据需要灵活设置，在此不作一一限定。

本实用新型实施例，还提出一种包括上述芯片的电路，例如运算电路。

该电路可包括多个上述芯片，多个芯片可成阵列排布，阵列可以是矩形或类似矩形的形状（例如矩形各行或各列之间可以长度不等）。

在一种可能的实现方式中，第一管脚区所在一侧和第二管脚区所在一侧的连线方向为阵列的行方向，垂直于行方向的方向为列方向，所述芯片以逐行往复的方式串联连接。例如，阵列的每行中芯片串联连接，每行在信号传输方向上的最后一个芯片与下一行中在信号传输方向上的第一个芯片串联连接。其中，信号传输方向可以是信号流的方向，例如从输入到输出的方向。

逐行往复，可形成类似“S”形的串列结构，这种串联结构配合配置管脚的使用，可实现阵列排布的多个芯片之间走线缩短且不交叉。

在一种可能的实现方式中，阵列的奇数行中芯片的配置管脚被配置为第一电平和第二电平中的一个，阵列的偶数行中芯片的配置管脚被配置为第一电平和第二电平中的另一个。

以图3为例进行举例说明。图3示出了包含根据本实用新型实施例的芯片的电路的结构图。

如图3所示，多个芯片构成阵列，可以将第二管脚区的信号管脚[A_1：A_N]所在一侧与第一管脚区的信号管脚[B_1：B_N]所在的一侧的信号连线方向作为阵列的行方向（也就是如图3中所示的水平方向为行方向），垂直于行方向的方向为列方向（也就是如图3中所述的竖直方向为列方向）。

信号传输方向为从第一行左侧第一个芯片输入，则第一行芯片从左侧第一个芯片开始依次串联至最后一个芯片（右侧第一个芯片），第一行信号传输方向上的该最后一个芯片与第二行右侧第一个芯片串联，第二行芯片从右到左依次串联直至第二行左侧第一个芯片，如此逐行往复地串联，形成“S”形的串联结构。

其中，阵列中奇数行（第1、3、5、7……行）芯片的配置管脚被配置为第一电平（例如低电平），偶数行（第2、4、6、8……行）芯片的配置管脚被配置为第二电平（例如高电平）。

由于第一行中最后一列的芯片和第二行中最后一列的芯片的配置管脚被配置的电平不同，第一行中最后一列的芯片和第二行中最后一列的芯片的信号管脚[A_1：A_N]的管脚功能不同，例如第一行最后一列的芯片的信号管脚[A_1：A_N]为输出管脚，第二行最后一列芯片的信号管脚[A_1：A_N]为输入管脚，由此，可以如图3所示直接进行串联，走线较短且不交叉。而相关技术中，阵列中所有芯片的管脚布置方式相同，这样，第一行最后一列的芯片的信号管脚[A_1：A_N]如为输出管脚，只能与第二行最后一列芯片的左侧的输入信号管脚[B_1：B_N]连接，拉长了走线且难以避免走线交叉。

在一种可能的实现方式中，阵列的每行中芯片串联连接，对于同一行中相邻的两个芯片，前一芯片的第二管脚区的第i个管脚与后一芯片的第一管脚区的第i个管脚连接。对于同一芯片，其第一管脚区中的第i个管脚的功能可以与相对侧的第二管脚区中相同顺序的第i个管脚的功能相匹配的，例如一个是输入管脚，一个是相应信号的输出管脚，或同为辅助电源管脚等等，使得同一行中相邻芯片串联时，管脚可以顺序连接，避免走线交叉。

在一种可能的实现方式中，每行在信号传输方向上的最后一个芯片中靠近阵列外侧的管脚区的第i个信号管脚，与下一行中在信号传输方向上的第一个芯片的靠近阵列外侧的管脚区的第N-i+1个信号管脚连接，每行在信号传输方向上的最后一个芯片中靠近阵列外侧的管脚区与下一行中在信号传输方向上的第一个芯片的靠近阵列外侧的管脚区同为第一管脚区或第二管脚区，由此避免阵列中行与行之间芯片串联时的走线交叉。

参见如图3所示的示例，可以将第一行、第三行…奇数行芯片的管脚B_N+2通过导线与接地管脚Vss电连接，配置管脚Config接入低电平，配置管脚Config被配置为低电平L，由表1可知，奇数行的芯片的第一管脚区的信号管脚[B_1：B_N]依次输入信号Signal_B_1～Signal_B_N，第二管脚区的信号管脚[A_1：A_N]依次输出信号Signal_A_1～Signal_A_N，参见表2：

表 2

Pin	Function 1
		A1	Signal_A_1
A2	Signal_A_2
		A3	Signal_A_3
…	…
		A_N-2	Signal_A_N-2
A_N-1	Signal_A_N-1
		A_N	Signal_A_N
B_1	Signal_B_1
		B_2	Signal_B_2
B_3	Signal_B_3
		…	…
B_N-2	Signal_B_N-2
		B_N-1	Signal_B_N-1
B_N	Signal_B_N

将第二行、第四行…偶数行芯片的管脚B_N+2通过导线与管脚B_N+1电连接，配置管脚Config接入高电平，配置管脚Config被配置为高电平H，由表1可知，偶数行的芯片的第一管脚区的信号管脚[B_1：B_N]依次输出信号Signal_A_N～Signal_A_1和第二管脚区的信号管脚[A_1：A_N]依次输入信号Signal_B_N～Signal_B_1，参见表3：

表 3

Pin	Function 2
		A1	Signal_B_N
A2	Signal_B_N-1
		A3	Signal_B_N-2
…	…
		A_N-2	Signal_B_3
A_N-1	Signal_B_2
		A_N	Signal_B_1
B_1	Signal_A_N
		B_2	Signal_A_N-1
B_3	Signal_A_N-2
		…	…
B_N-2	Signal_A_3
		B_N-1	Signal_A_2
B_N	Signal_A_1

如图3所示，根据两个芯片之间的第一管脚区的信号管脚[B_1：B_N]和第二管脚区的信号管脚[A_1：A_N]的I/O管脚的信号的连接关系： Signal_A_1＜－＞Signal_B_1，Signal_A_2＜－＞Signal_B_2，Signal_A_3＜－＞Signal_B_3，……Signal_A_i＜－＞Signal_B_i，将阵列的每行中相邻的两芯片之间的第一管脚区的信号管脚[B_1：B_N]和第二管脚区的信号管脚[A_1：A_N]的各个管脚相串联。例如，第一行的第一个芯片的（相邻两芯片的前一芯片）的第二管脚区的信号管脚[A_1：A_N]的第1个管脚A_1和第一行的第二个芯片（相邻两芯片的后一芯片）的第一管脚区的信号管脚[B_1：B_N]的第1个管脚B_1相串联，第一行的第一个芯片的第二管脚区的信号管脚[A_1：A_N]的第2个管脚A_2和第一行的第二个芯片的第一管脚区的信号管脚[B_1：B_N]的第2个管脚B_2相串联……第一行的第一个芯片的第二管脚区的信号管脚[A_1：A_N]的第N个管脚A_N和第一行的第二个芯片的第一管脚区的信号管脚[B_1：B_N]的第N个管脚B_N相串联。

第一行的右侧最后一个芯片（第一行在信号传输方向上的最后一个芯片）的第二管脚区的信号管脚[A_1：A_N]（靠近阵列外侧的管脚区）的第1个管脚A_1与第二行的右侧最后一个芯片（在信号传输方向上的第一个芯片）的第二管脚区的信号管脚[A_1：A_N]（靠近阵列外侧的管脚区）的第N个管脚A_N相串联，以此类推，将第一行的最后一个芯片的第二管脚区的信号管脚[A_1：A_N]的第2个管脚A_2与第二行的最后一个芯片的第二管脚区的信号管脚[A_1：A_N]的第N-1个管脚A_N-1相串联…将第一行的最后一个芯片的第二管脚区的信号管脚[A_1：A_N]的第N个管脚A_N与第二行的最后一个芯片的第二管脚区的信号管脚[A_1：A_N]的第1个管脚A_1相串联。

同理，第二行的左侧第一个芯片（第二行在信号传输方向上的最后一个芯片）与第三行左侧第一个芯片（第三行在信号传输方向上的第一个芯片）也可以按照这种方式连接。

图3中用虚线表示了阵列中省略未画出的芯片及其连接关系。

在一种可能的实现方式中，每行芯片的第一电源管脚并联连接，每一行中各芯片的第二电源管脚分别与同列的下一行芯片的第一电源管脚串联连接。

举例来说，如图3所示，每一行中芯片的第一电源管脚Vcore并联连接，第一列第一行的芯片的第二电源管脚Vss与第一列第二行的芯片的第一电源管脚Vcore相串联、第二列第一行的芯片的第二电源管脚Vss与第二列第二行的芯片的第一电源管脚Vcore相串联，以此类推，实现了阵列中芯片之间的供电。

在一种可能的实现方式中，同一行内芯片的辅助电源管脚并联连接。其中，如上文所述，辅助电源管脚可以设置在芯片的第一管脚区中相邻的信号管脚之间，或者第二管脚区中相邻的信号管脚之间，也可以设置在第一管脚区中所有信号管脚之上或之下，或者第二管脚区中所有信号管脚之上或之下。

如图3所示，当配置管脚Config配置为低电平L时，配置管脚Config（管脚B_N+2）接第二电源管脚Vss，同行中相邻的两芯片之间辅助电源管脚A_N+1和辅助电源管脚B_N+1连接且电位相同，即并联连接。当配置管脚Config配置为高电平H时，第一管脚区的辅助电源管脚B_N+1和管脚B_N+2电连接，同行中的辅助电源管脚B_N+1均接高电平。辅助电源管脚可以仅在同行芯片之间连接，不参与行与行之间的连接，不会导致走线交叉。

本实用新型实施例还提出一种虚拟货币挖矿机，包括如上所述的电路。

本实用新型实施例还提出一种计算机服务，包括如上所述的电路。

以上已经描述了本实用新型的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (17)

1.一种芯片，其特征在于，包括：配置管脚、第一管脚区、第二管脚区；

所述配置管脚，被配置为第一电平或者第二电平；

配置管脚被配置为第一电平时第一管脚区中信号管脚的功能与配置管脚被配置为第二电平时第二管脚区中信号管脚的功能对应，配置管脚被配置为第二电平时第一管脚区中信号管脚的功能与配置管脚被配置为第一电平时第二管脚区中信号管脚的功能对应；

所述第一管脚区的管脚位于芯片的第一侧边，所述第二管脚区的管脚位于芯片的第二侧边，所述第一侧边和所述第二侧边相对。

2.根据权利要求1所述的芯片，其特征在于，

配置管脚被配置为第一电平时第一管脚区中的信号管脚与配置管脚被配置为第二电平时第二管脚区中的信号管脚功能相同且顺序相反；

配置管脚被配置为第二电平时第一管脚区中的信号管脚与配置管脚被配置为第一电平时第二管脚区中的信号管脚功能相同且顺序相反。

3.根据权利要求1所述的芯片，其特征在于，所述第一管脚区和第二管脚区各自包括N个信号管脚，

所述第一管脚区的第i个信号管脚的功能在配置管脚被配置为第一电平时，与第二管脚区的第N-i+1个信号管脚在配置管脚被配置为第二电平时相同；

所述第一管脚区的第i个信号管脚的功能在配置管脚被配置为第二电平时，与第二管脚区的第N-i+1个信号管脚在配置管脚被配置为第一电平时相同；

其中，N表示信号管脚的数量，N为正整数，i表示信号管脚的序号，i为正整数、且i≤N。

4.根据权利要求1所述的芯片，其特征在于，在配置管脚被配置为第一电平时，所述第一管脚区的部分或全部管脚为输入管脚，所述第二管脚区的部分或全部管脚为输出管脚，在配置管脚被配置为第二电平时，所述第一管脚区的部分或全部管脚为输出管脚，所述第二管脚区的部分或全部管脚为输入管脚。

5.根据权利要求1所述的芯片，其特征在于，还包括：第一电源管脚和第二电源管脚，全部或部分所述第一电源管脚位于所述芯片的第三侧边，全部或部分所述第二电源管脚位于所述芯片的第四侧边，所述第三侧边与所述第四侧边相对。

6.根据权利要求1所述的芯片，其特征在于，所述第一管脚区的相邻信号管脚之间设置有辅助电源管脚或接地管脚，或者，所述第二管脚区的相邻信号管脚之间设置有辅助电源管脚或接地管脚。

7.一种电路，其特征在于，所述电路包括根据权利要求1至6任一项所述的芯片。

8.根据权利要求7所述的电路，其特征在于，所述芯片呈阵列排布。

9.根据权利要求8所述的电路，其特征在于，第一管脚区所在一侧和第二管脚区所在一侧的连线方向为阵列的行方向，垂直于行方向的方向为列方向，所述芯片以逐行往复的方式串联连接。

10.根据权利要求8或9所述的电路，其特征在于，阵列的奇数行中芯片的配置管脚被配置为第一电平和第二电平中的一个，阵列的偶数行中芯片的配置管脚被配置为第一电平和第二电平中的另一个。

11.根据权利要求8或9所述的电路，其特征在于，阵列的每行中芯片串联连接，每行在信号传输方向上的最后一个芯片与下一行中在信号传输方向上的第一个芯片串联连接。

12.根据权利要求8或9所述的电路，其特征在于，对于同一行中相邻的两个芯片，前一芯片的第二管脚区的第i个信号管脚与后一芯片的第一管脚区的第i个信号管脚连接，其中，i表示信号管脚的序号，i为正整数。

13.根据权利要求8或9所述的电路，其特征在于，每行在信号传输方向上的最后一个芯片中靠近阵列外侧的管脚区的第i个信号管脚，与下一行中在信号传输方向上的第一个芯片的靠近阵列外侧的管脚区的第N-i+1个信号管脚连接，每行在信号传输方向上的最后一个芯片中靠近阵列外侧的管脚区与下一行中在信号传输方向上的第一个芯片的靠近阵列外侧的管脚区同为第一管脚区或第二管脚区，其中，N表示信号管脚的数量，N为正整数，i表示信号管脚的序号，i为正整数、且i≤N。

14.根据权利要求8或9所述的电路，其特征在于，每行芯片的第一电源管脚并联连接，每一行中各芯片的第二电源管脚分别与同列的下一行芯片的第一电源管脚串联连接。

15.根据权利要求8或9所述的电路，其特征在于，同一行内芯片的辅助电源管脚并联连接。

16.一种虚拟货币挖矿机，其特征在于，包括如权利要求7至15任一项所述的电路。

17.一种计算机服务器，其特征在于，包括如权利要求7至15任一项所述的电路。