CN101097913A - 电容阵列、电容与电容阵列布局方法 - Google Patents

电容阵列、电容与电容阵列布局方法 Download PDF

Info

Publication number
CN101097913A
CN101097913A CN200710107732.0A CN200710107732A CN101097913A CN 101097913 A CN101097913 A CN 101097913A CN 200710107732 A CN200710107732 A CN 200710107732A CN 101097913 A CN101097913 A CN 101097913A
Authority
CN
China
Prior art keywords
capacitor array
electric capacity
battery lead
capacitor
coiling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710107732.0A
Other languages
English (en)
Other versions
CN101097913B (zh
Inventor
陈弘易
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101097913A publication Critical patent/CN101097913A/zh
Application granted granted Critical
Publication of CN101097913B publication Critical patent/CN101097913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种电容阵列，其包括多个单位电容，每一单位电容具有第一与第二电极板，第一电极板通过第一绕线共同相接，第二电极板则分群并通过第二绕线连接至多个节点，连接至不同节点的第二绕线在电容阵列内彼此没有重叠，连接至同一节点的第二电极板聚集(conglomerate)为一群组且在该群组内并无连接至其它节点的第二电极板。此电容阵列布局可使电容阵列中由绕线产生的寄生电容最小化，使得电容阵列内的各次电容之间的二进制加权的比例关系维持得较为精准，此电容阵列排列也能使系统性或随机性的匹配失衡最小化。

Description

电容阵列、电容与电容阵列布局方法
技术领域
本发明涉及一种电容阵列，特别是有关于改善电容匹配的电容阵列、电容以及电容阵列布局的方法。
背景技术
连续近似数模转换器使用二进制加权(binary weighted)的电容阵列，对二进制搜寻算法而言，这些电容的理想尺寸需符合后叙的比例，最小的电容有单一单元电容量，次小的则为两单位电容量，其次依序为四单位电容量，...，直到2n-1单位电容量，其中n为数模转换器的比特分辨率(bit resolution)，若为10比特的数模转换器则需要1024单位的电容，且有一512单位的最大电容。
为了改善匹配，需要特别地注意电容阵列布局，电容阵列需要布局为使得可避免制造工艺变异的影响，图1为现有的电容阵列布局示意图，电容阵列的布局为一组同心的电容，且随电容尺寸增加，其半径也跟着增加，由于对称的布局可以通过抵销第一阶劣化(first order degradation)而降低系统性的匹配失衡，因此可以达到良好的匹配度，然而，内部电容的绕线却会形成显著的寄生电容，由于每一二进制加权电容的寄生电容值并没有二进制加权的比例关系，因此电容之间的匹配度会有所劣化。
在许多二进制加权的电容阵列的应用(如：电容数模转换器；C-DAC)中，每一电容的上极板是相连的，如图2所示，图2是一电容数模转换器的电路示意图。假若节点MSB、MSB-1...LSB+1、LSB的绕线所产生的寄生电容没有二进制加权的比例关系，数模转换器的转换曲线的积分非线性(integralnonlinearity；INL)与差分非线性(differential nonlinearity；DNL)便会很显著，且对于高分辨率的应用会有严重的影响。
发明内容
因此，本发明提供一种可以解决上述问题的电容阵列、电容以及电容阵列布局方法。
依据本发明的一实施例的一种电容阵列，该电容阵列包括多个单位电容，每一单位电容具有第一与第二电极板，第一电极板通过第一绕线共同相接，第二电极板则分群并通过第二绕线连接至多个节点，连接至不同节点的第二绕线在电容阵列内彼此没有重叠，连接至同一节点的第二电极板聚集为一次电容，且在次电容内并无连接至其它节点的第二电极板。
依据本发明的一实施例的一种电容，该电容包括多个电容阵列，每一电容阵列包括多个单位电容，每一单位电容有第一与第二电极板，第一电极板通过第一绕线共同相接，第二电极板则分群并通过第二绕线连接至多个节点，连接至不同节点的第二绕线在电容阵列内彼此没有重叠，连接至同一节点的第二电极板聚集为一次电容，且在次电容内并无连接至其它节点的第二电极板，其中这些电容阵列对称地排列于水平或垂直方向。
依据本发明的一实施例的一种电容阵列布局方法包括提供一电容阵列，电容阵列包括多个单位电容，每一单位电容有第一与第二电极板，以及将这些第二电极板分为多个群组，其中这些第一电极板通过第一绕线共同相连，第二电极板通过第二绕线连接至多个节点，而每一群组都与这些节点之一对应，使得连接至不同节点的第二绕线在电容阵列内不互相重叠，连接至同一节点的第二电极板聚集为一子电容且在子电容内并无连接至其它节点的第二电极板。
本发明提供的电容阵列布局方法，可使电容阵列中由绕线产生的寄生电容最小化，使得电容阵列内的各次电容之间的二进制加权的比例关系维持得较为精准，此电容阵列排列也能使系统性或随机性的匹配失衡最小化。
附图说明
图1为一现有的电容阵列布局示意图。
图2为一电容数模转换器的电路示意图。
图3为本发明提供的一实施例中电容阵列示意图。
图4为图3所示的单位电容的布局示意图。
图5为一电容阵列被分为二进制加权的次电容的原理示意图。
图6为本发明提供的一实施例中二进制加权电容的电容阵列排列示意图。
图7为一包括两个单一单位电容的电容数模转换器的电路图。
图8为图7所示电路图中二进制加权的电容阵列的绕线示意图。
图9为本发明提供另一实施例的二进制加权电容的电容阵列示意图。
图10A为依据本发明一实施例的可抵销系统性匹配失衡的对称电容布局示意图。
图10B为本发明提供的另一实施例的可抵销系统性匹配失衡的对称电容布局示意图。
图11为本发明提供电容阵列布局方法的流程图。
具体实施方式
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
图3为本发明提供的一实施例中电容阵列示意图，为了达到较佳的匹配度，二进制加权的电容的每个次电容(sub-capacitor)是由并联的单位电容C形成，此外，二进制加权的电容以等效电容(dummy capacitor)均匀环绕(等效电容以图3中阴影所示的单位电容C’表示)，使得单位电容C可以在半导体制造工艺进行时均匀地形成。
图4为图3所示的单位电容的布局示意图。在图4中，金属层M1用作单位电容的下电极板BP的绕线，而另一金属层M2则用作上电极板TP的绕线，金属层M1与M2间的重叠会产生寄生电容，此外，金属层M2与下电极板BP间的重叠也会产生寄生电容，在如图2的应用中，次电容C的上电极板TP都连接至相同的节点，因此，金属层M2的绕线是垂直地串联连接的。
图5为一电容阵列被分为二进制加权的次电容的原理示意图。如图5所示，此电容阵列为一正方形，沿正方形的对角线的粗体线L1将电容阵列切割为两个均等的三角形，另一粗体线L2将其中一等腰三角形切割为另外两个较小的等腰三角形，并依此类推，如此一来，电容阵列内的三角形T1、T2、T3...T7、T8、T8’的面积会产生二进制加权的比例关系，由于无法沿电容阵列实体上的切割线对其进行切割，经过微调电容的排列后，实际的电容排列如图6所示。
图6为本发明提供的一实施例中二进制加权电容的电容阵列的排列示意图。在图6中，每一列单位电容C的上电极板以一金属线M2相连，而这些金属线M2又连接在一起，下电极板则如图5中的粗线所示进行分组与绕线，半数的单位电容分组为次电容(sub-capacitor)C7，而此次电容C7沿电容阵列的对角线有锯齿状的边缘，另一半数单位电容C的一半则形成次电容C6，并依此类推，如此一来，下电极板的绕线分别连至一对应的节点d<7:0>，且在电容阵列内不会重叠，每一节点d<7:0>分别接收一对应的二进制信号，于是，分属于二进制加权的次电容C0～C7的寄生电容仍可维持二进制加权的比例关系，使得电容数模转换器(C-DAC)的转换函数仍有极佳的线性度。
图7为一包括两个单一单位电容的电容数模转换器的电路图，图8是依据图7所示电路图中二进制加权的电容阵列的绕线示意图，图6所示的排列经过少许改变后便如图8所示，经过改变后，一个在原始排列中靠近电容阵列右下角的单一单位电容被并入次电容C6’，且一个在原始次电容C6中的单位电容被并入次电容C4’，并依此类推，于是，次电容C0’～C7’仍有二进制加权的比例关系，此外，尚有一由单一单位电容组成的次电容C0”，通过绕线dx连出，在图8中，绕线d<7:0>与dx可连出电容阵列之外，而在电容阵列内并无重叠，于是，分属于二进制加权的次电容的寄生电容仍可维持二进制加权的比例关系。
图10A为依据本发明一实施例的可抵销系统性匹配失衡的对称电容布局示意图，在图10A中，以字母F标示的区块代表图6或图8中所示的电容阵列，在图10A中有四个区块B1～B4，区块B2与B4分别为区块B1在垂直与水平方向的镜像，而区块B3则为区块B2与B4的镜像，通过此对称的排列，每一区块的系统性匹配失衡可以通过其它对称的区块抵销，在图10A中，信号线S0～S7与SX位于区块B1/B2与B3/B4之间，且分别连至节点d<0:7>与dx之一，由于图6或图8中的电容阵列的次电容是从电容阵列的同一边连线出来，绕线的进行会较为容易，区块B1～B4的相同大小的次电容(如：C7或C7’)的下电极板的绕线会连至一对应的信号线(如：S7)以连接至一对应的节点(如：d<7>)。要留意的是，假若信号线都在相同导体层上形成，则该导体层需不同于下电极板的绕线的导体层。
图9为本发明提供另一实施例的二进制加权电容的电容阵列示意图，电容阵列包括多个单位电容C(如图4所示)，每一单位电容C有上、下电极板(如图4中TP与BP所示)，上电极板通过第一绕线(如4图中M2所示)共同相连，下电极板则分群并通过第二绕线(如第4图中M1所示)连接至多个节点n<7:0>，连接至不同节点的第二绕线(如图4中M1所示)之间在电容阵列内不互相重叠，连接至同一节点的第二电极板聚集为一群组且在群组内并无连接至其它节点的第二电极板。
图10B为本发明提供的另一实施例的可抵销系统性匹配失衡的对称电容布局示意图。在图10B中，以字母F标示的区块代表图9中所示的电容阵列，在图10B中有四个区块B1～B4，区块B2与B4分别为区块B1在垂直与水平方向的镜像，而，区块B3则为区块B2与B4的镜像，通过此对称的排列，每一区块的系统性匹配失衡可以以其它对称的区块抵销，在图10B中，信号线S4～S7位于区块B1/B2与B3/B4之间，且分别连至节点d<4:7>中之一，而信号线S0～S3位于区块B1/B4与B2/B3之间，且分别连至节点d<0:3>与dx之一，由于图9中的电容阵列的次电容是从电容阵列的两侧联机出来，绕线的进行会较为容易，区块B1～B4中相同大小的次电容的下电极板的绕线会连至一对应的信号线以连接至一对应的节点，举例说明，区块B 1～B4的次电容C7会连至信号线S7以连接至对应的节点d<7>，要留意的是假若信号线S4～S7在一导体层上形成，而信号线S0～S3与SX在另一导体层上形成，则上述导体层不同于下电极板的绕线层的其它导体层。
虽然本说明书仅以8比特的电容数模转换器为例，但本发明的专利保护范围并不局限于此，本领域的技术人员可以依据他们的需求作出修正或类似的排列，比方说如10比特的应用。
图11为本发明提供电容阵列布局方法的流程图，方法包括：提供包括多个单位电容的电容阵列(步骤10)，其中每一单位电容具有第一与第二电极板，以及将这些第二电极板分为多个群组(步骤20)，其中这些第一电极板通过第一绕线共同相连，第二电极板通过第二绕线连等效电容接至多个节点，而每一节点都与第二电极板的群组之一对应，连接至不同节点的第二绕线在电容阵列内不互相重叠，连接至同一节点的第二电极板聚集为次电容，且在次电容内并无连接至其它节点的第二电极板，较佳而言，将这些第二电极板分为多个群组的步骤进一步包括将半数的单位电容群聚为这些次电容的第一次电容，将另外半数单位电容的半数群聚为这些次电容的第二次电容，并依此类推，这些次电容的第一次电容沿电容阵列的对角线有一锯齿状的边缘。
本发明提供一种电容阵列布局方法，可使电容阵列的绕线产生的寄生电容最小化，使得电容阵列内的各次电容之间的二进制加权的比例关系维持得较为精准，此电容阵列排列也可使系统性或随机性的匹配失衡最小化。

Claims (15)

1.一种电容阵列，该电容阵列包括：多个单位电容，每一单位电容具有第一与第二电极板，其特征在于，所述的第一电极板通过第一绕线共同相接，所述的第二电极板则分群并通过多个第二绕线连接至多个节点，所述的多个连接至不同节点的第二绕线在所述的电容阵列内彼此没有重叠，所述的多个连接至同一节点的第二电极板聚集为一次电容，且在所述的次电容内并没有连接至其它节点的第二电极板。
2.根据权利要求1所述的电容阵列，其特征在于，所述的多个节点分别接收一对应的二进制信号。
3.根据权利要求1所述的电容阵列，其特征在于，与所述的多个节点对应的电容值互不相同，且彼此互相存在2倍的关系。
4.根据权利要求1所述的电容阵列，其特征在于，所述的多个节点位于所述的电容阵列的同一侧。
5.根据权利要求1所述的电容阵列，其特征在于，半数的所述的多个单位电容为一群组且沿所述的电容阵列的对角线有一锯齿状的边缘，另外半数的所述的多个单位电容的半数为另一群组，并依此类推。
6.根据权利要求1所述的电容阵列，其特征在于，还包括多个等效电容，均匀地分布在所述的电容阵列的周围。
7.根据权利要求1所述的电容阵列，其特征在于，所述的多个第一绕线是由一第一金属层形成，所述的多个第二绕线是由一第二金属层形成。
8.一电容，包括多个如权利要求1所述的电容阵列，其特征在于，所述的多个电容阵列对称地排列于水平或垂直方向。
9.根据权利要求8所述的电容，其特征在于，所述的多个电容阵列的第二绕线连至多条信号线，所述的多条信号线位于所述的多个电容阵列间，且分别对应至所述的多个节点之一。
10.根据权利要求9所述的电容，其特征在于，所述的多条信号线形成于一导体层上，该导体层不同于所述的多个第二电极板的第二绕线的导体层。
11.一电容，包括多个如权利要求1所述的电容阵列，其特征在于，所述的多个电容阵列对称排列于水平与垂直方向。
12.根据权利要求11所述的电容，其特征在于，所述的多个电容阵列的第二绕线是连至多条信号线，所述的多条信号线位于所述的多个电容阵列间，且分别对应至所述的多个节点之一。
13.根据权利要求12所述的电容，其特征在于，所述的多条信号线形成于一导体层上，所述的导体层不同于所述的多个第二电极板的第二绕线的导体层。
14.一种电容阵列布局方法，其特征在于，该布局方法包括：
提供一电容阵列，包括多个单位电容，各所述的单位电容具有第一与第二电极板，所述的多个第一电极板通过第一绕线共同相连，所述的多个第二电极板通过第二绕线连接至多个节点；以及
将所述的多个第二电极板分为多个群组，每一群组都与所述的多个节点之一对应，使得所述的多个连接至不同节点的第二绕线在所述的电容阵列内互不重叠，所述的多个连接至同一节点的第二电极板聚集为一次电容且在所述的次电容内并无连接至其它节点的第二电极板。
15.根据权利要求14所述的电容阵列布局方法，其特征在于，将所述的多个第二电极板分为多个群组的步骤进一步包括将半数的单位电容群聚为所述的多个次电容的第一次电容，将另外半数单位电容的半数群聚为所述的多个次电容的第二次电容，并依此类推，所述的多个次电容的第一次电容沿电容阵列的对角线有一锯齿状的边缘。
CN200710107732.0A 2006-06-29 2007-04-28 电容阵列、电容与电容阵列布局方法 Active CN101097913B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/427,387 2006-06-29
US11/427,387 US7554789B2 (en) 2006-06-29 2006-06-29 Capacitor array management

Publications (2)

Publication Number Publication Date
CN101097913A true CN101097913A (zh) 2008-01-02
CN101097913B CN101097913B (zh) 2010-06-02

Family

ID=38876366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710107732.0A Active CN101097913B (zh) 2006-06-29 2007-04-28 电容阵列、电容与电容阵列布局方法

Country Status (3)

Country Link
US (1) US7554789B2 (zh)
CN (1) CN101097913B (zh)
TW (1) TWI351178B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576703A (zh) * 2009-05-05 2012-07-11 意法爱立信有限公司 可变电容集成电子电路模组
CN103377883A (zh) * 2012-04-30 2013-10-30 台湾积体电路制造股份有限公司 具有密度梯度平滑的mos阵列边缘的布局
WO2015058437A1 (zh) * 2013-10-23 2015-04-30 中国电子科技集团公司第二十四研究所 电容阵列及其版图设计方法
CN104681412A (zh) * 2015-02-02 2015-06-03 南京宇都通讯科技有限公司 匹配电容及其制造方法
CN108964662A (zh) * 2017-05-24 2018-12-07 瑞昱半导体股份有限公司 集成电路电容布局

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326495B (en) * 2006-12-29 2010-06-21 Ind Tech Res Inst Common centroid symmetry capacitor
EP2568608B1 (en) * 2008-02-28 2014-05-14 Peregrine Semiconductor Corporation Method and Apparatus for use in Digitally Tuning a Capacitor in an Integrated Circuit Device
DE102008021564B4 (de) * 2008-04-30 2016-01-28 Globalfoundries Inc. Integrierte Schaltung mit mehreren Schaltungselementen mit geringerer Fehlanpassung
TWI410726B (zh) * 2010-05-04 2013-10-01 Au Optronics Corp 主動元件陣列基板
KR101716782B1 (ko) * 2010-09-30 2017-03-16 삼성전자 주식회사 디지털-아날로그 변환 회로 및 이를 포함하는 아날로그-디지털 변환기
US8643141B2 (en) * 2012-04-16 2014-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor array layout arrangement for high matching methodology
CN103887301B (zh) * 2012-12-20 2016-09-21 扬智科技股份有限公司 用于自动化电容布局的单位电容模块、自动化电容布局方法以及自动化电容布局装置
KR102483956B1 (ko) 2016-03-31 2023-01-03 삼성디스플레이 주식회사 디스플레이 장치
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
TWI656744B (zh) * 2017-05-19 2019-04-11 瑞昱半導體股份有限公司 積體電路電容布局
US10453791B2 (en) 2018-02-06 2019-10-22 Apple Inc. Metal-on-metal capacitors
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
CN110010588B (zh) * 2019-02-18 2020-09-22 西安电子科技大学 一种基于同轴硅通孔阵列的互补型三维宽带电容器
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
CN116094523B (zh) * 2023-03-06 2023-06-09 电子科技大学 一种适用于二进制电容式dac的紧凑型电容排布方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927732A (ja) * 1995-07-12 1997-01-28 Nippondenso Co Ltd プログラマブルキャパシタアレイ
US5998275A (en) * 1997-10-17 1999-12-07 California Micro Devices, Inc. Method for programmable integrated passive devices
US5973633A (en) 1996-12-20 1999-10-26 Texas Instruments Incorporated Weighted capacitor array with selective grouping to form array elements
US5966047A (en) * 1997-03-27 1999-10-12 Motorola, Inc. Programmable analog array and method
KR100252647B1 (ko) 1997-06-17 2000-04-15 윤종용 스위치/커패시터어레이를구비한아날로그/디지털변환기
IT1294280B1 (it) * 1997-07-25 1999-03-24 Sgs Thomson Microelectronics Struttura di matrice capacitiva avente corretto rapporto capacitivo fra i condensatori componenti, particolarmente per convertitori
US6016019A (en) 1998-05-28 2000-01-18 Microchip Technology Incorporated Capacitor array arrangement for improving capacitor array matching
JP4072332B2 (ja) * 2001-01-09 2008-04-09 シャープ株式会社 液晶表示装置およびその駆動方法
US6982454B2 (en) * 2002-10-29 2006-01-03 Oki Electric Industry Co., Ltd. Metal-metal capacitor array
US6614645B1 (en) 2002-11-12 2003-09-02 National Semiconductor Corporation Matched capacitor array
US7126206B2 (en) * 2004-12-30 2006-10-24 Silicon Labs Cp, Inc. Distributed capacitor array

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576703A (zh) * 2009-05-05 2012-07-11 意法爱立信有限公司 可变电容集成电子电路模组
CN102576703B (zh) * 2009-05-05 2014-10-29 意法爱立信有限公司 可变电容集成电子电路模组
CN103377883A (zh) * 2012-04-30 2013-10-30 台湾积体电路制造股份有限公司 具有密度梯度平滑的mos阵列边缘的布局
CN103377883B (zh) * 2012-04-30 2016-04-27 台湾积体电路制造股份有限公司 具有密度梯度平滑的mos阵列边缘的布局
WO2015058437A1 (zh) * 2013-10-23 2015-04-30 中国电子科技集团公司第二十四研究所 电容阵列及其版图设计方法
US9336347B2 (en) 2013-10-23 2016-05-10 China Electronic Technology Corporation, 24Th Research Institute Capacitor array and layout design method thereof
CN104681412A (zh) * 2015-02-02 2015-06-03 南京宇都通讯科技有限公司 匹配电容及其制造方法
CN108964662A (zh) * 2017-05-24 2018-12-07 瑞昱半导体股份有限公司 集成电路电容布局
CN108964662B (zh) * 2017-05-24 2022-02-25 瑞昱半导体股份有限公司 集成电路电容布局

Also Published As

Publication number Publication date
US7554789B2 (en) 2009-06-30
US20080002332A1 (en) 2008-01-03
CN101097913B (zh) 2010-06-02
TW200803182A (en) 2008-01-01
TWI351178B (en) 2011-10-21

Similar Documents

Publication Publication Date Title
CN101097913B (zh) 电容阵列、电容与电容阵列布局方法
JP4408938B2 (ja) セルアレイ回路
CN101505154B (zh) 数字模拟转换电路和数据驱动器及显示装置
US6496131B2 (en) Capacitor-array D/A converter including a thermometer decoder and a capacitor array
CN103475373A (zh) 一种分段电容阵列结构数模转换器
CN101588181A (zh) 数字模拟转换电路和数据驱动器及显示装置
CN1938952A (zh) 数模转换器
US6016019A (en) Capacitor array arrangement for improving capacitor array matching
US7259706B2 (en) Balanced dual resistor string digital to analog converter system and method
WO2021159671A1 (zh) 一种电容器及模拟数字转换器芯片
CN103354451A (zh) 数模转换模块及包含其的灰阶电压产生模块
CN102571098B (zh) D/a转换器电流源阵列的版图排列结构及其排布方法
CN107612549B (zh) 一种双绞式共用中心电容阵列及其版图设计方法
JP3585113B2 (ja) 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器
CN110649018A (zh) 屏蔽单元电容器阵列
CN111106832B (zh) Dac电路结构和电阻分压式dac
WO2020036479A1 (en) Binary weighted capacitor array with split capacitor layout
CN107835023B (zh) 一种逐次逼近型数模转换器
CN101983479B (zh) 匹配的集成电子部件
CN102638270B (zh) 14位集成电路dac电流源阵列及其布局方法
CN218450092U (zh) 一种用于逐次逼近型模数转换器的数模转换电路
CN116776808A (zh) 一种减小sar adc电容失配的版图设计方法
US10784879B2 (en) Circuit arrangement, charge-redistribution analog-to-digital conversion circuit, and method for controlling a circuit arrangement
JP2002190738A (ja) ディジタル・アナログ変換器及びアナログ・ディジタル変換器
JP3353262B2 (ja) キャパシタンス形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant