CN112567352A - 经封装的集成设备 - Google Patents

经封装的集成设备 Download PDF

Info

Publication number
CN112567352A
CN112567352A CN201980053950.1A CN201980053950A CN112567352A CN 112567352 A CN112567352 A CN 112567352A CN 201980053950 A CN201980053950 A CN 201980053950A CN 112567352 A CN112567352 A CN 112567352A
Authority
CN
China
Prior art keywords
address signal
command
integrated circuit
signal conductors
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980053950.1A
Other languages
English (en)
Inventor
S·尼考卡
J·乔
N·琼加
M·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rambus Inc
Original Assignee
Rambus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rambus Inc filed Critical Rambus Inc
Publication of CN112567352A publication Critical patent/CN112567352A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

公开了存储器缓冲器集成电路的集成电路裸片，存储器缓冲器集成电路按如下而被放置：与输出焊球(即，存储器设备C/A)信号相比，总体上更靠近连接到输入(即，主机命令/地址C/A)信号的焊球。当存储器模块被放置在系统中时，这减小了从存储器控制器到存储器缓冲器设备的主机C/A信号的长度。

Description

经封装的集成设备
附图说明
图1A是图示了经封装的集成设备的图。
图1B是图示了示例信号导体布线长度的图。
图2是图示了具有经封装的存储器缓冲器的存储器模块的图。
图3是图示了在球栅阵列(BGA)封装上的经倒装芯片安装的集成电路的图。
图4是图示了安装到模块的BGA的图。
图5是图示了处理系统的框图。
具体实施方式
本申请涉及计算机存储器系统。更具体地，描述了在计算机系统的存储器模块上所部署的电子缓冲器组件。典型的基于存储器模块的计算机存储器系统经由存储器总线而将处理器和/或存储器控制器(也称为主机)连接到一个或多个插座式存储器模块。存储器总线包括数据连接(DQ)和命令/地址(C/A)连接。带寄存器(也称为经缓冲的，buffered)的存储器模块(例如，RDIMM、LRDIMM等)在系统的存储器控制器与模块上的DRAM设备之间的命令/地址信号上，具有带寄存器的时钟驱动器设备(RCD)。RCD通常被放置在存储器模块上。模块上的单个RCD对来自存储器控制器的C/A信号施加较小的电负载，并且由此允许系统以具有与在不使用带寄存器的存储器模块的系统多。
在通常的布置中，给定的C/A信号从存储器控制器传到相对较少数目的RCD设备(例如，1个或2个)，RCD设备在相应存储器模块上。这些连接具有相对较长的信号迹线长度。从模块上的RCD设备，该信号可以连接到10或20个DRAM存储器设备。但是，这些连接具有相对较短的信号迹线长度。在一个实施例中，从存储器控制器到RCD(又被称为主机侧)的C/A总线的信令频率与从RCD到DRAM存储器设备(又被称为背侧)的信令频率相同。然而，在另一实施例中，背侧C/A信令频率是主机侧C/A信令频率的一半。
在一个实施例中，存储器缓冲器集成电路(又被称为RCD)的集成电路裸片被放置为与输出焊球(即，存储器设备C/A)信号相比，总体上更靠近连接到输入(即，主机命令/地址C/A)信号的焊球。当存储器模块被放置在系统中时，这减小了从存储器控制器到存储器缓冲器设备的主机C/A信号的长度。主机C/A信令长度的这种减少可以改进存储器系统的整体电性能(例如，信号眼)。
图1A是图示了经封装的集成设备的图。经封装的集成设备100包括封装衬底110和存储器缓冲器集成电路120。在图1中，封装衬底110在形状上是实质上矩形的。矩形形状的第一边缘113和矩形形状的第二边缘114彼此相对，并且因此实质上平行。第一边缘113和第二边缘114限定封装衬底的(在图1A中为水平的)中心线115，中心线115实质上平行于第一边缘113和第二边缘114、并且在第一边缘113和第二边缘114之间实质上等距。
在图1中，在衬底110与观察者相对的一侧上的连接导体(例如，焊球)111-112被图示虚线圆。在从第一边缘113附近延伸到中心线115下方(在图1A中)的区域之上，连接导体111以矩形网格被设置。连接导体111被配置为与至少一个存储器设备接合(interface)。例如，连接导体111可以被配置被连接(例如，焊接)到存储器模块上的信号迹线，存储器模块进一步连接到至少一个存储器设备。
在从连接导体111的端部延伸到第二边缘114附近的区域之上，连接导体112以矩形网格设置。连接导体112被配置为与主机设备接合。例如，连接导体112可以被配置为被连接(例如，焊接)到存储器模块上的信号迹线，信号迹线被进一步连接到与之连接的存储器模块(例如，双列直插式存储器模块)，存储器模块被进一步连接到存储器控制器(和/或附加地存储器模块)。
存储器缓冲器集成电路120以倒装芯片的方式被安装到衬底110。换言之，存储器缓冲器集成电路120具有焊盘(被图示为虚线正方形)，在衬底集成电路120与观察者的相对侧上，焊盘经由焊球121(被图示为在虚线正方形内的虚线圆)被固定到衬底110。
图1B是图示了示例信号导体布线长度的图。图1B经封装的集成设备100，其具有衬底110上和衬底110中的示例信号导体131-132的附加细节。示例信号导体131包括示例集成电路球连接焊盘131a、示例表面布线迹线131b、示例过孔131c、示例掩埋布线迹线131d、示例过孔131e和示例球焊盘131g。示例信号导体132包括示例集成电路球连接焊盘132a、示例表面布线迹线132b、示例过孔132c、示例掩埋布线迹线132d、示例过孔132e以及示例球焊盘131g。示例球焊盘131g和示例性球焊盘132g在衬底110与观察者的相对侧，并且因此在图1B中使用虚线来图示。
从图1A-图1B应理解的是，由于集成电路120相对于中心线115不对称地设置，因此从集成电路120到主机连接导体112的平均距离小于从集成电路120到存储器设备连接导体111的平均距离。因此，从集成电路120延伸到主机连接导体112的信号导体(例如，信号导体132)的平均长度小于从集成电路120延伸到存储器设备连接导体111的信号导体(例如，信号导体131)的平均长度。
应当理解的是，当与集成电路120的对称定位相比较时，集成电路120的非对称设置减小了主机C/A布线长度，并增加了背侧C/A布线长度。因此，根据存储器系统的电特性和/或物理特性来为集成电路120选择最佳位置(例如，通过仿真)可能是期望的。例如，基于仿真和存储器信道表征，已确定的是，当与集成电路120的对称设置相比较时，选择将主机到集成电路120的裸片的C/A信号长度减小的位置有助于整个系统。
图2是图示了具有经封装的存储器缓冲器的存储器模块的图。在图2中，存储器模块200包括具有存储器缓冲器集成电路220的封装衬底210、模块衬底280、主机命令/地址(CA)接口281、数据接口282、存储器设备284、主机命令/地址信号导体285以及存储器设备命令/地址信号导体286。主机命令/地址信号导体285将来自命令/地址接口281的主机命令/地址信号可操作地耦合到封装衬底210。经封装的集成设备220将主机命令/地址信号可操作地耦合到存储器缓冲器集成电路220。
存储器缓冲器集成电路220将主机命令/地址信号中继给存储器设备286。存储器缓冲器集成电路220经由经封装的集成设备220的信号连接/迹线、以及存储器设备命令/地址信号导体286，将主机命令/地址信号中继给存储器设备284。在一个实施例中，主机侧C/A信号可以在被传输到存储器设备之前由RCD放大和/或进行定时调整。在另一实施例中，RCD将主机C/A信令频率适配到存储器设备信令频率，主机C/A信令频率是去往存储器设备的信令频率的两倍。
在一个实施例中，存储器缓冲器集成电路220相对于封装衬底210的中心线不对称地设置。从连接封装衬底210的焊球到去往集成电路220的衬底280上的主机命令/地址信号导体285的平均距离，小于从集成电路220到衬底280上的存储器设备命令/地址信号导体286的平均距离。因此，从主机命令/地址信号导体285延伸到集成电路220的信号导体(例如，信号导体132)的平均长度，小于从集成电路220延伸到存储器设备命令/地址信号导体286的信号导体(例如，信号导体131)的平均长度。
图3是图示了在球栅阵列(BGA)封装上的经倒装芯片安装的集成电路的图。在图3中，球栅阵列(BGA)封装300包括封装衬底310、存储器缓冲器集成电路320、倒装芯片焊球321和封装焊球311。倒装芯片焊球321将存储器缓冲器集成电路320电连接且物理连接到封装衬底311。倒装芯片焊球321可以包括导电凸块。
封装焊球311包括主机命令/地址信号球和存储器设备命令/地址信号球，主机命令/地址信号球被连接至主机命令/地址信号导体，并且存储器设备命令/地址信号球被连接至存储器设备命令/地址信号导体。存储器缓冲器集成电路320被安装到封装衬底310，并且偏离封装衬底310的中心轴线315。衬底310上的主机命令/地址信号导体连接到主机倒装芯片焊球321，主机倒装芯片焊球321耦合到存储器缓冲器集成电路320上的主机命令/地址接口电路。衬底310上的存储器设备命令/地址信号导体连接到存储器设备倒装焊球321，存储器设备倒装焊球321耦合到存储器缓冲器集成电路320上的命令/地址接口电路。主机命令/地址信号导体的平均长度小于存储器设备命令/地址信号导体的平均长度。
应理解的是，在存储器缓冲器集成电路320的有源电路装置面向封装衬底310的情况下，存储器缓冲器集成电路320被安装到封装衬底310。因此，主机和存储器设备命令/地址接口电路面向封装衬底310。在一个实施例中，存储器缓冲器集成电路310被配置为接收和传送符合标准化规范的信号。衬底310上的主机命令/地址信号导体的每个长度小于衬底310上的存储器设备命令/地址信号导体的平均长度。在一个实施例中，衬底310上的主机命令/地址信号导体的每个长度小于衬底310上对应存储器设备命令/地址信号导体的每个长度。
图4是图示了被安装到模块的BGA封装的图。在图4中，模块400包括封装衬底410、倒装芯片焊球421、封装焊球411、存储器缓冲器集成电路420、模块衬底480、主机命令/地址信号导体485和存储器设备命令/地址信号导体486。倒装芯片焊球421将存储器缓冲器集成电路420电连接且物理连接至封装衬底411。倒装芯片焊球421可以包括导电凸块。存储器缓冲器集成电路420包括有源电路装置422。
主机命令/地址信号导体485将来自命令/地址接口的主机命令/地址信号可操作地耦合到封装衬底410。经由倒装芯片焊球421，衬底410将经由主机命令/地址信号导体485和焊球411接收的主机命令/地址信号可操作地耦合到存储器缓冲器集成电路420。
存储器缓冲器集成电路420经由倒装芯片焊球421、衬底410、封装焊球411和存储器设备命令/地址信号导体486，而将主机命令/地址信号的副本传送给存储器设备。
在一个实施例中，存储器缓冲器集成电路420相对于封装衬底410的中心线不对称地设置。从连接封装衬底410的集成电路420倒装焊球421到衬底480上的主机命令/地址信号导体485的平均距离，小于从连接封装衬底410的集成电路420倒装焊球421到衬底480上的存储器设备命令/地址信号导体486的平均距离。因此，从集成电路420延伸到主机命令/地址信号导体485的信号导体(例如，信号导体132)的平均长度，小于从集成电路420延伸到存储器设备命令/地址信号导体486的信号导体(例如，信号导体131)的平均长度。
应理解的是，在一个实施例中，在存储器缓冲器集成电路420的有源电路装置422面向封装衬底410的情况下，存储器缓冲器集成电路420被安装至封装衬底410。因此，主机和存储器设备命令/地址接口电路面向封装衬底410。在一个实施例中，存储器缓冲器集成电路410被配置为接收和传送符合标准化规范的信号。在一个实施例中，衬底410上的主机命令/地址信号导体的每个长度小于衬底410上的存储器设备命令/地址信号导体的平均长度。在一个实施例中，衬底410上的主机命令/地址信号导体的每个长度小于衬底410上的对应存储器设备命令/地址信号导体的每个长度。
上述方法、系统和设备可以在计算机系统中实现，或者由计算机系统存储。上述方法也可以被存储在非暂时性计算机可读介质上。本文描述的设备、电路和系统可以使用本领域中可用的计算机辅助设计工具来实现，并且可以通过包含对此类电路的软件描述的计算机可读文件来实施。这包括但不限于经封装的集成设备100、存储器模块200、球栅阵列(BGA)封装300、球栅阵列(BGA)封装400及其组件中的一个或多个元件。这些软件描述可以是：行为、寄存器传输、逻辑组件、晶体管和布局几何级描述。此外，软件描述可以被存储在存储介质上或通过载波而被传达。
其中这样的描述可以被实现的数据格式包括但不限于：支持行为语言的格式(例如，C)、支持寄存器传输级(RTL)语言的格式(例如，Verilog和VHDL)、支持几何描述语言的格式(例如，GDSII、GDSIII、GDSIV、CIF和MEBES)以及其他合适的格式和语言。此外，这样的文件在机器可读介质上的数据传输可以通过互联网上的各种介质以电子方式进行，或者例如经由电子邮件进行。注意的是，物理文件可以在机器可读介质上实现，机器可读介质为诸如4毫米磁带、8毫米磁带、3-1/2英寸软盘介质、CD、DVD等。
图5是图示了用于包括、处理或生成电路组件520的表示的处理系统500的一个实施例的框图。处理系统500包括一个或多个处理器502、存储器504和一个或多个通信设备506。处理器502、存储器504和通信设备506使用任何合适的类型、数目和/或配置的有线和/或无线连接508而进行通信。
处理器502执行存储器504中所存储的一个或多个进程512的指令，以响应于用户输入514和参数516来处理和/或生成电路组件520。进程512可以是任何合适的电子设计自动化(EDA)工具或其部分，被用于设计、仿真、分析和/或验证电子电路装置和/或生成用于电子电路的光掩模。表示520包括数据，数据描述了如图所示的经封装的集成设备100、存储器模块200、球栅阵列(BGA)封装300、球栅阵列(BGA)封装400、以及它们的组件的全部或部分。
表示520可以包括以下一项或多项:行为、寄存器传输、逻辑组件、晶体管和布局几何级描述。此外，表示520可以被存储在存储介质上或通过载波而被传达。
其中表示520可以被实现的数据格式包括但不限于：支持行为语言的格式(例如，C)、支持寄存器传输级(RTL)语言的格式(例如，Verilog和VHDL)、支持几何描述语言的格式(例如，GDSII、GDSIII、GDSIV、CIF和MEBES)以及其他合适的格式和语言。此外，此类文件在机器可读介质上的数据传输可以通过互联网上的各种介质以电子方式进行，或者例如经由电子邮件进行。
用户输入514可以包括来自以下项的输入参数：键盘、鼠标、语音识别接口、麦克风和扬声器、图形显示器、触摸屏或其他类型的用户接口设备。该用户接口可以分布在多个接口设备之间。参数516可以包括被输入以帮助限定表示520的规范和/或特性。例如，参数516可以包括限定以下项的信息：设备类型(例如，NFET、PFET等)、拓扑结构(例如，框图、电路描述、示意图等)和/或设备描述(例如，设备属性、设备尺寸、电源电压、仿真温度、仿真模型等)。
存储器504包括任何适当类型、数目和/或配置的非暂时性计算机可读存储介质，其存储进程512、用户输入514、参数516和电路组件520。
通信设备506包括任何合适类型、数目和/或配置的有线和/或无线设备，其将信息从处理系统500传送给另一处理或存储系统(未示出)和/或从另一处理或存储系统(未示出)接收信息。例如，通信设备506可以将电路组件520传送给另一系统。通信设备506可以接收进程512、用户输入514、参数516和/或电路组件520，并且使进程512、用户输入514、参数516和/或电路组件520存储在存储器504中。
本发明的前述描述出于例示和描述的目的而被呈现。并不旨在穷举本发明或将本发明限制为所公开的精确形式，并且根据以上教导，其他修改和变型是可能的。选择和描述实施例是为了最好地解释本发明的原理及其实践应用，以由此使得本领域的其他技术人员能够以适合于预期的特定用途的各种实施例和各种修改来最好地利用本发明。除非受到现有技术的限制，否则旨在将所附权利要求解释为包括本发明的其他备选实施例。

Claims (20)

1.一种经封装的集成设备，包括：
封装衬底，具有第一多个连接导体和第二多个连接导体；
所述封装衬底具有实质上是矩形的表面，实质上矩形的所述表面具有第一边缘和第二边缘，所述第一边缘和所述第二边缘限定封装中心线，所述封装中心线实质上平行于所述第一边缘和所述第二边缘、并且在所述第一边缘和所述第二边缘之间实质上等距；
存储器缓冲器集成电路裸片，被安装到所述表面，所述存储器缓冲器集成电路裸片具有第一多个裸片连接，所述第一多个裸片连接经由第一多个信号导体而被连接到所述第一多个连接导体，所述存储器缓冲器集成电路裸片具有第二多个裸片连接，所述第二多个裸片连接经由第二多个信号导体而被连接到所述第二多个连接导体，所述存储器缓冲器集成电路被配置为经由所述第一多个裸片连接从主机至少接收第一多个命令/地址信号，所述存储器缓冲器集成电路被配置为经由所述第二多个裸片连接，将第二多个命令/地址信号传送给至少一个存储器设备；
所述第一多个连接导体被设置在所述封装中心线与所述第一边缘之间，所述第二多个连接导体被设置在所述第一多个连接导体与所述第二边缘之间；
所述存储器缓冲器集成电路被设置，使得从所述存储器缓冲器集成电路裸片到所述第一多个连接导体的第一平均距离小于从所述存储器缓冲器集成电路裸片到所述第二多个连接导体的第二平均距离。
2.根据权利要求1所述的经封装的集成设备，其中所述第一多个连接导体和所述第二多个连接导体包括焊球，以将所述经封装的集成电路连接到外部衬底。
3.根据权利要求1所述的经封装的集成设备，其中在所述第一多个裸片连接和所述第二多个裸片连接面向所述表面的情况下，所述存储器缓冲器集成电路裸片被安装至所述表面。
4.根据权利要求1所述的经封装的集成设备，其中所述第一多个信号导体的大部分长度小于所述第二多个信号导体的大部分长度。
5.根据权利要求1所述的经封装的集成设备，其中所述第一多个信号导体的第一平均长度小于所述第二多个信号导体的第二平均长度。
6.根据权利要求1所述的经封装的集成设备，其中所述第一多个信号导体的每个长度小于所述第二多个信号导体的平均长度。
7.根据权利要求1所述的经封装的集成设备，其中所述第一多个信号导体的每个长度小于所述第二多个信号导体的每个长度。
8.一种经封装的集成电路，包括：
封装衬底，包括主机命令/地址信号球和存储器设备命令/地址信号球，所述主机命令/地址信号球被连接到主机命令/地址信号导体，并且所述存储器设备命令/地址信号球被连接到存储器设备命令/地址信号导体；
存储器缓冲器集成电路，被安装到所述封装衬底并偏离所述封装衬底的中心轴线，所述主机命令/地址信号导体被连接到主机裸片连接，所述主机裸片连接耦合到所述存储器缓冲器集成电路上的主机命令/地址接口电路，所述存储器设备命令/地址信号导体被连接到存储器设备裸片连接，所述存储器设备裸片连接耦合到所述存储器缓冲器集成电路上的命令/地址接口电路；
所述主机命令/地址信号导体的大部分长度小于所述存储器设备命令/地址信号导体的大部分长度。
9.根据权利要求8所述的经封装的集成电路，其中所述主机命令/地址信号导体和所述存储器设备命令/地址信号导体包括焊球，以将所述经封装的集成电路连接到外部衬底。
10.根据权利要求8所述的经封装的集成电路，其中所述主机命令/地址接口电路经由所述存储器缓冲器集成电路上的导电凸块而被连接至所述主机命令/地址信号导体。
11.根据权利要求10所述的经封装的集成电路，其中在所述主机命令/地址接口电路面向所述封装衬底的情况下，所述存储器缓冲器集成电路裸片被安装到所述封装衬底。
12.根据权利要求10所述的经封装的集成电路，其中所述主机命令/地址信号导体的平均长度小于所述存储器设备命令/地址信号导体的平均长度。
13.根据权利要求10所述的经封装的集成电路，其中所述主机命令/地址信号导体的每个长度小于所述存储器设备命令/地址信号导体的平均长度。
14.根据权利要求10所述的经封装的集成电路，其中所述主机命令/地址信号导体的每个长度小于相应的对应存储器设备命令/地址信号导体的每个长度。
15.一种球栅阵列(BGA)封装，包括：
衬底，包括主机命令/地址信号球和存储器设备命令/地址信号球，所述主机命令/地址信号球被连接到主机命令/地址信号导体，并且所述存储器设备命令/地址信号球被连接到存储器设备命令/地址信号导体，所述主机命令/地址信号球和所述存储器设备命令/地址信号球被配置为将所述BGA封装电连接到外部衬底；以及
存储器缓冲器集成电路，所述主机命令/地址信号球经由所述主机命令/地址信号导体而被连接到所述存储器缓冲器集成电路的主机命令/地址信号接口电路，所述存储器设备命令/地址信号球经由所述存储器设备命令/地址信号导体而被连接到所述存储器缓冲器集成电路的存储器设备命令/地址信号接口电路，所述存储器缓冲器集成电路被安装到所述衬底，使得从主机命令/地址信号接口电路到所述主机命令/地址信号球的平均距离小于从所述存储器设备命令/地址信号接口电路到所述存储器设备命令/地址信号球的第二平均距离。
16.根据权利要求15所述的封装，其中所述外部衬底被配置为包括多个存储器设备并且具有存储器模块形状因数。
17.根据权利要求15所述的封装，其中所述主机命令/地址信号导体的第一平均长度小于所述存储器设备命令/地址信号导体的第二平均长度。
18.根据权利要求15所述的封装，其中所述主机命令/地址信号导体的大部分长度小于所述存储器设备命令/地址信号导体的大部分长度。
19.根据权利要求15所述的封装，其中所述主机命令/地址信号导体的每个长度小于所述存储器设备命令/地址信号导体的平均长度。
20.根据权利要求15所述的封装，其中所述主机命令/地址信号导体的每个长度小于对应的存储器设备命令/地址信号导体的长度。
CN201980053950.1A 2018-08-14 2019-08-12 经封装的集成设备 Pending CN112567352A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862718726P 2018-08-14 2018-08-14
US62/718,726 2018-08-14
US201962795968P 2019-01-23 2019-01-23
US62/795,968 2019-01-23
PCT/US2019/046176 WO2020036878A1 (en) 2018-08-14 2019-08-12 Packaged integrated device

Publications (1)

Publication Number Publication Date
CN112567352A true CN112567352A (zh) 2021-03-26

Family

ID=69525788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980053950.1A Pending CN112567352A (zh) 2018-08-14 2019-08-12 经封装的集成设备

Country Status (4)

Country Link
US (2) US11742277B2 (zh)
EP (1) EP3837611A4 (zh)
CN (1) CN112567352A (zh)
WO (1) WO2020036878A1 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679108A (zh) * 2002-06-27 2005-10-05 英特尔公司 存储缓冲器布置
JP2005339464A (ja) * 2004-05-31 2005-12-08 Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan 三次元実装回路の設計システム及び設計方法
JP2008123543A (ja) * 2002-08-23 2008-05-29 Elpida Memory Inc データ伝送方法、システム及びデバイス
US20100091537A1 (en) * 2006-12-14 2010-04-15 Best Scott C Multi-die memory device
KR20120042415A (ko) * 2010-10-25 2012-05-03 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
US20130194854A1 (en) * 2012-01-30 2013-08-01 Rambus Inc. Memory device comprising programmable command-and-address and/or data interfaces
CN103579209A (zh) * 2012-07-06 2014-02-12 辉达公司 用于dram在gpu之上的可替换3d堆叠方案
US20140110832A1 (en) * 2012-08-27 2014-04-24 Invensas Corporation Co-support circuit panel and microelectronic packages
US20140289574A1 (en) * 2011-10-24 2014-09-25 Rambus Inc. Dram retention test method for dynamic error correction
US9076500B2 (en) * 2011-11-28 2015-07-07 Ps4 Luxco S.A.R.L. Memory module including plural memory devices and data register buffer
US9747037B2 (en) * 2011-06-24 2017-08-29 Rambus Inc. Extended-height DIMM
CN108074600A (zh) * 2016-11-11 2018-05-25 爱思开海力士有限公司 半导体存储器装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2390627C (en) 2001-06-18 2007-01-30 Research In Motion Limited Ic chip packaging for reducing bond wire length
DE102004022347B4 (de) 2003-05-02 2008-04-03 Samsung Electronics Co., Ltd., Suwon Speichersystem mit Motherboard und zugehöriges Montageverfahren
DE10330811B4 (de) 2003-07-08 2009-08-13 Qimonda Ag Halbleiterspeichermodul
DE10330812B4 (de) 2003-07-08 2006-07-06 Infineon Technologies Ag Halbleiterspeichermodul
DE10334779B4 (de) 2003-07-30 2005-09-29 Infineon Technologies Ag Halbleiterspeichermodul
KR100598097B1 (ko) 2003-12-29 2006-07-07 삼성전자주식회사 듀얼 칩 패키지
TWI236109B (en) 2004-02-26 2005-07-11 Advanced Semiconductor Eng Chip package
KR100564621B1 (ko) 2004-04-08 2006-03-28 삼성전자주식회사 버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형메모리 모듈 스택 패키지
KR100597787B1 (ko) 2005-03-21 2006-07-06 삼성전자주식회사 멀티 칩 패키지 디바이스
JP4216825B2 (ja) 2005-03-22 2009-01-28 株式会社日立製作所 半導体パッケージ
JP4309368B2 (ja) 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US7562271B2 (en) * 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
KR100717285B1 (ko) 2006-04-19 2007-05-15 삼성전자주식회사 듀얼 칩 패키지
KR101430166B1 (ko) 2007-08-06 2014-08-13 삼성전자주식회사 멀티 스택 메모리 장치
US8094504B2 (en) 2008-01-04 2012-01-10 Integrated Device Technology Inc. Buffered DRAM
US7961532B2 (en) * 2008-06-27 2011-06-14 Rambus Inc. Bimodal memory controller
TWI435215B (zh) 2009-08-26 2014-04-21 Phison Electronics Corp 下達讀取指令與資料讀取方法、控制器與儲存系統
JP5342422B2 (ja) 2009-12-10 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011228603A (ja) * 2010-04-23 2011-11-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
JP5433506B2 (ja) 2010-06-17 2014-03-05 ラピスセミコンダクタ株式会社 半導体メモリ装置
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
EP2764541A1 (en) 2011-10-03 2014-08-13 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
JP5624578B2 (ja) 2012-03-23 2014-11-12 株式会社東芝 メモリシステム
US8917571B2 (en) 2013-01-02 2014-12-23 Oracle International Corporation Configurable-width memory channels for stacked memory structures
KR102041500B1 (ko) 2013-03-08 2019-11-06 삼성전자 주식회사 반도체 패키지
CN104123234B (zh) 2013-04-27 2017-04-05 华为技术有限公司 内存访问方法及内存系统
KR102053349B1 (ko) 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
US9263157B2 (en) * 2013-12-23 2016-02-16 International Business Machines Corporation Detecting defective connections in stacked memory devices
CN107111566B (zh) * 2014-12-19 2020-08-14 拉姆伯斯公司 用于存储器模块的动态随机存取存储器(dram)部件
KR102505206B1 (ko) 2015-12-15 2023-03-03 삼성전자주식회사 반도체 패키지
KR102576764B1 (ko) 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
KR20180065426A (ko) * 2016-12-07 2018-06-18 삼성전자주식회사 반도체 저장 장치
KR20200085985A (ko) * 2019-01-07 2020-07-16 삼성전자주식회사 다중 모드 전송선 및 그것을 포함하는 스토리지 장치
TWI810380B (zh) * 2019-02-22 2023-08-01 南韓商愛思開海力士有限公司 包括橋接晶粒的系統級封裝件

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679108A (zh) * 2002-06-27 2005-10-05 英特尔公司 存储缓冲器布置
JP2008123543A (ja) * 2002-08-23 2008-05-29 Elpida Memory Inc データ伝送方法、システム及びデバイス
JP2005339464A (ja) * 2004-05-31 2005-12-08 Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan 三次元実装回路の設計システム及び設計方法
US20100091537A1 (en) * 2006-12-14 2010-04-15 Best Scott C Multi-die memory device
KR20120042415A (ko) * 2010-10-25 2012-05-03 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
US9747037B2 (en) * 2011-06-24 2017-08-29 Rambus Inc. Extended-height DIMM
US20140289574A1 (en) * 2011-10-24 2014-09-25 Rambus Inc. Dram retention test method for dynamic error correction
US9076500B2 (en) * 2011-11-28 2015-07-07 Ps4 Luxco S.A.R.L. Memory module including plural memory devices and data register buffer
US20130194854A1 (en) * 2012-01-30 2013-08-01 Rambus Inc. Memory device comprising programmable command-and-address and/or data interfaces
CN103579209A (zh) * 2012-07-06 2014-02-12 辉达公司 用于dram在gpu之上的可替换3d堆叠方案
US20140110832A1 (en) * 2012-08-27 2014-04-24 Invensas Corporation Co-support circuit panel and microelectronic packages
CN108074600A (zh) * 2016-11-11 2018-05-25 爱思开海力士有限公司 半导体存储器装置

Also Published As

Publication number Publication date
US20230420356A1 (en) 2023-12-28
EP3837611A4 (en) 2022-05-11
US20210305142A1 (en) 2021-09-30
US11742277B2 (en) 2023-08-29
WO2020036878A1 (en) 2020-02-20
EP3837611A1 (en) 2021-06-23

Similar Documents

Publication Publication Date Title
US10884955B2 (en) Stacked and folded above motherboard interposer
US7072201B2 (en) Memory module
US20060180905A1 (en) IC package with signal land pads
US6532162B2 (en) Reference plane of integrated circuit packages
US9646947B2 (en) Integrated circuit with inductive bond wires
US9478522B2 (en) Electronic part, electronic device, and manufacturing method
CN109388826B (zh) 使能2.5d器件级静态时序分析的管芯接口
KR20150132523A (ko) 인-패키지 플라이-바이 시그널링
JP5574539B2 (ja) 半導体装置及び電子装置
US6628528B2 (en) Current sharing in memory packages
US20210098987A1 (en) Electrostatic discharge protection for stacked-die system
US6580619B2 (en) Multilayer reference plane in package devices
US11742277B2 (en) Packaged integrated device having memory buffer integrated circuit asymmetrically positioned on substrate
CN106649170B (zh) 能够采集高速信号的电子系统和电子设备
US8138787B2 (en) Apparatus and method for input/output module that optimizes frequency performance in a circuit
US10082534B2 (en) Directional pulse injection into a microelectronic system for electrostatic test
CN110781640B (zh) 消除反射的封装迹线设计
JP5982836B2 (ja) 集積回路装置及び試験方法
US20230078323A1 (en) Wideband Millimeter Wave Via Transition
US7574687B1 (en) Method and system to optimize timing margin in a system in package module
US20100195277A1 (en) Dual Layer Printed Circuit Board
TW200307363A (en) Electronic circuit device and electronic device package
JP2005063448A (ja) 積層型メモリモジュールおよびメモリシステム
KR100980404B1 (ko) Ｐｃｂ 장치
Siew et al. Effect of ground plane design for WLP with signal integrity modeling and analysis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination