CN1125346C - 防止集成电路误入测试模式的内置装置 - Google Patents

防止集成电路误入测试模式的内置装置 Download PDF

Info

Publication number
CN1125346C
CN1125346C CN98101709A CN98101709A CN1125346C CN 1125346 C CN1125346 C CN 1125346C CN 98101709 A CN98101709 A CN 98101709A CN 98101709 A CN98101709 A CN 98101709A CN 1125346 C CN1125346 C CN 1125346C
Authority
CN
China
Prior art keywords
signal
integrated circuit
test
test pattern
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98101709A
Other languages
English (en)
Other versions
CN1197213A (zh
Inventor
陈俊雄
孙葆祥
范姜弘宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Holtek Semiconductor Inc
Original Assignee
Holtek Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/843,786 external-priority patent/US6526536B1/en
Application filed by Holtek Semiconductor Inc filed Critical Holtek Semiconductor Inc
Publication of CN1197213A publication Critical patent/CN1197213A/zh
Application granted granted Critical
Publication of CN1125346C publication Critical patent/CN1125346C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文公开的集成电路包括：启动测试模式电路，它产生测试模式启动信号，使集成电路进入测试模式；自动复位电路，响应测试模式启动信号，防止集成电路在正常工作期间误入测试模式。

Description

防止集成电路误入测试模式的内置装置
本发明涉及一种集成电路，特别涉及设置于集成电路内，用以检测集成电路的测试模式从而防止集成电路误入测试模式的电路。
在生产和使用IC的各个阶段都可对集成电路(IC)进行测试。例如，随着生产的进行可完成多项测试来考核IC的功能和参数特性，以证明IC的规格。
为便于测试，现有技术的IC中通常的做法是为IC添加一个或多个输入和输出(I/O)管脚，专门用来接收在测试模式期间由自动测试设备产生的测试信号。但添加I/O管脚会增大IC的尺寸，这不是我们所希望的，因为这将增加封装成本。
为克服上述缺点，如图1所示，其他现有技术的IC是在IC1中包含一个测试模式检测电路12。IC1包含有正常模式工作电路11，它备有I/O管脚，原设计是在IC1的正常工作时作为I/O用。这个I/O管脚是复用的，用以接收测试模式检测电路12依次识别的测试模式启动信号。因此，图1所示的设置可以检测IC1的工作模式而不需添加管脚。
用作测试模式输入端与功能输入端的复用管脚仍具有一些固有的缺点。最主要的缺点是，在IC正常工作期间，由于突然的噪音等的存在，或是由于一个或多个电路元件偶然发生故障，常使IC误入测试模式。
为此，“正常工作”是指IC已被用于某个特殊系统或电路后的工作状态。“正常工作”是相对于生产期间进行测试时IC的工作状态而言的。鉴于上述缺点，希望IC只在生产期间进入测试模式，并有安全装置防止IC在正常工作期间误入测试模式。
因此，仍有必要克服现有技术IC的缺点，防止IC在正常工作期间误入测试模式。
因此，本发明的目的是提供一种IC，它无需另外的输入和输出测试管脚来进行测试工作。
本发明的另一个目的是提供一种IC，它利用功能管脚输入测试模式触发信号。
本发明的再一个目的是提供一种IC，利用内置测试模式检测电路来检测测试模式。
本发明还有一个目的是提供一种IC，用内置测试模式检测电路来识别经功能管脚输入的测试模式触发信号。
本发明的更进一步的目的是防止IC在正常工作时误入测试模式。
为达到这些目的，本发明提出一种IC，包括：启动测试模式电路，用于产生测试模式启动信号，以使IC进入测试模式；自动复位电路，响应测试模式启动信号，用于防止IC在正常工作期间误入测试模式。
按照本发明的一个实施例，自动复位电路含有：负沿跳变检测器，它响应测试模式启动信号的负沿而产生系统启动驱动信号；系统启动计时器，用于响应系统启动驱动信号产生第一复位信号，使IC复位，第一复位信号相对于系统启动驱动信号有一延迟。
按照本发明的一个实施例，启动测试模式电路包括：一个测试触发信号输入端，以接收测试触发信号；一个数据输入端，用于接收测试数据信号；一个存储器，用于储存测试数据模型；一个比较器，与存储器和数据输入端耦合，用于对测试数据信号和测试数据模型进行比较，产生比较信号；一个D型触发器，具有D输入端，该触发器与比较器耦合，用于接收比较信号；一个AND门，与触发器的Q输出相连，用于产生测试模式启动信号。触发器在预定时间周期后在其Q输出再产生待传送至AND门的比较信号。
按照本发明的IC还包含另一个AND门，它响应测试触发信号和反相的测试模式启动信号，产生第二复位信号，使IC在正常工作期间复位。
本发明还提供一种防止IC误入测试模式的方法，其中IC包含一个产生测试模式启动信号使IC进入测试模式的启动测试模式电路。该方法包括以下步骤：检测测试模式启动信号的负沿；响应测试模式启动信号的负沿产生系统启动驱动信号；及响应于复位IC的系统启动驱动信号产生第一复位信号，使IC复位。
根据本发明的一个实施例，该方法还包括相对于系统启动驱动信号将第一复位信号的产生延迟一预定时间周期的步骤。
按照本发明的方法还有一个步骤，即预存测试数据模型，它与正常工作期间预期输入的数据信号是不同的。按照本发明的另一个步骤是，当预储在启动测试模式电路的存储器中的测试数据模型与输入到启动测试模式电路的一串数据信号匹配时，才产生测试模式启动信号。
图1是现有技术的IC的示意框图，它含有内置测试模式检测电路；
图2是一种IC的示意框图，带有按照本发明实施例的内置测试模式检测电路；
图3是说明图2的IC的信号波形时序图。
下面详细描述实现本发明的目前设想的最佳模式。该说明并非局限意义上的描述，而仅是为了举例说明本发明实施例的一般性原理。本发明的范围已为所附的权利要求书所限定。在某些情况下，对已知的电路和部件不作详细描述，以免因不必要的细节而模糊了对本发明的描述。
图2展示了本发明一个实施例的内置测试模式检测电路200。系统时钟输入脚CK1、系统时钟输出脚CK2、以及常规IC的系统复位输入脚RES用作测试信号输入端。系统复位输入脚RES用作测试触发信号输入端。在IC生产期间，RES通常保持高电平。然而，当IC用在正常工作状态时，正常工作期间IC复位时，除非单次逻辑高或高电平脉冲加至RES脚，RES通常保持低电平。
为在IC生产期间激活测试模式检测电路，一通电检测器212接收外电源供给的电压VDD。通电检测器212向D型触发器(FF)207的R输入施加单逻辑高或高电平脉冲，使FF207的Q输出复位，输出低电平信号。
在高电平脉冲施加至FF207后，数据信号通过系统时钟输出脚CK2连续输入至门延迟电路201。AND门203耦合来自系统时钟输入脚CK1的写使能信号与反相的测试使能信号。来自系统时钟输入CK1脚的信号是一列或一串时钟信号。因此，AND门203的输出工作，激活移位寄存器(SR)202，使来自门延迟电路201的一串数据信号移位。
存储器204，如只读存储器(ROM)或可编程只读存储器(PROM)，用于预存储测试数据模型。在生产期间需要使IC进入测试模式时，将对应于测试数据模型的数据模型输入门延迟电路201。来自门延迟电路201的数据信号寄存在SR202中。比较器205则将SR202中的数据模型与预存储在存储器204中的测试数据模型进行比较。比较器205将输出“高”或“低”信号，分别指示SR202中和存储器204中的数据模型是“匹配”或“失配”。由此比较器205的“匹配”或“高”输出用于触发此IC的测试模式。所以作为防止IC在正常工作期间误入测试模式的安全措施，最好使预存储在存储器204中预存储完全不同于正常工作期间CK1和CK2接收到的通常数据模型的测试数据模型。
来自SR202的数据和比较器205的输出作为AND门206的输入。AND门206的输出送至FF207的D输入。经过FF207固有的延时后，D输入出现在FF207的Q输出端。由RES输入端提供的系统复位信号以及FF207的Q输出供给AND门208作为输入，用于产生测试使能或测试模式触发信号TEST。由于RES在生产期间通常维持高电平，来自FF207的Q输出的高电平信号将使AND门208产生高电平输出，代表测试使能信号TEST。TEST信号的高电平使得反相的TEST信号成为低电平，因而阻止SR202接受任何其它数据。TEST信号用于使IC进入测试模式。
在生产期间当希望IC退出测试模式时，使RES变低，进而引起AND门208输出低电平TEST信号。低电平TEST信号导致反相的TEST信号变高，因而允许SR202开始接受来自门延迟电路201的数据模型。这一直持续到需要IC再次进入测试模式时，此时经门延迟电路201输入一个相应于预存储在存储器204中的测试数据模型的数据模型。
由于RES在正常工作期间通常处于低电平，AND门208在正常工作期间通常输出低电平TEST信号，这样在正常工作期间通常将不会进入测试模式。
在正常工作期间IC将按以下方式复位。由于在正常工作期间RES通常处于低电平，单脉冲高电平信号加于RES脚。当RES恢复至其正常的低电平时，反相器213及或门214将使FF207复位，从而由其Q输出端输出一低电平信号。来自FF207的Q输出端的低电平信号将使AND门208的TEST信号在复位期间保持低电平。这个低电平的TEST信号加至AND门211的反相输入端，当与瞬时高电平RES信号同时耦合时，AND门211将产生RESET2信号使IC复位。因此这种电路配置实现了适于多种用途的复用功能管脚。
另一种防止IC在正常工作期间误入测试模式的安全措施是通过设置RES信号、反相器213和FF207提供的。由于RES在正常工作期间通常处于低电平，FF207的R输入端在正常工作期间将保持高电平，因此，FF207的Q输出端将保持低电平，因而使AND门208的输出保持低电平。
不幸的是，当如前节所述RES变“高”使IC复位时，FF207的Q输出可能产生高电平信号。这会因环境中的噪音等引起，或因来自FF207或任何其他电路元件的偶然故障引起。因此TEST信号变高，将导致误入测试模式而未使IC复位(因为RESET2将为低电平)。
本发明提供了一种自动复位电路220以防止IC在正常工作期间误入测试模式。自动复位电路220包含有负沿跳变检测器209和按以下方式工作的系统启动计时器210。当RES的单高电平信号后，恢复到其正常的低电平时，TEST信号变为低电平，并被负沿检测器209检测到。响应于TEST信号由高到低的逻辑电平变化，负沿检测器209产生系统启动驱动信号来启动可以是计数器的系统启动计时器210。计时器210计数一预定的延时，以使系统振荡器达到稳定，然后产生RESET1信号使IC复位。在IC由测试模式转换至正常工作时也发生此情况。
因此，自动复位电路220的工作就是每当TEST信号由高变低时提供一自动复位信号RESET1，即使发生失误而未提供RESET2信号的情况下，IC也会被RESET1信号复位。使IC复位就防止了IC进入测试模式。
所属领域的技术人员明白，测试模式检测电路200实际上为防止IC在正常工作时误入测试模式提供了三项安全措施。第一个安全措施是在存储器204中预储了独特的与众不同的数据模型，使得比较器205不太可能引起FF207产生测试使能信号TEST。第二个安全措施是通过设置通常的低电平RES信号、反相器213和FF207提供的，一般情况下会使AND门208在正常工作期间输出一低电平信号。第三个安全措施是由自动复位电路220提供的。提供了这三个安全措施就使IC很难在正常工作期间误入测试模式，同时有益于带复用管脚的IC实现其测试模式工作。
虽然上面结合本发明的特定实施例进行了说明，但还是应理解，可以作出许多修改而不背离此处所述的精神。所附的权利要求书拟覆盖这样一些不超出本发明的真实范围与精神的修改。

Claims (17)

1.一种集成电路，包括测试模式检测电路，其特征在于，测试模式检测电路包括：
测试触发信号输入端，用于接收测试触发信号；
数据输入端，用于接收测试数据信号；
存储器，用于储存测试数据模型；
比较器，与存储器和数据输入端相连，用于对测试数据信号和测试数据模型进行比较，从而产生比较信号；
第一与门，与数据输入端和比较器相连，用于生成比较信号；
D-触发器，具有D-输入端，并且与第一与门相连，用于延迟比较信号并且在预定时间段后在其Q-输出端再现比较信号；
第二与门，与触发器的Q-输出相连，用于生成测试模式启动信号，使得集成电路进入测试模式。
2.如权利要求1的集成电路，其中测试模式检测电路还包含第三与门，在集成电路的正常操作期间，第三与门响应于测试触发信号和反相的测试模式启动信号，生成第二复位信号。
3.如权利要求2的集成电路，其中测试触发信号输入端是集成电路的复位输入端。
4.如权利要求1的集成电路，其中测试模式检测电路还包含自动复位电路，用于在集成电路误入测试模式后使集成电路复位。
5.如权利要求4的集成电路，其中自动复位电路包括：
负沿跳变检测器，响应于测试模式启动信号的负沿以产生系统启动驱动信号；以及
系统启动计时器，响应于系统启动驱动信号从而产生第一复位信号，第一复位信号相对于系统启动驱动信号有一延时。
6.如权利要求1的集成电路，其中接收测试数据信号的数据输入端是集成电路的系统时钟信号的输出管脚。
7.如权利要求1的集成电路，其中测试模式检测电路还包括：
通电检测器，接收外电源供给的电压；
反相器，使测试触发信号反相；
或门，与触发器耦合，它响应于通电检测器和反相器，使触发器复位。
8.如权利要求1的集成电路，其中测试模式检测电路还包括：
移位寄存器，用于储存测试数据信号，并与比较器相连；
写使能输入端，用于接收写使能信号；及
第四与门，与写使能信号相连，它响应于反相的测试模式启动信号，使移位寄存器接收测试数据信号。
9.如权利要求8的集成电路，其中写使能信号输入端是输入集成电路系统的时钟信号的管脚。
10.如权利要求8的集成电路，其中测试模式检测电路还包含门延迟电路，它与移位寄存器相连，使测试数据信号被移位寄存器接收前，延迟预定的时间。
11.一种集成电路，其特征在于，该电路包括：
启动测试模式电路，用于产生测试模式启动信号，使集成电路进入测试模式；
自动复位电路，与启动测试模式电路相连，在正常操作期间，在集成电路误入测试模式后将集成电路复位。
12.如权利要求11的集成电路，其中自动复位电路包括：
负沿跳变检测器，响应于测试模式启动信号的负沿，产生系统启动驱动信号；
系统启动计时器，响应于系统启动驱动信号，产生第一复位信号，第一复位信号相对于系统启动驱动信号有一延时。
13.如权利要求12的集成电路，其中启动测试模式电路包括：
测试触发信号输入端，用于接收测试触发信号；
数据输入端，用于接收测试数据信号；
存储器，用于储存测试数据模型；
比较器，与存储器和数据输入端相连，用于比较测试数据信号和测试数据模型以产生比较信号；
D-触发器，具有D-输入端且与比较器相连，用于接收比较信号，在预定的时间段后，触发器在其Q-输出端再现比较信号；
第一与门，与触发器的Q输出耦合，产生测试模式启动信号。
14.如权利要求13的集成电路，还包含第二与门，响应于测试触发信号和反相的测试模式启动信号用于在集成电路正常工作期间产生第二复位信号。
15.一种防止集成电路在正常工作期间误入测试模式的方法，其中的集成电路包括启动测试模式电路，它产生测试模式启动信号，使集成电路进入测试模式，其特征在于，该方法包括以下步骤：
(a)在集成电路的正常操作期间，生成测试模式启动信号；
(b)在接收到测试模式启动信号后，使集成电路复位。
16.如权利要求15的方法，步骤(b)还包括：在收到测试模式启动信号经过预定时间段后使集成电路复位。
17.如权利要求15的方法，还包括：
(a1)检测测试模式启动信号的负沿；
(a2)响应于测试模式启动信号的负沿，对预定的时间延迟进行计数；
(a3)在预定的时间延迟后生成第一复位信号，以使集成电路复位。
CN98101709A 1997-04-21 1998-04-21 防止集成电路误入测试模式的内置装置 Expired - Fee Related CN1125346C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US843786 1997-04-21
US08/843,786 US6526536B1 (en) 1996-12-12 1997-04-21 Apparatus within an integrated circuit for preventing the integrated circuit from erroneously entering a test mode operation

Publications (2)

Publication Number Publication Date
CN1197213A CN1197213A (zh) 1998-10-28
CN1125346C true CN1125346C (zh) 2003-10-22

Family

ID=25291010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98101709A Expired - Fee Related CN1125346C (zh) 1997-04-21 1998-04-21 防止集成电路误入测试模式的内置装置

Country Status (5)

Country Link
JP (1) JP3053316U (zh)
KR (1) KR19980065071U (zh)
CN (1) CN1125346C (zh)
DE (1) DE29807139U1 (zh)
GB (1) GB2324613A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001256711A (ja) 2000-03-14 2001-09-21 Alps Electric Co Ltd Ｆｄｄ装置用ｉｃのテストモード切換方法およびテストモード切換装置、ｆｄｄ装置
US7574638B2 (en) * 2005-02-03 2009-08-11 Samsung Electronics Co., Ltd. Semiconductor device tested using minimum pins and methods of testing the same
CN102455962A (zh) * 2010-10-29 2012-05-16 上海三旗通信科技股份有限公司 一种通过电流检测自动启动程序测试的方法
CN104678284B (zh) * 2013-12-03 2017-11-14 北京中电华大电子设计有限责任公司 一种提高芯片健壮性的新型测试控制电路和方法
CN105759190B (zh) * 2016-02-23 2018-09-28 工业和信息化部电子第五研究所 Mos管参数退化的检测电路
CN106918775A (zh) * 2017-04-21 2017-07-04 成都锐成芯微科技股份有限公司 芯片测试模式的进入方法
CN109406986A (zh) * 2018-10-11 2019-03-01 深圳忆联信息系统有限公司 测试模式复位控制方法、装置、计算机设备和存储介质
CN111175645B (zh) * 2020-03-12 2021-03-16 杭州芯耘光电科技有限公司 一种测试电路及其构成的集成电路和测试设定方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077738A (en) * 1988-12-30 1991-12-31 Intel Corporation Test mode enable scheme for memory
US5072138A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequential clocked access codes for test mode entry
US5377200A (en) * 1992-08-27 1994-12-27 Advanced Micro Devices, Inc. Power saving feature for components having built-in testing logic

Also Published As

Publication number Publication date
CN1197213A (zh) 1998-10-28
DE29807139U1 (de) 1998-08-06
JP3053316U (ja) 1998-10-27
KR19980065071U (ko) 1998-11-25
GB9807859D0 (en) 1998-06-10
GB2324613A (en) 1998-10-28

Similar Documents

Publication Publication Date Title
CN1125346C (zh) 防止集成电路误入测试模式的内置装置
US6856202B2 (en) Phase/frequency detector and phase lock loop circuit
US8107577B2 (en) Communication protocol method and apparatus for a single wire device
CN1193426A (zh) 无错误时钟脉冲启动电路
US7342427B1 (en) Automatic clock based power-down circuit
US5555213A (en) Interface circuit, system and method for interfacing an electronic device and a synchronous state machine having different clock speeds
GB2268645A (en) A lock detection circuit for a phase lock loop
JP3367465B2 (ja) 発振周波数調整装置
EP0769748B1 (fr) Cellule intégrable DDC dédiée à un microprocesseur
JPH0624356B2 (ja) データ転送方式
JPH02272907A (ja) 比較回路
CN102651647A (zh) 延迟锁相回路及时脉信号产生方法
CN1148874C (zh) 一种时钟信号脉冲丢失检测电路
US6526536B1 (en) Apparatus within an integrated circuit for preventing the integrated circuit from erroneously entering a test mode operation
US6115438A (en) Method and circuit for detecting a spurious lock signal from a lock detect circuit
CN1090351C (zh) 改进的微机用复位信号产生的方法和装置
JP2001521244A (ja) 回路のエラー監視装置をチェックする方法と装置
GB2281794A (en) Monitoring abnormality in a clock driver
US5966034A (en) Method and device for the filtering of a pulse signal
KR930010940B1 (ko) 입력인지 회로
US6344800B1 (en) Vending machine display
US20060140285A1 (en) Digital filter circuit and method for blocking a transmission line reflection signal
JPS593781B2 (ja) デ−タ検査装置
JP3384671B2 (ja) 位相比較器
CN1797948A (zh) 可编程异步触发延时器及其使用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Applicant after: Shengqun Semiconductor Co., Ltd.

Applicant before: Hetai Semiconductor Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HETAI SEMICONDUCTOR CO., LTD. TO: SHENGQUN SEMICONDUCTOR CO., LTD.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031022

Termination date: 20110421