CN112510069A - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN112510069A
CN112510069A CN202011363144.5A CN202011363144A CN112510069A CN 112510069 A CN112510069 A CN 112510069A CN 202011363144 A CN202011363144 A CN 202011363144A CN 112510069 A CN112510069 A CN 112510069A
Authority
CN
China
Prior art keywords
layer
insulating layer
active layer
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011363144.5A
Other languages
English (en)
Other versions
CN112510069B (zh
Inventor
郭远征
黄鹏
高涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011363144.5A priority Critical patent/CN112510069B/zh
Publication of CN112510069A publication Critical patent/CN112510069A/zh
Priority to PCT/CN2021/123304 priority patent/WO2022111087A1/zh
Application granted granted Critical
Publication of CN112510069B publication Critical patent/CN112510069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开是关于一种显示基板及其制作方法、显示装置，属于显示器领域。包括衬底基板、第一晶体管、第二晶体管和第一绝缘层。第一晶体管包括第一有源层和第一栅极绝缘层，第二晶体管包括第二有源层。第一有源层位于衬底基板的第一表面，第一栅极绝缘层位于第一有源层远离第一表面的一面且覆盖第一有源层。第一绝缘层位于第一栅极绝缘层远离第一表面的一面，第一绝缘层具有第一开口，第一开口贯穿第一绝缘层，第二有源层位于第一开口内的第一栅极绝缘层上，第二有源层采用氧化物半导体材料制作。第一有源层和第二有源层之间间隔的绝缘层减少，更易弯折，提高了柔性显示面板的弯折性能。

Description

显示基板及其制作方法、显示装置
技术领域
本公开涉及显示器领域，特别涉及一种显示基板及其制作方法、显示装置。
背景技术
柔性显示面板具有可折叠性，受到越来越多的关注。柔性显示面板包括显示基板，显示基板具有多个阵列排布的像素区域，每个像素区域内设置有一个有机发光二极管(Organic Light-Emitting Diode，OLED)和一个像素电路，该像素电路用于控制所连接的发光二极管发光。
像素电路包括第一晶体管和第二晶体管，第一晶体管的有源层和第二晶体管的有源层的材料不同，所以二者的有源层是分开制作的。相关技术中，第一晶体管的有源层和第二晶体管的有源层之间布置至少两层无机绝缘层，无机绝缘层不易弯折，导致柔性显示面板的弯折性能较差。
发明内容
本公开实施例提供了一种显示基板及其制作方法、显示装置，提高柔性显示面板的弯折性能。所述技术方案如下：
一方面，本公开提供了一种显示基板，所述显示基板包括：
衬底基板，具有第一表面；
第一晶体管，包括第一有源层和第一栅极绝缘层，所述第一有源层位于所述衬底基板的第一表面，所述第一栅极绝缘层位于所述第一有源层远离所述第一表面的一面且覆盖所述第一有源层；
第一绝缘层，位于所述第一栅极绝缘层远离所述第一表面的一面，所述第一绝缘层具有第一开口，所述第一开口贯穿所述第一绝缘层；
第二晶体管，包括第二有源层，所述第二有源层位于所述第一开口内，所述第二有源层在所述第一表面的正投影与所述第一有源层在所述第一表面的正投影错开，所述第二有源层采用氧化物半导体材料制成。
在本公开实施例的一种实现方式中，所述第一绝缘层的耐热温度大于350摄氏度。
在本公开实施例的一种实现方式中，所述第一绝缘层包括光敏聚酰亚胺层。
在本公开实施例的一种实现方式中，在垂直于所述第一表面的方向上，所述第一绝缘层的厚度小于或等于3微米。
在本公开实施例的一种实现方式中，所述第一晶体管还包括第一控制极、第一极和第二极，所述第一控制极位于所述第一栅极绝缘层远离所述第一表面的一面，所述第一绝缘层覆盖所述第一控制极；所述第一极和所述第二极贯穿所述第一绝缘层和所述第一栅极绝缘层并与所述第一有源层电连接；
所述第二晶体管还包括第二栅极绝缘层、第二控制极、第二绝缘层、第三极和第四极，所述第二栅极绝缘层、所述第二控制极沿远离所述第一表面的方向，依次层叠在所述第二有源层上，所述第二绝缘层覆盖所述第二有源层、所述第二栅极绝缘层和所述第二控制极，所述第三极和所述第四极贯穿所述第二绝缘层，所述第三极分别与所述第二有源层和所述第一控制极电连接，所述第四极与所述第二有源层电连接；
其中，所述第二栅极绝缘层、所述第二控制极和所述第二绝缘层均位于所述第一开口中。
在本公开实施例的一种实现方式中，所述第一绝缘层和所述第一栅极绝缘层中具有第一过孔，所述第一极和所述第二极通过不同的所述第一过孔与所述第一有源层电连接。
在本公开实施例的一种实现方式中，所述第二绝缘层包裹所述第二有源层、所述第二栅极绝缘层和所述第二控制极，所述第二绝缘层中具有第二过孔，所述第三极和所述第四极通过不同的所述第二过孔与所述第二有源层电连接。
在本公开实施例的一种实现方式中，所述显示基板还包括：
平坦化层，位于所述第一绝缘层远离所述第一表面的一面，所述平坦化层覆盖所述第一极、所述第二极、所述第三极、所述第四极、所述第二绝缘层和所述第一绝缘层；
阳极层，位于所述平坦化层远离所述第一表面的一面，所述阳极层与所述第二极电连接；
其中，所述阳极层在所述第一表面的正投影与所述第二有源层在所述第一表面的正投影错开。
在本公开实施例的一种实现方式中，所述第一有源层在所述第一表面的正投影位于所述阳极层在所述第一表面的正投影内。
在本公开实施例的一种实现方式中，所述平坦化层为有机层。
在本公开实施例的一种实现方式中，所述第一有源层为低温多晶硅层。
在本公开实施例的一种实现方式中，所述第二有源层为铟镓锌氧化物半导体层。
在本公开实施例的一种实现方式中，所述衬底基板为聚酰亚胺基板。
另一方面，本公开提供了一种显示基板的制作方法，所述方法包括：
提供一衬底基板，所述衬底基板具有第一表面；
在所述衬底基板的第一表面制作第一晶体管的第一有源层；
在所述第一有源层远离所述第一表面的一面制作所述第一晶体管的第一栅极绝缘层，所述第一栅极绝缘层覆盖所述第一有源层；
在所述第一栅极绝缘层远离所述第一表面的一面上制作第一绝缘层，所述第一绝缘层具有第一开口，所述第一开口贯穿所述第一绝缘层；
在所述第一开口内制作第二晶体管的第二有源层，所述第二有源层采用氧化物半导体材料制作，所述第二有源层在所述第一表面的正投影与所述第一有源层在所述第一表面的正投影错开。
在本公开实施例的一种实现方式中，所述方法还包括：
在所述第一绝缘层上制作第三过孔，露出所述第一栅极绝缘层；
在所述第一栅极绝缘层露出的部分上制作第四过孔，露出所述第一有源层，所述第四过孔与所述第三过孔连通构成第一过孔；
在所述第一绝缘层远离所述第一表面的一面制作所述第一晶体管的第一极和第二极，所述第一极和所述第二极通过不同的所述第一过孔与所述第一有源层电连接。
另一方面，本公开提供了一种显示装置，所述显示装置包括上述任一方面所述的显示基板。
本公开实施例提供的技术方案带来的有益效果是：
在本公开实施例中，衬底基板上制作有第一晶体管，第一晶体管上设置第一绝缘层，也即第一晶体管的第一有源层和第一栅极绝缘层位于第一绝缘层下方，第一绝缘层具有第一开口，且第二晶体管的第二有源层位于第一开口内。同时第二有源层位于第一栅极绝缘层上，也即第一有源层和第二有源层之间只间隔了一层第一栅极绝缘层。第一有源层和第二有源层之间间隔的绝缘层减少，更易弯折，提高了柔性显示面板的弯折性能。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种显示基板的俯视图；
图2是本公开实施例提供的一种2T1C像素电路的电路图；
图3是本公开实施例提供的一种7T1C像素电路的电路图；
图4是本公开实施例提供的一种第一晶体管和第二晶体管连接方式示意图；
图5是图4中源漏金属层与第一控制极位置关系的俯视图；
图6是本公开实施例提供的另一种第一晶体管和第二晶体管连接方式示意图；
图7是本公开实施例提供的一种显示基板的制作方法流程图；
图8是本公开实施例提供的一种显示基板的制作方法流程图；
图9是本公开实施例提供的一种显示基板的制作过程图；
图10是本公开实施例提供的一种显示基板的制作过程图；
图11是本公开实施例提供的一种显示基板的制作过程图；
图12是本公开实施例提供的一种显示基板的制作过程图；
图13是本公开实施例提供的一种显示基板的制作过程图；
图14是本公开实施例提供的一种显示基板的制作过程图；
图15是本公开实施例提供的一种显示基板的制作过程图；
图16是本公开实施例提供的一种显示基板的制作过程图；
图17是本公开实施例提供的一种显示基板的制作过程图；
图18是本公开实施例提供的一种显示基板的制作过程图；
图19是本公开实施例提供的一种显示基板的制作过程图；
图20是本公开实施例提供的一种显示基板的制作过程图；
图21是本公开实施例提供的一种显示基板的制作过程图；
图22是本公开实施例提供的一种显示基板的制作过程图；
图23是本公开实施例提供的一种显示基板的制作过程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种显示基板的俯视图。参见图1，显示基板中具有阵列排布的多个像素区域，像素区域包括红色像素区域R(Red)、绿色像素区域G(Green)、蓝色像素区域B(Blue)和白色像素区域W(White)。在其他实现方式中，像素区域可以不包括白色像素区域W。
在本公开实施例中，OLED像素电路包括低温多晶硅(Low Temperature Poly-silicon，LTPS)薄膜晶体管(Thin Film Transistor，TFT)和氧化物(Oxide)TFT。在像素电路中，驱动晶体管多为低温多晶硅薄膜晶体管，与驱动晶体管的控制极电连接的晶体管为氧化物薄膜晶体管，以减小晶体管漏电流对驱动晶体管的控制极电位的影响。例如，在如图2所示的2T1C的像素电路中，驱动晶体管T1为低温多晶硅薄膜晶体管，开关晶体管T2为氧化物薄膜晶体管。再例如，在如图3所示的7T1C的像素电路中，驱动晶体管T5为低温多晶硅薄膜晶体管，与驱动晶体管T5的控制极电连接的第一复位晶体管T3和补偿晶体管T4可以为氧化物薄膜晶体管；除了前述的第一复位晶体管T3、补偿晶体管T4和驱动晶体管T5之外，图3中其他的晶体管可以是但不限于是LTPS晶体管。
图2是本公开实施例提供的一种2T1C像素电路的电路图。参见图2，VDD为第一电压信号端，Data为数据信号端，Gate为扫描信号端。驱动晶体管T1的第一极通过第二节点N2分别与电容Cst的一个极板以及第一电压信号端电连接，驱动晶体管T1的第二极与OLED电连接；开关晶体管T2的第一极与数据信号端电连接，开关晶体管T2的第二极通过第一节点N1分别与驱动晶体管T1的控制极以及电容Cst的另一个极板电连接，开关晶体管T2的控制极与扫描信号端(Gate)电连接。在数据写入阶段，扫描信号端向开关晶体管T2的控制极提供扫描信号，使开关晶体管T2导通，数据信号端通过开关晶体管T2向第一节点N1提供数据电压。在发光阶段，开关晶体管T2关断，在数据电压的作用下，驱动晶体管T1导通，第一电压信号端提供的电压经过驱动晶体管T1，驱动OLED发光。
其中，上述驱动晶体管T1和开关晶体管T2均为薄膜晶体管，控制极为薄膜晶体管的栅极，第一极为薄膜晶体管的源极和漏极中的一个，第二极为薄膜晶体管的源极和漏极中的另一个。
需要说明的是，图2中显示的是2T1C(两个晶体管，一个电容)的电路图，在2T1C的像素电路中，驱动晶体管T1为低温多晶硅薄膜晶体管，开关晶体管T2为氧化物薄膜晶体管，也即第一晶体管为驱动晶体管T1，第二晶体管为开关晶体管T2。该电路仅仅是一种示例，在其他实现方式中显示基板中的电路也可以是其他形式。例如7T1C等，具体电路图参见图3。
图3是本公开实施例提供的一种7T1C像素电路的电路图。参见图3，Reset为复位信号端，EM为发光控制信号端，Vinit为初始化电压端，VSS为第二电压信号端，且第一电压信号端VDD用于提供第一电压信号，第二电压信号端VSS用于提供第二电压信号，第一电压信号相对于第二电压信号为高电平信号。T3为第一复位晶体管，T4为补偿晶体管，T5为驱动晶体管，T6为开关晶体管，T7为第一发光控制晶体管，T8为第二发光控制晶体管，T9为第二复位晶体管。第一复位晶体管T3的控制极与复位信号端电连接，第一复位晶体管T3的第一极与初始化电压端电连接，第一复位晶体管T3的第二极通过第三节点N3与补偿晶体管T4的第二极电连接，第一复位晶体管T3的第二极通过第四节点N4与驱动晶体管T5的控制极电连接，并同时与电容Cst的一块极板电连接。补偿晶体管T4的控制极与扫描信号端电连接，补偿晶体管T4的第一极通过第五节点N5与驱动晶体管T5的第二极和第二发光控制晶体管T8的第一极电连接。开关晶体管T6的第二极通过第六节点N6与驱动晶体管T5的第一极和第一发光控制晶体管T7的第二极电连接，开关晶体管T6的第一极与数据输入端电连接，开关晶体管T6的控制极与扫描信号端电连接。第一发光控制晶体管T7的第一极通过第七节点N7与电容Cst的另一块极板电连接，同时第一发光控制晶体管T7的第一极与第一电压信号端电连接，第一发光控制晶体管T7的控制极与发光控制信号端电连接。第二发光控制晶体管T8的控制极与发光控制信号端电连接，第二发光控制晶体管T8的第二极通过第八节点N8与第二复位晶体管T9的第二极电连接，同时与OLED的一端电连接，OLED的另一端与第二电压信号端电连接，第二复位晶体管T9的第一极与另一初始化电压端(Vinit n+1)电连接，第二复位晶体管T9的控制极与另一复位信号端(Reset n+1)电连接。
其中，上述晶体管均为薄膜晶体管，控制极为薄膜晶体管的栅极，第一极为薄膜晶体管的源极和漏极中的一个，第二极为薄膜晶体管的源极和漏极中的另一个。
在图3所示的7T1C的像素电路中，驱动晶体管T5为低温多晶硅薄膜晶体管，第一复位晶体管T3和补偿晶体管T4为氧化物薄膜晶体管，也即第一晶体管为驱动晶体管T5，第二晶体管为第一复位晶体管T3或补偿晶体管T4。其中，第二发光控制晶体管T8也可以为低温多晶硅薄膜晶体管，此时，第一晶体管为第二发光控制晶体管T8，第二晶体管为补偿晶体管T4。
图4是本公开实施例提供的一种第一晶体管和第二晶体管连接方式示意图。参见图4，显示基板包括：衬底基板10、第一晶体管20、第二晶体管40和第一绝缘层30。衬底基板10具有第一表面101，第一晶体管20包括第一有源层201和第一栅极绝缘(Gate Insulator，GI)层202，第二晶体管40包括第二有源层401。第一有源层201位于衬底基板10的第一表面101，第一栅极绝缘层202位于第一有源层201远离第一表面101的一面且覆盖第一有源层201。第一绝缘层30位于第一栅极绝缘层202远离第一表面101的一面。第一绝缘层30具有第一开口301，第一开口301贯穿第一绝缘层30，第二有源层401位于第一开口301内的第一栅极绝缘层202上。其中，第二有源层401采用氧化物半导体材料制成，第一有源层201在第一表面101的正投影与第二有源层401在第一表面101的正投影错开。
在本公开实施例中，衬底基板上制作有第一晶体管，第一晶体管上设置第一绝缘层，也即第一晶体管的第一有源层和第一栅极绝缘层位于第一绝缘层下方，第一绝缘层具有第一开口，且第二晶体管的第二有源层位于第一开口内。同时第二有源层位于第一栅极绝缘层上，也即第一有源层和第二有源层之间只间隔了一层第一栅极绝缘层。第一有源层和第二有源层之间间隔的绝缘层减少，更易弯折，提高了柔性显示面板的弯折性能。
在本公开实施例中，第一有源层201为第一晶体管20的沟道区，第二有源层401为第二晶体管40的沟道区。
在本公开实施例中，第一有源层201在第一表面101的正投影与第二有源层401在第一表面101的正投影错开，表示第一有源层201在第一表面101的正投影与第二有源层401在第一表面101的正投影没有重合的部分。
在本公开实施例中，OLED是电流驱动器件，驱动晶体管的作用是向OLED提供电流，从而使得OLED发光。通过驱动晶体管的驱动电流大小与驱动晶体管的阈值电压有关，驱动晶体管的阈值电压与驱动晶体管的有源层的材料有关。为了保证驱动晶体管阈值电压的稳定，通常有源层采用选用多晶硅材料制作。
而对于与驱动晶体管的栅极电连接的晶体管而言，其作用主要是控制数据信号写入电容，从而控制驱动晶体管的通断，为了保证对于驱动晶体管通断控制的准确性，需要保证与驱动晶体管的栅极电连接的晶体管的漏电流较小，晶体管的漏电流同样与晶体管的有源层的材料有关。为了保证晶体管漏电流较小，有源层采用选用氧化物半导体材料制作。
也即，第一有源层201采用多晶硅(Poly-Si，P-si)材料制作，第二有源层401采用氧化物半导体材料制作，第二晶体管40可以称为氧化物薄膜晶体管。
示例性地，第一有源层201为低温多晶硅层。低温多晶硅的电子移动速度快，可以提高驱动晶体管的反应速度，从而提高显示装置的显示效果。
示例性地，第二有源层401为铟镓锌氧化物(IGZO)半导体层。铟镓锌氧化物的迁移率高，可以显著减小漏电流。
在本公开实施例中，第一绝缘层30为有机层。
有机层的弯折性能好，更易弯折，将第一绝缘层30布置为有机层更利于显示基板的弯折。
在本公开实施例的中，第一绝缘层30的耐热温度大于350摄氏度(℃)。
由于第一绝缘层30的第一开口301内布置有第二有源层401，第二有源层401在制作的过程中需要经过高温退火处理，限定第一绝缘层30的耐热温度，保证在高温退火的过程中第一绝缘层30的性能不会因为高温改变。
在本公开实施例中，第一绝缘层30的耐热温度大于350摄氏度表示第一绝缘层30在350摄氏度的环境中持续60分钟，第一绝缘层30的热失重率小于1％，且在对第一绝缘层30进行刻蚀时，可以在第一绝缘层30中制作直径小于4微米(μm)的过孔。第一绝缘层30的断裂伸长率(Elongation)大于10％，第一绝缘层30的热膨胀系数(Coefficient of ThermalExpansion，CTE)小于40ppm/℃(温度每变化1℃热膨胀系数的改变量小于40个百万分之一)。由于需要在第一绝缘层30上制作第一极、第二极、第三极和第四极，且需要对第一极和第二极所在的膜层，以及第三极和第四极所在的膜层进行显影和刻蚀等操作，所以需保证第一绝缘层30固化(Curing)后，第一绝缘层30能够经受住剥离溶液、显影液或刻蚀液等有机溶剂腐蚀，保证第一绝缘层30的耐腐蚀性。
示例性地，第一绝缘层30包括光敏聚酰亚胺(PSPI)层。
再次参见图4，第一晶体管20还包括第一控制极203、第一极241和第二极242，第二晶体管40还包括第二栅极绝缘层402、第二控制极403、第二绝缘层50、第三极441和第四极442。第一极241和第二极242位于第一源漏(Source Drain，SD)金属层204中，第三极441和第四极442位于第二源漏金属层404中。
第一控制极203位于第一栅极绝缘层202远离第一表面101的一面，第一绝缘层30覆盖第一控制极203，第一极241和第二极242贯穿第一绝缘层30和第一栅极绝缘层202，第一极241和第二极242均与第一有源层201电连接。第二栅极绝缘层402位于第二有源层401远离第一表面101的一面，第二控制极403位于第二栅极绝缘层402远离第一表面101的一面。第二绝缘层50位于第二有源层401远离第一表面101的一面，且第二绝缘层50覆盖第二有源层401、第二栅极绝缘层402和第二控制极403。第三极441和第四极442贯穿第二绝缘层50，且第三极441分别与第二有源层401和第一控制极203电连接，第四极442与第二有源层401电连接。
第一栅极绝缘层202位于第一有源层201与第一控制极203之间，通过第一栅极绝缘层202将第一有源层201和第一控制极203隔开。
同样地，第二栅极绝缘层402将第二有源层401和第二控制极403隔开。
示例性地，第一栅极绝缘层202可以为氧化硅(SiOx)层。
示例性地，第二栅极绝缘层402可以为氧化硅层或氮化硅(SiNx)层。
第一绝缘层30位于第一控制极203和第一源漏金属层204之间。
同样地，第二绝缘层50位于第二控制极403和第二源漏金属层404之间。
示例性地，第一控制极203可以是金属或氧化铟锡等材料制作。第二控制极403可以是金属或氧化铟锡等材料制作。其中，制作第一控制极203和第二控制极403的材料可以相同也可以不同。
需要说明的是，上述的第一源漏金属层204和第二源漏金属层404仅仅作为命名，并不代表制作第一源漏金属层204和第二源漏金属层404的材料仅为金属，例如还可以是金属氧化物。
示例性地，第一极241和第二极242可以是金属或氧化铟锡等材料制作。第三极441和第四极442可以是金属或氧化铟锡等材料制作。其中，制作第一极241和第二极242，以及第三极441和第四极442的材料可以相同也可以不同。
示例性地，第二绝缘层50可以为无机绝缘层，例如氮化硅绝缘层，也可以为有机绝缘层，例如环氧树脂绝缘层。氮化硅和环氧树脂的绝缘性好，保证第二绝缘层50的绝缘性。
在本公开实施例中，第一控制极203为第一晶体管20的栅极，第一极241为第一晶体管20的源极和漏极中的一个，第二极242为第一晶体管20的源极和漏极中的另一个。第二控制极403为第二晶体管40的栅极，第三极441为第二晶体管40的源极和漏极中的一个，第四极442为第二晶体管40的源极和漏极中的另一个。
图4示出的为截面图，与第一控制极203连接的第三极441在该截面图中并未全部示出，实际图4中第三极441的两个部分通过连接部443(参见图5)连接，图5的俯视图仅表示源漏金属层与第一控制极的俯视位置关系。
图5是图4中源漏金属层与第一控制极位置关系的俯视图。参见图5，第三极441的连接部443绕过第一极241和第一控制极203连接。
图4所示的第一晶体管20和第二晶体管40的结构只是一种示例，在其他实现方式中，第一晶体管20和第二晶体管40也可以为其他结构，例如，第一晶体管20和第二晶体管40可以为底栅结构的晶体管，或者为双栅结构的晶体管。
在图4所示的第一晶体管和第二晶体管连接方式中，第一晶体管20为图2中的驱动晶体管T1，第二晶体管40为图2中的开关晶体管T2，或第一晶体管20为图3中的驱动晶体管T5，第二晶体管40为图3中的第一复位晶体管T3或补偿晶体管T4。当第一晶体管20为图3中的第二发光控制晶体管T8，第二晶体管40为图3中的补偿晶体管T4时，第一晶体管和第二晶体管连接方式参见图6。
图6是本公开实施例提供的另一种第一晶体管和第二晶体管连接方式示意图。参见图6，第二晶体管40为氧化物薄膜晶体管，第一晶体管20为低温多晶硅晶体管，但此时第一晶体管20并不为驱动晶体管。例如，第二晶体管40为图3的7T1C像素电路中的补偿晶体管T4，第一晶体管20为图3的7T1C像素电路中的第二发光控制晶体管T8。此时，第二晶体管40的第三极441与第一晶体管20的第一极241电连接。
在本公开实施例中，上述所述的2T1C和7T1C像素电路的连接方式仅为示例，实际的连接方式不限于这两种连接方式。
在本公开实施例中，第二栅极绝缘层402、第二控制极403和第二绝缘层50均位于第一开口301中。
由于，第一绝缘层30为有机层，有机层的厚度较厚，也即第一开口301的深度较大，可用于布置第二栅极绝缘层402、第二控制极403和第二绝缘层50。
在本公开实施例中，衬底基板10为聚酰亚胺(Polyimide，PI)基板。聚酰亚胺更易弯折保证显示基板的弯折性。
在本公开实施例中，在垂直于第一表面101的方向a上，第一绝缘层30的厚度小于或等于3微米(μm)。
再次参见图4和图6，第一绝缘层30和第一栅极绝缘层202中具有第一过孔302，第一极241和第二极242通过不同的第一过孔302与第一有源层201电连接。
如图4和图6所示，第一绝缘层30中具有第三过孔303，第一栅极绝缘层202中具有第四过孔221，第三过孔303与第四过孔221连通，共同构成第一过孔302。
如图4和图6所示，第二绝缘层50包裹第二有源层401、第二栅极绝缘层402和第二控制极403，即第二绝缘层50将第二有源层401、第二栅极绝缘层402和第二控制极403的表面和侧面均包裹住，避免后续在对第三极441和第四极442所在的膜层进行刻蚀时，影响第二有源层401、第二栅极绝缘层402和第二控制极403。
同样地，第二绝缘层50中具有第二过孔501，第三极441和第四极442通过不同的第二过孔501与第二有源层401电连接。
如图4所示，第一绝缘层30中具有第五过孔304，第三极441通过第五过孔304与第一控制极203电连接。
在本公开实施例中，第一绝缘层30中和第一栅极绝缘层202中具有多个第一过孔302，一个第一晶体管包括两个第一过孔302。第二绝缘层50中具有多个第二过孔501，一个第二晶体管中包括两个第二过孔501。
再次参见图4和图6，显示基板还包括：平坦化(Planarization，PLN)层60和阳极(Anode)层70。平坦化层60位于第一绝缘层30远离第一表面101的一面，平坦化层60覆盖第一极241、第二极242、第三极441、第四极442、第一绝缘层30和第二绝缘层50。阳极层70位于平坦化层60远离第一表面101的一面，阳极层70与第二极242电连接。
在本公开实施例中，平坦化层60可以使制作了源漏金属层的显示基板的表面更加平坦，从而能够更好地制作后续膜层，同时保证最终制成的显示面板的平整性。
在本公开实施例的一种实现方式中，平坦化层60为有机层。有机层的弯折性能好，使得显示基板更易弯折。
示例性地，平坦化层60可以为树脂(Resin)层，树脂具有绝缘性，且弯折性能较好。
在本公开实施例中，第一晶体管20和第二晶体管40被衬底基板10和平坦化层60包裹，衬底基板10和平坦化层60均是有机材料制作，使得第一晶体管20和第二晶体管40更易弯折。
在本公开实施例中，阳极层70可以为金属层，采用金属层作为阳极层70，能够保证信号传输的稳定性。
如图4和图6所示，平坦化层60中具有第六过孔601，阳极层70通过第六过孔601与第二极242电连接。
在本公开实施例的一种实现方式中，第一有源层201在第一表面101的正投影位于阳极层70在第一表面101的正投影内。
将第一晶体管20制作在阳极层70下方，通过阳极层70对第一晶体管20进行遮挡，增大显示基板的开口率。
在本公开实施例的一种实现方式中，阳极层70在第一表面101的正投影与第二有源层401在第一表面101的正投影错开。
第二有源层401为氧化物半导体层，氧化物半导体材料对光较为敏感，在光照下会影响第二稳定性。阳极层70在第一表面101的正投影与第二有源层401在第一表面101的正投影错开，也即第二有源层401距离阳极层70较远。由于阳极层70上具有发光(Electroluminescence，EL)器件100，虽然阳极层70为金属层，可以遮挡光，但发光器件100下方的阳极层70并不能完全遮挡住发光器件的光线，例如发光器件100发出的光会通过阳极层70侧边的缝隙向下衬底基板一侧照射，而第二有源层401距离阳极层70较远，就能使得发光器件100照射到第二有源层401上的光很少，甚至光线照射不到第二有源层401上，减小了发光器件的光线对第二有源层401的影响。
在相关技术中，第二有源层401和第一有源层201之间间隔至少两层绝缘层，且第二有源层401位于绝缘层上，使得在垂直于第一表面101的方向a上，第二有源层401距离阳极层70较近。而本公开实施例中，第二有源层401位于第一绝缘层30的第一开口301内，相比相关技术，在垂直于第一表面101的方向a上，本公开实施例中的第二有源层401同样距离阳极层70较远，可以减小光对第二有源层401的影响。
如图4和图6所示，显示基板还包括：像素界定层(Pixel Definition Layer，PDL)110，像素界定层110位于阳极层70远离第一表面101的一面。且像素界定层110内具有第二开口1101，第二开口1101贯穿像素界定层110。第二开口1101中布置有发光器件100，发光器件100与阳极层70电连接。
在本公开实施例中，发光器件100包括依次层叠在阳极层70上的空穴传输层、有机发光层、电子传输层和阴极层，电子传输层、有机发光层及空穴传输层布置在像素界定层110的第二开口1101内，阴极层覆盖在像素界定层110的上方。
可选地，如图4和图6所示，像素界定层110上布置有间隔物(Photo Spacer，PS)层120，间隔物层120在蒸镀有机发光层时，用于支撑掩膜板。
可选地，如图4和图6所示，显示基板还包括封装层130。
可选地，如图4和图6所示，显示基板还包括缓冲层(Buffer)140，在垂直于第一表面101的方向a上，缓冲层140位于衬底基板10和第一有源层201之间。在第一有源层201的制作过程中需要经过高温退火处理，缓冲层140位于衬底基板10上，避免在高温退火处理时对衬底基板10产生影响。
这里，缓冲层140构成了第一有源层201与衬底基板10之间的缓冲层，而缓冲层140和第一栅极绝缘层202一起构成了第二有源层401与衬底基板10之间的缓冲层。
示例性地，缓冲层140可为氧化硅层、氮化硅层或者氮氧化硅层，或者为氧化硅层、氮化硅层和氮氧化硅层中任意两层或三层形成的叠层。
在本公开实施例中，第一有源层201在高温退火的温度在400摄氏度至450摄氏度之间，第一有源层201在高温退火是制作完第一栅极绝缘层202之后，在制作第一控制极203之前进行的。第二有源层401在高温退火的温度在320摄氏度至350摄氏度之间，第二有源层401在高温退火是制作完第二绝缘层50之后，在制作第一极241和第二极242之前进行的。
图7是本公开实施例提供的一种显示基板的制作方法流程图。参见图7，该方法包括：
在步骤S51中，提供一衬底基板。衬底基板具有第一表面。
在步骤S52中，在衬底基板的第一表面制作第一晶体管的第一有源层。
示例性地，第一有源层可以采用多晶硅材料制作。
示例性地，可以通过沉积的方式制作有第一有源层。
在步骤S53中，在第一有源层远离第一表面的一面制作第一晶体管的第一栅极绝缘层，第一栅极绝缘层覆盖第一有源层。
示例性地，可以通过沉积的方式制作栅极绝缘层。
在步骤S54中，在第一栅极绝缘层远离第一表面的一面上制作第一绝缘层，第一绝缘层具有第一开口，第一开口贯穿所述第一绝缘层。
示例性地，可以通过刻蚀的方式在第一绝缘层上开设第一开口。
在步骤S55中，在第一开口内制作第二晶体管的第二有源层，第二有源层采用氧化物半导体材料制作。第二有源层在第一表面的正投影与第一有源层在第一表面的正投影错开。
图8是本公开实施例提供的一种显示基板的制作方法流程图。参见图8，该方法包括：
在步骤S60中，提供一刚性衬底。
图9至图23是本公开实施例提供的一种显示基板的制作过程图。下面结合图9至图23对本公提供的显示基板中的制作过程进行阐述。
如图9所示，提供一刚性衬底150。刚性衬底150为后续显示基板的膜层提供支撑。
示例性地，刚性衬底150可以为玻璃衬底。
在步骤S61中，提供一衬底基板。衬底基板具有第一表面。
在本公开实施例中，衬底基板10为柔性衬底，例如，聚酰亚胺衬底。
如图9所示，在刚性衬底150上涂敷一层聚酰亚胺，待聚酰亚胺固化后形成柔性衬底。
在步骤S62中，在衬底基板的第一表面制作缓冲层。
参见图10，在衬底基板10上制作缓冲层140。
示例性地，缓冲层140可为氧化硅层、氮化硅层或者氮氧化硅层，或者为氧化硅层、氮化硅层和氮氧化硅层中任意两层或三层形成的叠层。
示例性地，可以通过沉积的方式在衬底基板10上制作缓冲层140。
在步骤S63中，在缓冲层远离第一表面的一面制作第一晶体管的第一有源层。
如图11所示，在缓冲层140上制作第一有源层201。
在本公开实施例中，第一有源层为低温多晶硅层。
示例性地，可以在通过沉积的方式在缓冲层140上制作一整层低温多晶硅层，然后对低温多晶硅层进行图形化处理，然后对低温多晶硅层进行高温退火处理(活化处理)，得到如图11所示的第一有源层201。
在步骤S64中，在第一有源层远离第一表面的一面制作第一晶体管的第一栅极绝缘层。
如图12所示，在第一有源层201上制作第一栅极绝缘层202，第一栅极绝缘层202覆盖第一有源层201。
在本公开实施例中，第一栅极绝缘层202为氧化硅层。
示例性地，可以通过沉积的方式在第一有源层201上制作第一栅极绝缘层202。
在本公开实施例中，当制作完第一栅极绝缘层202后对第一有源层201进行高温退火处理。示例性地，高温退火的温度为450摄氏度。
在步骤S65中，在第一栅极绝缘层远离第一表面的一面制作第一晶体管的第一控制极。
参见图13，在第一栅极绝缘层202上制作第一控制极203。
在本公开实施例中，第一控制极203可以是金属也可以是氧化铟锡等材料制作的。
示例性地，可以在通过溅射的方式在第一栅极绝缘层202上制作一整层金属薄膜或氧化铟锡薄膜，然后对金属薄膜或氧化铟锡薄膜进行图形化处理得到如图13所示的第一控制极203。
在步骤S66中，在第一控制极远离第一表面的一面制作第一绝缘层。
如图14所示，在第一控制极203上制作第一绝缘层30。
在本公开实施例中，第一绝缘层30包括光敏聚酰亚胺层。
示例性地，可以通过沉积的方式在第一控制极203上制作第一绝缘层30。
在步骤S67中，在第一绝缘层上开设第一开口，第一开口贯穿第一绝缘层。
如图15所示，在第一绝缘层30上开设第一开口301。
示例性地，可以通过光刻的方式在第一绝缘层30上开设第一开口301。
在本公开实施例中，在第一绝缘层30上开设第一开口301的同时，在第一绝缘层30上制作第三过孔303，露出第一栅极绝缘层202。
在步骤S68中，在第一开口内依次制作第二晶体管的第二有源层、第二栅极绝缘层、第二控制极和第二绝缘层。其中，第二有源层采用氧化物半导体材料制作。
如图16所示，在第一开口301内依次制作第二有源层401、第二栅极绝缘层402、第二控制极403和第二绝缘层50。
在本公开实施例中，第二有源层401的制作方式与第一有源层201的制作方式相同，只不过高温退火的温度不同，具体制作方式，不再赘述。
在本公开实施例中，第二栅极绝缘层402的制作方式与第一栅极绝缘层202的制作方式相同，第二控制极403的制作方式与第一控制极203的制作方式相同，第二绝缘层50的制作方式与第一绝缘层30的制作方式相同，具体制作方式，不再赘述。
在本公开实施例中，当制作完第二绝缘层50后对第二有源层401进行高温退火处理。示例性地，高温退火的温度为350摄氏度。
在步骤S69中，在第一绝缘层远离第一表面的一面制作第一晶体管的第一极和第二极，第一极和第二极通过不同的第一过孔与第一有源层电连接。
如图17所示，先在第一栅极绝缘层202露出的部分上制作第四过孔221，露出第一有源层201，第四过孔221与所述第三过孔303连通构成第一过孔302。
如图18所示，然后在第一绝缘层30远离第一表面101的一面制作第一极241和第二极242。第一极241和第二极242通过不同的第一过孔302与第一有源层201电连接。
在本公开实施例中，制作完第四过孔221，露出第一有源层201后，可以通过氢氟酸(HF)刻蚀将第一有源层201表面的氧化层去除，以便形成良好的电连接。同时，在此过程中因为第二晶体管被第二绝缘层50包裹，因此氢氟酸不会损伤第二有源层401。
在本公开实施例中，第一极241和第二极242可以是金属或氧化铟锡等材料制作的。
示例性地，可以通过溅射的方式制作第一极241和第二极242。
在步骤S610中，在第二绝缘层中制作第二过孔。
如图19所示，在第二绝缘层50中制作第二过孔501。
示例性地，可以通过刻蚀方式在第二绝缘层50中制作第二过孔501。
示例性地，在第二绝缘层50中制作第二过孔501的同时，可以在第一绝缘层30中制作第五过孔304露出第一控制极203。
在步骤S611中，在第二绝缘层远离第一表面的一面制作第二晶体管的第三极和第四极。
如图20所示，在第二绝缘层50远离第一表面的一面制作第三极441和第四极442，第三极441通过一个第二过孔501与第二有源层401电连接，第三极441还通过第五过孔304与第一控制极203电连接。第四极442通过另一个第二过孔501与第二有源层401电连接。
在本公开实施例中，第一极241和第二极242位于第一源漏金属层204中，第三极441和第四极442位于第二源漏金属层404中。也即上述第一源漏金属层204和第二源漏金属层404是分开制作的，在其他实现方式中，第一源漏金属层204和第二源漏金属层404也可以同时完成。也即当制作完第一过孔302后，再在第二绝缘层50中制作第二过孔501，然后在第一绝缘层30中制作第五过孔304，再在第一绝缘层30和第二绝缘层50上同时制作源漏金属层。也即第一源漏金属层204和第二源漏金属层404是同层制作的。
需要说明的是，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，同一构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
在步骤S612中，在第一极、第二极、第三极和第四极远离第一表面的一面制作平坦化层。
如图21所示，在第一极241、第二极242、第三极441和第四极442远离第一表面的一面制作平坦化层60。
在本公开实施例中，平坦化层60为有机层。
示例性地，可以通过沉积的方式制作平坦化层60。
在步骤S613中，在平坦化层中制作第五过孔。
如图22所示，在平坦化层60中制作第六过孔601，露出第二极242。
示例性地，可以通过刻蚀方式在平坦化层60中制作第六过孔601。
在步骤S614中，在平坦化层远离第一表面的一面制作阳极层。
如图23所示，在平坦化层60远离第一表面的一面制作阳极层70，阳极层70通过第六过孔601与第二极242电连接。
在步骤S615中，在阳极层远离第一表面的一面依次制作像素界定层、发光器件、间隔物层和封装层。
在本公开实施例中，当制作完阳极层70后，依次在阳极层70上制作像素界定层110、发光器件100、间隔物层120和封装层130。
对于柔性衬底，在制作完封装层130后，可以通过激光剥离的方式将刚性衬底150剥离，就可以得到如图4所示的显示基板。
本公开实施例还提供了一种显示装置，所述显示装置包括上述任一项所述的显示基板。
在具体实施时，本公开实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (15)

1.一种显示基板，其特征在于，所述显示基板包括：
衬底基板(10)，具有第一表面(101)；
第一晶体管(20)，包括第一有源层(201)和第一栅极绝缘层(202)，所述第一有源层(201)位于所述衬底基板(10)的第一表面(101)，所述第一栅极绝缘层(202)位于所述第一有源层(201)远离所述第一表面(101)的一面且覆盖所述第一有源层(201)；
第一绝缘层(30)，位于所述第一栅极绝缘层(202)远离所述第一表面(101)的一面，所述第一绝缘层(30)具有第一开口(301)，所述第一开口(301)贯穿所述第一绝缘层(30)；
第二晶体管(40)，包括第二有源层(401)，所述第二有源层(401)位于所述第一开口(301)内，所述第二有源层(401)在所述第一表面(101)的正投影与所述第一有源层(201)在所述第一表面(101)的正投影错开，所述第二有源层(401)采用氧化物半导体材料制成。
2.根据权利要求1所述的显示基板，其特征在于，所述第一绝缘层(30)为有机层，所述第一绝缘层(30)的耐热温度大于350摄氏度。
3.根据权利要求2所述的显示基板，其特征在于，所述第一绝缘层(30)包括光敏聚酰亚胺层。
4.根据权利要求1至3任一项所述的显示基板，其特征在于，在垂直于所述第一表面(101)的方向上，所述第一绝缘层(30)的厚度小于或等于3微米。
5.根据权利要求1至3任一项所述的显示基板，其特征在于，所述第一晶体管(20)还包括第一控制极(203)、第一极(241)和第二极(242)，所述第一控制极(203)位于所述第一栅极绝缘层(202)远离所述第一表面(101)的一面，所述第一绝缘层(30)覆盖所述第一控制极(203)；所述第一极(241)和所述第二极(242)贯穿所述第一绝缘层(30)和所述第一栅极绝缘层(202)并与所述第一有源层(201)电连接；
所述第二晶体管(40)还包括第二栅极绝缘层(402)、第二控制极(403)、第二绝缘层(50)、第三极(441)和第四极(442)，所述第二栅极绝缘层(402)、所述第二控制极(403)沿远离所述第一表面(101)的方向，依次层叠在所述第二有源层(401)上，所述第二绝缘层(50)覆盖所述第二有源层(401)、所述第二栅极绝缘层(402)和所述第二控制极(403)，所述第三极(441)和所述第四极(442)贯穿所述第二绝缘层(50)，所述第三极(441)分别与所述第二有源层(401)和所述第一控制极(203)电连接，所述第四极(442)与所述第二有源层(401)电连接；
其中，所述第二栅极绝缘层(402)、所述第二控制极(403)和所述第二绝缘层(50)均位于所述第一开口(301)中。
6.根据权利要求5所述的显示基板，其特征在于，所述第一绝缘层(30)和所述第一栅极绝缘层(202)中具有第一过孔(302)，所述第一极(241)和所述第二极(242)通过不同的所述第一过孔(302)与所述第一有源层(201)电连接。
7.根据权利要求5所述的显示基板，其特征在于，所述第二绝缘层(50)包裹所述第二有源层(401)、所述第二栅极绝缘层(402)和所述第二控制极(403)，所述第二绝缘层(50)中具有第二过孔(501)，所述第三极(441)和所述第四极(442)通过不同的所述第二过孔(501)与所述第二有源层(401)电连接。
8.根据权利要求7所述的显示基板，其特征在于，所述显示基板还包括：
平坦化层(60)，位于所述第一绝缘层(30)远离所述第一表面(101)的一面，所述平坦化层(60)覆盖所述第一极(241)、所述第二极(242)、所述第三极(441)、所述第四极(442)、所述第二绝缘层(50)和所述第一绝缘层(30)；
阳极层(70)，位于所述平坦化层(60)远离所述第一表面(101)的一面，所述阳极层(70)与所述第二极(242)电连接；
其中，所述阳极层(70)在所述第一表面(101)的正投影与所述第二有源层(401)在所述第一表面(101)的正投影错开。
9.根据权利要求8所述的显示基板，其特征在于，所述第一有源层(201)在所述第一表面(101)的正投影位于所述阳极层(70)在所述第一表面(101)的正投影内。
10.根据权利要求1至3和6至9任一项所述的显示基板，其特征在于，所述第一有源层(201)为低温多晶硅层。
11.根据权利要求1至3和6至9任一项所述的显示基板，其特征在于，所述第二有源层(401)为铟镓锌氧化物半导体层。
12.根据权利要求1至3和6至9任一项所述的显示基板，其特征在于，所述衬底基板(10)为聚酰亚胺基板。
13.一种显示基板的制作方法，其特征在于，所述方法包括：
提供一衬底基板，所述衬底基板具有第一表面；
在所述衬底基板的第一表面制作第一晶体管的第一有源层；
在所述第一有源层远离所述第一表面的一面制作所述第一晶体管的第一栅极绝缘层，所述第一栅极绝缘层覆盖所述第一有源层；
在所述第一栅极绝缘层远离所述第一表面的一面上制作第一绝缘层，所述第一绝缘层具有第一开口，所述第一开口贯穿所述第一绝缘层；
在所述第一开口内制作第二晶体管的第二有源层，所述第二有源层采用氧化物半导体材料制作，所述第二有源层在所述第一表面的正投影与所述第一有源层在所述第一表面的正投影错开。
14.根据权利要求13所述的显示基板的制作方法，其特征在于，所述方法还包括：
在所述第一绝缘层上制作第三过孔，露出所述第一栅极绝缘层；
在所述第一栅极绝缘层露出的部分上制作第四过孔，露出所述第一有源层，所述第四过孔与所述第三过孔连通构成第一过孔；
在所述第一绝缘层远离所述第一表面的一面制作所述第一晶体管的第一极和第二极，所述第一极和所述第二极通过不同的所述第一过孔与所述第一有源层电连接。
15.一种显示装置，其特征在于，所述显示装置包括如权利要求1至12任一项所述的显示基板。
CN202011363144.5A 2020-11-27 2020-11-27 显示基板及其制作方法、显示装置 Active CN112510069B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011363144.5A CN112510069B (zh) 2020-11-27 2020-11-27 显示基板及其制作方法、显示装置
PCT/CN2021/123304 WO2022111087A1 (zh) 2020-11-27 2021-10-12 显示基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011363144.5A CN112510069B (zh) 2020-11-27 2020-11-27 显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN112510069A true CN112510069A (zh) 2021-03-16
CN112510069B CN112510069B (zh) 2022-07-01

Family

ID=74967118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011363144.5A Active CN112510069B (zh) 2020-11-27 2020-11-27 显示基板及其制作方法、显示装置

Country Status (2)

Country Link
CN (1) CN112510069B (zh)
WO (1) WO2022111087A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022111087A1 (zh) * 2020-11-27 2022-06-02 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2022247150A1 (zh) * 2021-05-24 2022-12-01 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752470A (zh) * 2013-12-30 2015-07-01 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN107452756A (zh) * 2017-07-28 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管结构及其制造方法、显示面板、显示装置
CN107818991A (zh) * 2017-10-23 2018-03-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
JP2018049919A (ja) * 2016-09-21 2018-03-29 株式会社ジャパンディスプレイ 表示装置
CN210777794U (zh) * 2019-10-31 2020-06-16 福建华佳彩有限公司 一种像素补偿电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910335A (zh) * 2017-11-08 2018-04-13 武汉华星光电半导体显示技术有限公司 柔性显示面板、柔性显示面板制作方法及显示装置
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109065583B (zh) * 2018-08-06 2020-10-16 武汉华星光电半导体显示技术有限公司 柔性显示面板的制造方法及柔性显示面板
CN111785759A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN112510069B (zh) * 2020-11-27 2022-07-01 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752470A (zh) * 2013-12-30 2015-07-01 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
JP2018049919A (ja) * 2016-09-21 2018-03-29 株式会社ジャパンディスプレイ 表示装置
CN107452756A (zh) * 2017-07-28 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管结构及其制造方法、显示面板、显示装置
CN107818991A (zh) * 2017-10-23 2018-03-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN210777794U (zh) * 2019-10-31 2020-06-16 福建华佳彩有限公司 一种像素补偿电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022111087A1 (zh) * 2020-11-27 2022-06-02 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2022247150A1 (zh) * 2021-05-24 2022-12-01 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN115472626A (zh) * 2021-05-24 2022-12-13 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
WO2022111087A1 (zh) 2022-06-02
CN112510069B (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
WO2020198975A1 (zh) 显示基板及其制备方法、显示面板
US11289588B2 (en) Semiconductor device including two thin-film transistors and method of fabricating the same
WO2018120365A1 (zh) Oled背板及其制作方法
WO2016112663A1 (zh) 制作阵列基板的方法和阵列基板
KR20070074594A (ko) 유기 발광 다이오드들과 함께 집적된 산화 아연 로우 및컬럼 드라이버들을 이용하는 방법 및 디스플레이
WO2022267531A1 (zh) 显示基板及其制备方法、显示面板
CN112510069B (zh) 显示基板及其制作方法、显示装置
US20050110021A1 (en) Active matrix organic light emitting display (OLED) and method of fabrication
CN110112142B (zh) 阵列基板及其制造方法、显示面板及电子装置
KR20060127520A (ko) 유기전계발광표시소자 및 그 제조방법
US9978876B2 (en) Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
WO2022179139A1 (zh) 显示基板及其制备方法、显示面板
US20220149137A1 (en) Display substrate, method for manufacturing same, and display apparatus
KR100821604B1 (ko) 배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조방법
WO2019041829A1 (zh) 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
WO2016119380A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
JP2007052390A (ja) Ａｍｏｌｅｄパネルの製作方法
WO2019200824A1 (zh) Ltps tft基板的制作方法及ltps tft基板
WO2022213420A1 (zh) 一种阵列基板及其制备方法、oled显示面板
TW201411829A (zh) 有機電致發光顯示器及其製造方法
US20230138001A1 (en) Display panel and display device
JP4848767B2 (ja) 表示装置及びその製造方法
CN108172601B (zh) Oled显示面板及其制作方法
CN113889526A (zh) 薄膜晶体管、显示基板及显示基板的制备方法
US20180069099A1 (en) Manufacture method of n type thin film transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant