CN112436057B - 一种低导通电阻mos器件及制备工艺 - Google Patents

一种低导通电阻mos器件及制备工艺 Download PDF

Info

Publication number
CN112436057B
CN112436057B CN202011105801.6A CN202011105801A CN112436057B CN 112436057 B CN112436057 B CN 112436057B CN 202011105801 A CN202011105801 A CN 202011105801A CN 112436057 B CN112436057 B CN 112436057B
Authority
CN
China
Prior art keywords
deep groove
layer
well region
region
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011105801.6A
Other languages
English (en)
Other versions
CN112436057A (zh
Inventor
郑超
陈敏
欧新华
袁琼
孙春明
戴维
符志岗
刘宗金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xindao Electronic Technology Co ltd
Original Assignee
Shanghai Xindao Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xindao Electronic Technology Co ltd filed Critical Shanghai Xindao Electronic Technology Co ltd
Priority to CN202011105801.6A priority Critical patent/CN112436057B/zh
Publication of CN112436057A publication Critical patent/CN112436057A/zh
Application granted granted Critical
Publication of CN112436057B publication Critical patent/CN112436057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种低导通电阻MOS器件及制备工艺，属于半导体制造技术领域，包括：于阱区中分别刻蚀形成第一深槽和第二深槽，分别于第一深槽的底部注入形成第一源区，于第二深槽的底部注入形成第二源区，于第一深槽和第二深槽中分别填充第一金属层；并于介质层中刻蚀形成窗口以暴露第一深槽和第二深槽；于第一窗口和第二窗口中沉积第二金属层，对衬底层的进行减薄处理；有益效果是：通过深孔刻蚀形成凹陷式的源极，使得源极与漏极之间的距离缩短，实现了在降低MOS管导通电阻的同时，维持器件晶圆在安全厚度范围内，进而减少晶圆碎片率，提高了产品成品率，降低了生产成本。

Description

一种低导通电阻MOS器件及制备工艺
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种低导通电阻MOS器件及制备工艺。
背景技术
MOS器件因具有集成度高，导通电阻低、开关速度快、开关损耗小等特点，被广泛的应用于各类电源管理及开关转换，导通电阻作为MOS器件的关键参数之一，它的进一步降低一直是器件设计工程师们不懈追求的目标。
现有技术中多通过背面减薄的方法降低MOS器件的导通电阻，但是由于半导体制造工艺的局限性，晶圆在减薄工艺中，减的越薄就越容易出现破片风险，造成大量经济损失。在保持不碎片的前提下，如何降低导通电阻，已经成为摆在每个工程师面前的一道难题。例如，在现有工艺中，通过晶圆背面减薄的方法，减少MOS管D端到S端的方块电阻数量，以实现降低MOS管的导通电阻，但是这样的方法需要把晶圆减薄到80-100μm左右，该厚度下晶圆的碎片率很高，成品率低，进而推高了制造成本。
发明内容
根据现有技术中存在的上述问题，现提供一种低导通电阻MOS器件及制备工艺，通过深孔刻蚀形成凹陷式的源极，使得源极与漏极之间的距离缩短，实现了在降低MOS管导通电阻的同时，维持器件晶圆在安全厚度范围内，进而减少晶圆碎片率，提高了产品成品率，降低了生产成本。
上述技术方案具体包括：
一种低导通电阻MOS器件制备工艺，其中，提供一基底，所述基底自下而上依次为第一导线类型衬底层，第一导电类型外延层，形成于所述第一导电类型外延层中的第二导电类型阱区，以及形成于所述阱区中的栅极区，所述制备工艺进一步包括：
步骤S1，于所述阱区中分别刻蚀形成第一深槽和第二深槽，其中所述第一深槽和所述第二深槽位于所述栅极区的两侧；
步骤S2，分别于所述第一深槽的底部形成第一源区，于所述第二深槽的底部形成第二源区，其中所述第一源区和所述第二源区均位于所述阱区中；
步骤S3，于所述第一深槽和所述第二深槽中分别填充第一金属层；
步骤S4，于所述阱区的上表面覆盖一介质层，并于所述介质层中刻蚀形成窗口以暴露所述第一深槽和所述第二深槽；
步骤S5，于所述窗口中沉积第二金属层；
步骤S6，对所述衬底层背向所述外延层的表面进行减薄处理，并在减薄后的表面沉积第三金属层。
优选地，其中，所述基底的形成过程包括如下步骤：
步骤A1，于所述衬底层的上表面生长所述外延层；
步骤A2，于所述外延层中通过离子注入形成所述阱区，所述阱区的底部靠近所述衬底层；
步骤A3，于所述阱区的中心位置形成所述栅极区。
优选地，其中，所述第一导电类型为N型。
优选地，其中，所述第一源区和所述第二源区靠近所述阱区的底部设置。
优选地，其中，所述第一金属层为金属钨。
一种低导通电阻MOS器件，其中包括：
一衬底层；
一外延层，生长于所述衬底层上表面；
形成于所述外延层中的一阱区；
形成于所述阱区中的第一深槽、第二深槽以及栅极区，其中所述第一深槽和所述第二深槽位于所述栅极区的两侧；
形成于所述第一深槽底部的第一源区，以及形成于所述第二深槽底部的第二源区，其中所述第一源区和所述第二源区均位于所述阱区中；
填充于所述第一深槽和所述第二深槽的第一金属层；
一介质层，覆盖于所述阱区的上表面，所述介质层还包括用以暴露所述第一深槽的第一窗口，和用以暴露所述第二深槽的第二窗口；
填充于所述第一窗口和所述第二窗口的第二金属层；
覆盖于所述衬底层下表面的第三金属层。
优选地，其中，所述第一导电类型为N型。
优选地，其中，所述阱区的底部靠近所述衬底层。
优选地，其中，所述第一源区和所述第二源区靠近所述阱区的底部设置。
优选地，其中，所述第一金属层为金属钨。
上述技术方案的有益效果在于：
提供一种低导通电阻MOS器件及制备工艺，通过深孔刻蚀形成凹陷式的源极，使得源极与漏极之间的距离缩短，实现了在降低MOS管导通电阻的同时，维持器件晶圆在安全厚度范围内，进而减少晶圆碎片率，提高了产品成品率，降低了生产成本。
附图说明
图1是本发明的较佳实施例中，一种低导通电阻MOS器件制备工艺的步骤流程图；
图2-图8是本发明的较佳实施例中，一种低导通电阻MOS器件制备工艺示意图；
上述附图标记表示说明：
衬底层(1)，外延层(2)，阱区(3)，栅极区(4)，第一深槽(5)，第二深槽(6)，第一源区(7)，第二源区(8)，第一金属层(9)，介质层(10)，第二金属层(11)，第三金属层(12)。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
一种低导通电阻MOS器件制备工艺，其中提供一基底，基底自下而上依次为第一导线类型衬底层，第一导电类型外延层，形成于第一导电类型外延层中的第二导电类型阱区，以及形成于阱区中的栅极区，制备工艺进一步包括：
步骤S1，于阱区中分别刻蚀形成第一深槽和第二深槽，其中第一深槽和第二深槽位于栅极区的两侧；
步骤S2，分别于第一深槽的底部形成第一源区，于第二深槽的底部形成第二源区，其中第一源区和第二源区均位于阱区中；
步骤S3，于第一深槽和第二深槽中分别填充第一金属层；
步骤S4，于阱区的上表面覆盖一介质层，并于介质层中刻蚀形成窗口以暴露第一深槽和第二深槽；
步骤S5，于窗口中沉积第二金属层；
步骤S6，对衬底层背向外延层的表面进行减薄处理，并在减薄后的表面沉积第三金属层。
在本发明的较佳实施例中，基底的形成过程包括如下步骤：
步骤A1，于衬底层1的上表面生长外延层2；
步骤A2，于外延层2中通过离子注入形成阱区3，阱区3的底部靠近衬底层1；
步骤A3，于阱区3的中心位置形成栅极区4。
作为优选的实施方式，衬底层1的导电类型可以为N型衬底，也可以为P型衬底，在衬底层1的表面生长一相同导电类型的外延层2，外延层2的厚度较厚，以保证外延层2中有足够的空间形成阱区3。于外延层2中通过离子注入工艺形成阱区3，在本发明的一个具体实施例中，衬底层1和外延层2均为N导电类型，阱区3则为P型阱区3，P型阱区3的深度较深，应当靠近衬底层1与外延层2的交接处。在靠近阱区3中心位置形成栅极区4，以作为器件的栅极，而栅极区4的具体形成工艺为本领域技术人员所公知的技术，在此不再赘述。
在本发明的一个具体实施例中，首先通过显影曝光于阱区3中分别定义出第一深孔和第二深孔的形成位置，生成相应的刻蚀掩膜版，随后采用深槽刻蚀工艺对阱区3进行刻蚀，以形成第一深孔和第二深孔，在本发明的一个具体实施例中，第一深孔和第二深孔的深度范围控制在50μm至80μm之间，同时，第一深孔和第二深孔均位于P型阱区3的范围内，且第一深孔的底部和第二深孔的底部应当尽量靠近P型阱区3的底部，但同时应当预留出形成源极结构的空间。
具体的，在本实施例中，通过高速流的离子注入机，对第一深孔和第二深孔的底部进行高速离子注入，以分别形成第一源区7和第二源区8，其中，第一源区7和第二源区8的位置均位于阱区3之中，且第一源区7和第二源区8尽量靠近阱区3的底部设置。随后于第一深孔和第二深孔中填充第一金属层9，在一个优选的实施例中，第一金属层9采用金属钨。填充后的第一金属层9与阱区3的上表面平齐。
随后，于阱区3的上表面沉积形成一层氧化物介质层10，并通过光刻工艺在第一深孔和第二深孔的对应位置处刻蚀形成第一窗口和第二窗口，其中第一窗口使第一深孔及其内部沉积的第一金属层9暴露，第二窗口使第二深孔及其内部沉积的第二金属层11暴露。下一步通过金属沉积工艺在氧化物介质层10的上表面沉积第二金属层11，其中第二金属层11填充于第一窗口和第二窗口中，并分别与第一金属层9形成接触，随后可以通过金属刻蚀工艺刻蚀掉多余第二金属层11，仅保留第一窗口和第二窗口内的第二金属层11，以构建形成MOS器件的源极。
最后需要对MOS器件对应的晶圆进行减薄处理，具体为对衬底层1的下表面进行减薄，以缩短第一源区7和第二源区8距离器件下表面的距离，从而可以减小MOS器件的导通电阻。同时，由于第一源区7和第二源区8为凹陷式设计，因此，晶圆的减薄后可以控制在较为安全的厚度范围内，在本发明的一个具体实施例中，减薄后的晶圆的厚度控制在160μm-200μm的范围内，该厚度范围内，晶圆的碎片率不到0.1％，而传统工艺中，实现相同导通电阻所需要的晶圆的厚度为80μm至100μm的范围，在此厚度下，晶圆的碎片率高达30％，因此，本申请所公开的MOS器件制造工艺将大大减少碎片率，提高产品的成品率，从而降低了生产成本。
在本发明的较佳实施例中，第一导电类型为N型。
在本发明的较佳实施例中，第一源区7和第二源区8靠近阱区3的底部设置。
具体的，在本实施例中，第一深孔和第二深孔位于栅极区4的两侧，且沿着栅极区4对称分布，第一深孔和第二深孔的深度可以为55μm、60μm、65μm、70μm、75μm等深度，器件的厚度可以为160μm、170μm、180μm、190μm等厚度。
在本发明的较佳实施例中，第一金属层9为金属钨。
具体的，在本实施例中，第一金属层9的材质优选为金属钨，第二金属层11和第三金属层12的材质优选为金属铝。
一种低导通电阻MOS器件，其中包括：
一衬底层1；
一外延层2，生长于衬底层1上表面；
形成于外延层2中的一阱区3；
形成于阱区3中的第一深槽5、第二深槽6以及栅极区4，其中第一深槽5和第二深槽6位于栅极区4的两侧；
形成于第一深槽5底部的第一源区7，以及形成于第二深槽6底部的第二源区8，其中第一源区7和第二源区8均位于阱区3中；
填充于第一深槽5和第二深槽6的第一金属层9；
一介质层10，覆盖于阱区3的上表面，介质层10还包括用以暴露第一深槽5的第一窗口，和用以暴露第二深槽6的第二窗口；
填充于第一窗口和第二窗口的第二金属层11；
覆盖于衬底层1下表面的第三金属层12。
作为优选的实施方式，衬底层1的导电类型可以为N型衬底，也可以为P型衬底，在衬底层1的表面生长一相同导电类型的外延层2，外延层2的厚度较厚，以保证外延层2中有足够的空间形成阱区3。于外延层2中通过离子注入工艺形成阱区3，在本发明的一个具体实施例中，衬底层1和外延层2均为N导电类型，阱区3则为P型阱区3，P型阱区3的深度较深，应当靠近衬底层1与外延层2的交接处。在靠近阱区3中心位置形成栅极区4，以作为器件的栅极，而栅极区4的具体形成工艺为本领域技术人员所公知的技术，在此不再赘述。在本发明的一个具体实施例中，第一深孔和第二深孔的深度范围控制在50μm至80μm之间，同时，第一深孔和第二深孔均位于P型阱区3的范围内，且第一深孔的底部和第二深孔的底部应当尽量靠近P型阱区3的底部，但同时应当预留出形成源极结构的空间。于阱区3的上表面沉积形成一层氧化物介质层10，并通过光刻工艺在第一深孔和第二深孔的对应位置处刻蚀形成第一窗口和第二窗口，其中第一窗口使第一深孔及其内部沉积的第一金属层9暴露，第二窗口使第二深孔及其内部沉积的第二金属层11暴露。下一步通过金属沉积工艺在氧化物介质层10的上表面沉积第二金属层11，其中第二金属层11填充于第一窗口和第二窗口中，并分别与第一金属层9形成接触，随后可以通过金属刻蚀工艺刻蚀掉多余第二金属层11，仅保留第一窗口和第二窗口内的第二金属层11，以构建形成MOS器件的源极。由于第一源区7和第二源区8为凹陷式设计，因此，晶圆的减薄后可以控制在较为安全的厚度范围内，在本发明的一个具体实施例中，减薄后的晶圆的厚度控制在160μm-200μm的范围内，该厚度范围内，晶圆的碎片率不到0.1％，而传统工艺中，实现相同导通电阻所需要的晶圆的厚度为80μm至100μm的范围，在此厚度下，晶圆的碎片率高达30％，因此，本申请所公开的MOS器件制造工艺将大大减少碎片率，提高产品的成品率，从而降低了生产成本。
在本发明的较佳实施例中，第一导电类型为N型。第一深孔和第二深孔位于栅极区4的两侧，且沿着栅极区4对称分布。第一深孔和第二深孔的深度可以为55μm、60μm、65μm、70μm、75μm等深度。器件的厚度可以为160μm、170μm、180μm、190μm等厚度。
在本发明的较佳实施例中，第一金属层9为金属钨。
具体的，在本实施例中，第一金属层9的材质优选为金属钨，第二金属层11和第三金属层12的材质优选为金属铝。
上述技术方案的有益效果在于：
提供一种低导通电阻MOS器件及制备工艺，通过深孔刻蚀形成凹陷式的源极，使得源极与漏极之间的距离缩短，实现了在降低MOS管导通电阻的同时，维持器件晶圆在安全厚度范围内，进而减少晶圆碎片率，提高了产品成品率，降低了生产成本。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (9)

1.一种低导通电阻MOS器件制备工艺，其特征在于，提供一基底，所述基底自下而上依次为第一导电类型衬底层，第一导电类型外延层，形成于所述第一导电类型外延层中的第二导电类型阱区，以及形成于所述阱区中的栅极区，所述制备工艺进一步包括：
步骤S1，于所述阱区中分别刻蚀形成第一深槽和第二深槽，其中所述第一深槽和所述第二深槽位于所述栅极区的两侧；
步骤S1之前，还包括：
在所述衬底层的表面生长一相同导电类型的外延层，于所述外延层中通过离子注入工艺形成阱区，所述阱区的深度靠近衬底层与外延层的交接处；
步骤S2，分别于所述第一深槽的底部形成第一源区，于所述第二深槽的底部形成第二源区，其中所述第一源区和所述第二源区均位于所述阱区中；
步骤S3，于所述第一深槽和所述第二深槽中分别填充第一金属层；
步骤S4，于所述阱区的上表面覆盖一介质层，并于所述介质层中刻蚀形成窗口以暴露所述第一深槽和所述第二深槽；
步骤S5，于所述窗口中沉积第二金属层；
步骤S6，对所述衬底层背向所述外延层的表面进行减薄处理，并在减薄后的表面沉积第三金属层。
2.根据权利要求1所述的低导通电阻MOS器件制备工艺，其特征在于，所述基底的形成过程包括如下步骤：
步骤A1，于所述衬底层的上表面生长所述外延层；
步骤A2，于所述外延层中通过离子注入形成所述阱区，所述阱区的底部靠近所述衬底层；
步骤A3，于所述阱区的中心位置形成所述栅极区。
3.根据权利要求1所述的低导通电阻MOS器件制备工艺，其特征在于，所述第一导电类型为N型。
4.根据权利要求1所述的低导通电阻MOS器件制备工艺，其特征在于，所述第一源区和所述第二源区靠近所述阱区的底部设置。
5.根据权利要求1所述的低导通电阻MOS器件制备工艺，其特征在于，所述第一金属层为金属钨。
6.一种低导通电阻MOS器件，其特征在于，包括：
一衬底层；
一外延层，生长于所述衬底层上表面；
形成于所述外延层中的一阱区；
形成于所述阱区中的第一深槽、第二深槽以及栅极区，其中所述第一深槽和所述第二深槽位于所述栅极区的两侧；所述阱区是通过以下过程形成的：于外延层中通过离子注入工艺形成的；所述阱区的底部靠近所述衬底层；
形成于所述第一深槽底部的第一源区，以及形成于所述第二深槽底部的第二源区，其中所述第一源区和所述第二源区均位于所述阱区中；
填充于所述第一深槽和所述第二深槽的第一金属层；
一介质层，覆盖于所述阱区的上表面，所述介质层还包括用以暴露所述第一深槽的第一窗口，和用以暴露所述第二深槽的第二窗口；
填充于所述第一窗口和所述第二窗口的第二金属层；
覆盖于所述衬底层下表面的第三金属层。
7.根据权利要求6所述的低导通电阻MOS器件，其特征在于，所述外延层为第一导电类型外延层，所述第一导电类型为N型。
8.根据权利要求6所述的低导通电阻MOS器件，其特征在于，所述第一源区和所述第二源区靠近所述阱区的底部设置。
9.根据权利要求6所述的低导通电阻MOS器件，其特征在于，所述第一金属层为金属钨。
CN202011105801.6A 2020-10-15 2020-10-15 一种低导通电阻mos器件及制备工艺 Active CN112436057B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011105801.6A CN112436057B (zh) 2020-10-15 2020-10-15 一种低导通电阻mos器件及制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011105801.6A CN112436057B (zh) 2020-10-15 2020-10-15 一种低导通电阻mos器件及制备工艺

Publications (2)

Publication Number Publication Date
CN112436057A CN112436057A (zh) 2021-03-02
CN112436057B true CN112436057B (zh) 2021-09-17

Family

ID=74694771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011105801.6A Active CN112436057B (zh) 2020-10-15 2020-10-15 一种低导通电阻mos器件及制备工艺

Country Status (1)

Country Link
CN (1) CN112436057B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
TWI470802B (zh) * 2011-12-21 2015-01-21 Ind Tech Res Inst 溝槽式金氧半導體電晶體元件及其製造方法
JP2013145770A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
CN104362091B (zh) * 2014-09-30 2017-08-18 无锡同方微电子有限公司 双沟槽场效应管的制造方法
CN105513971A (zh) * 2015-12-25 2016-04-20 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅功率器件的制造方法
JP7201336B2 (ja) * 2017-05-17 2023-01-10 ローム株式会社 半導体装置
CN109326647A (zh) * 2018-09-19 2019-02-12 盛世瑶兰（深圳）科技有限公司 一种vdmos器件及其制作方法
CN110473914B (zh) * 2019-09-18 2024-03-29 深圳爱仕特科技有限公司 一种SiC-MOS器件的制备方法

Also Published As

Publication number Publication date
CN112436057A (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
US9076765B2 (en) Semiconductor device comprising trench gate and buried source electrodes
JP2001044435A (ja) 高導電性トレンチ構造
TW200425509A (en) Stop structure of trench type DMOS device and its formation method
JPH0727976B2 (ja) 集積電子装置とその製法
US9673299B2 (en) Method for manufacturing split-gate power device
JPH07235676A (ja) 半導体装置及びその製造方法
US20080042194A1 (en) Trench mosfet with terraced gate and manufacturing method thereof
US20080206944A1 (en) Method for fabricating trench DMOS transistors and schottky elements
CN110491782B (zh) 沟槽型双层栅mosfet的制造方法
US20060065926A1 (en) Insulated gate semiconductor device and manufacturing method of the same
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
US11764304B2 (en) Semiconductor device and method of manufacturing the same
CN112436057B (zh) 一种低导通电阻mos器件及制备工艺
CN103700643A (zh) 一种基于tsv工艺的转接板深槽电容及其制造方法
CN104409421B (zh) 一种垂直型沟道存储器件和控制器件的集成工艺
WO2023024595A1 (zh) 半导体结构和半导体结构的制备方法
JP2001203284A (ja) フラッシュメモリ素子の製造方法
CN115939191A (zh) Sgt半导体器件的栅间氧化层的制造方法
CN115841989A (zh) 一种制备阶梯形沟槽半导体器件的工艺方法
CN113782433A (zh) 一种解决sgt-mosfet场氧化层横向过腐问题的制备方法
US20030096485A1 (en) Fabricating a DMOS transistor
CN115995391B (zh) 一种共漏双mosfet结构的制作方法
KR0186020B1 (ko) 반도체 셀의 게이트 제조방법
WO2023028809A1 (zh) 一种半导体器件及其制备方法
EP0228183A2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20210302

Assignee: Xindao Technology (Wuxi) Co.,Ltd.

Assignor: Shanghai Xindao Electronic Technology Co.,Ltd.

Contract record no.: X2024980011240

Denomination of invention: A low on resistance MOS device and its preparation process

Granted publication date: 20210917

License type: Common License

Record date: 20240805

EE01 Entry into force of recordation of patent licensing contract