CN112424944B - 功率半导体模块、掩模、测量方法、计算机软件和记录介质 - Google Patents

功率半导体模块、掩模、测量方法、计算机软件和记录介质 Download PDF

Info

Publication number
CN112424944B
CN112424944B CN201980046808.4A CN201980046808A CN112424944B CN 112424944 B CN112424944 B CN 112424944B CN 201980046808 A CN201980046808 A CN 201980046808A CN 112424944 B CN112424944 B CN 112424944B
Authority
CN
China
Prior art keywords
electrode
power semiconductor
semiconductor module
polysilicon
monitoring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980046808.4A
Other languages
English (en)
Other versions
CN112424944A (zh
Inventor
N·德格雷纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112424944A publication Critical patent/CN112424944A/zh
Application granted granted Critical
Publication of CN112424944B publication Critical patent/CN112424944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electronic Switches (AREA)

Abstract

一种功率半导体模块(1)包括：‑至少一个IGBT，其具有形成第一电极(11)的栅极G和形成第二电极(12)的发射极E，或者‑至少一个MOSFET，其具有形成第一电极(11)的栅极G和形成第二电极(12)的源极S。第一电极(11)包括制成单件的多晶硅材料。该单件部分地由监测部分(13)制成。该监测部分(13)与第二电极(12)电接触，使得在功率半导体模块(1)的操作状态下泄漏电流在第一电极(11)和第二电极(12)之间流动。监测部分(13)具有一起选择的位置、形式、尺寸和材料组成，使得在功率半导体模块(1)的操作状态期间根据其温度具有可变电阻。

Description

功率半导体模块、掩模、测量方法、计算机软件和记录介质
技术领域
本发明涉及功率半导体装置的技术领域。更具体地，本发明涉及监测这些装置。
背景技术
监测类似绝缘栅双极晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)的功率半导体装置中的温度是重要的功能。例如，它对于保护、状况和天气监测是有效的。众所周知的是尽可能靠近管芯添加特定传感器，管芯通常是这些装置的最重要和最热的部分。可使用温度传感器直接测量温度或者使用其它传感器间接测量温度。
通常，管芯的自由表面非常小。将传感器固定在其上很困难，在一些情况下甚至是不可能的。为了解决此问题，通常将传感器设置在距管芯一定距离处，并且使用数学函数根据所测量或推断的管芯近旁的温度来校正和推断管芯本身的温度。这是不准确的。
另外，使用这些传感器意味着增加附加设备、附加连接和附加工艺阶段以获得半导体装置。成本高。
发明内容
本发明改进了这种情况。
提出了一种功率半导体模块，该功率半导体模块包括：
-至少一个绝缘栅双极晶体管IGBT，其具有形成第一电极的栅极G和形成第二电极的发射极E，或者
-至少一个金属氧化物半导体场效应晶体管MOSFET，其具有形成第一电极的栅极G和形成第二电极的源极S。
第一电极包括制成单件的多晶硅材料。该单件部分地由监测部分制成。该监测部分与第二电极电接触，使得在模块的操作状态下泄漏电流在第一电极和第二电极之间流动。监测部分具有一起选择的位置、形式、尺寸和材料组成，使得在所述模块的所述操作状态期间根据其温度具有可变电阻。
在另一方面，提出了一种在制造如本文献中所描述的模块期间用于多晶硅沉积操作的掩模。该掩模被配置为使得形成第一电极和监测部分的多晶硅材料在单个沉积操作期间按单件沉积。
在另一方面，提出了一种用于估计如本文献中所描述的功率半导体模块的温度的测量方法。该方法包括以下步骤：
a)当没有从绝缘栅双极晶体管IGBT的发射极E或者从金属氧化物半导体场效应晶体管MOSFET的源极S提供电流时，触发测量；
b)生成模块的第一电极的诊断模式，在此期间电阻位于包括第一电极、第二电极和栅极驱动器的电压源的封闭电气网络中；
c)至少监测所述回路上的电压或电流；
d)根据校准数据将所监测到的值转换为温度。
在另一方面，提出了一种包括指令的计算机软件，当该软件由处理器执行时实现如这里所限定的方法的至少一部分。在另一方面，提出了一种注册有软件的计算机可读非瞬态记录介质，当该软件由处理器执行时实现如这里所限定的方法。
可选地，以下特征可单独地或彼此组合实现：
-监测部分具有一起选择的材料组成和有效横截面，使得：
-对于模块的预期操作温度范围，监测部分的电阻值具有介于10kΩ和1MΩ之间的值；和/或
-在模块(1)的预期操作温度范围内，监测部分的电阻值具有至少2％的变化。
-监测部分包括下列中的至少一个：
-穿过第一电极的沟槽的壁内衬的氧化物层布置的通道；
-连续地至少覆盖第一电极的沟槽和第二电极的虚设沟槽的多晶硅层；
-设置在第一电极的多晶硅材料元件与第二电极的多晶硅材料元件之间以确保所述两个电极之间的电链接的延伸部。
-该模块还包括电连接在第一电极与第二电极之间的测量电路。
-测量电路包括：
-至少一个模数转换器；
-具有电阻值Rm的电阻，Rm等于α×R，其中R是监测部分的电阻，并且α是介于0.1和10之间的因子；以及
-布置为将电阻与包括第一电极、第二电极和栅极驱动器的电压源的封闭电气网络连接和断开的一组开关。
-用于估计功率半导体模块的连接的健康状态的测量方法包括：
1)当高电流穿过绝缘栅双极晶体管IGBT的发射极E或者从金属氧化物半导体场效应晶体管MOSFET的源极S的连接时，触发测量；
2)生成模块的第一电极的诊断模式，在此期间所述第一电极电断开；
3)至少监测电压；
4)根据校准数据将所监测到的值转换为损坏指数。
本发明及其各种实施方式使得能够提出嵌入有温度传感器的半导体装置。在大多数情况下，MOSFET/IGBT上的监测元件所占用的辅助区域为零或几乎为零。所提出的技术方案可容易地适应并兼容半导体装置的现有架构的大部分。对用于创建半导体的现有掩模的修改足够少以获得集成有热传感器的半导体。
其它特征、细节和优点将在以下详细描述中和附图上示出。
附图说明
[图1]图1是根据本发明的实施方式的电气图。
[图2]图2是根据本发明的实施方式的电气图。
[图3]图3是根据本发明的实施方式的电气图。
[图4]图4表示在与图3的图有关的时间期间电压的演变。
[图5]图5是根据本发明的模块的实施方式的总体俯视图。
[图6]图6是图5的细节的俯视图。
[图7]图7是与图6类似的示图，其上表示出以下附图的截面图的位置。
[图8]图8是半导体模块的截面图。
[图9]图9是与本发明的一个实施方式对应的截面图。
[图10]图10是半导体模块的截面图。
[图11]图11是与本发明的一个实施方式对应的截面图。
[图12]图12是半导体模块的截面图。
[图13]图13是与本发明的一个实施方式对应的截面图。
[图14]图14是根据本发明的模块的照片并且与图7所示的部分基本上对应；该照片由作为申请人的合作伙伴的“SYSTEM PLUS CONSULTING”公司拍摄。
[图15]图15是根据本发明的模块的照片并且与图9所示的部分基本上对应；该照片由作为申请人的合作伙伴的“SYSTEM PLUS CONSULTING”公司拍摄。
具体实施方式
附图和以下详细描述基本上包含一些确切元素。它们可用于增强对本发明的理解，并且如果需要，还限定本发明。
现在参照图1和图2。这些图中的每一个示出功率半导体模块1。在图1上，模块1包括IGBT，其具有形成第一电极11的栅极(G)和形成第二电极12的发射极(E)。在图2上，模块1包括MOSFET，其具有形成第一电极11的栅极(G)和形成第二电极12的源极(S)。在下文中，词语“第一电极11”和“第二电极12”用于指定两种类型的半导体(IGBT和MOSFET)中的每一种的电极。换言之，本领域技术人员将理解，以下描述的特征和实施方式可应用于这些半导体组件中的任一种，不管类型如何(IGBT或MOSFET)。
模块1包括监测部分13。监测部分13电设置在第一电极11和第二电极12之间。如下文将描述的，在模块1的操作状态期间，监测部分13将具有温度敏感电阻器(或“热敏电阻器”)的行为。监测部分13与IGBT的栅极-发射极有源连接并联(或者与MOSFET的栅极-源极有源连接并联)设置，使得当施加栅极-发射极电压(或者栅极-源极电压)时，泄漏电流在稳态下流过监测部分13。
现在参照图3和图4。在所示的实施方式中，反并联二极管连接在IGBT的集电极(C)和发射极(E)之间。模块1还包括测量电路2，其电连接在第一电极11和第二电极12之间并与监测部分13并联。监测部分13的作用是：
-当在两个电极11、12之间施加严格正或严格负电压时，在第一电极11和第二电极12之间创建温度敏感电流；
-当在两个电极11、12之间施加严格正或严格负电流时，在第一电极11和第二电极12之间创建温度敏感电压。
因此，可通过监测电流Imeas或电压Vmeas在第一电极11侧(栅极侧)测量温度的影响。
在图3上，测量电路2包括：
-以+Vc和-Vc(例如，+15V和-15V)为基准的两个电压生成器，
-两个开关14、15，其被布置为在由第一电极11、监测部分13和第二电极12组成的封闭电气网络中另选地连接两个电压生成器+Vc和-Vc，以及
-传感器部3，其包括ADC(ADC是指“模数转换器”)形式的输出以及与电阻17串联的开关16。在示例中，电阻17的电阻值Rm的数量级与监测部分13的电阻R相同。例如，Rm＝α×R，其中因子α在0.1和10之间。这种电路允许检测和测量第一电极11上的泄漏电流Ileak(Tj)或者第一电极11与第二电极12之间的电压Vge。
在图4上，标号14、15、16对应于对应开关14、15、16闭合的状态。开关是在包括第一电极11、第二电极12和栅极驱动器的电压源的封闭电气网络中连接和断开电阻17的手段的示例。
在各种实施方式中，测量电路2用于在第二电极连接18被流过反并联二极管的电流穿过时强制测量第二电极连接18中的电压降。在这种情况下，第一电极11(栅极)保持浮置。其电位是第二电极12(发射极)之一。将在第一电极11与第二电极连接18之间测量的电位与第二电极连接18的电阻相关。这种措施允许监测第二电极连接18(发射极连接)的健康(例如，引线接合)。这种方法将之后描述。
结构上，第一电极11包括制成单件的多晶硅材料。该单件也部分地由监测部分13制成。第一电极11和监测部分13被全部一起制成一块，所述块包括多晶硅材料。监测部分13与第二电极12电接触，使得在模块1的操作状态下，泄漏电流经由监测部分13在第一电极11和第二电极12之间流动。监测部分13具有一起选择的位置、形式、尺寸和材料组成(多晶硅)，使得在模块1的操作状态期间根据其温度T而具有可变电阻R。
在下文中，详述沟槽结构的示例。以上和以下特征也可应用于与沟槽结构不同的结构，例如平面结构(没有沟槽)。
图5示出沟槽结构中的管芯布局的示例。在图5上仅可看到模块1的顶面。第一电极11(栅极)沿着模块1的外围延伸。第二电极12对应于图5上的内部区域的顶表面。沟槽21形成在顶表面下方。沟槽21对应于图5上的水平暗细线。沟槽21基本上为直线并且在图5的水平方向上彼此平行。电绝缘体23设置在外围(第一电极11)与内部区域(第二电极12)的顶表面之间。在图5上，电绝缘体23对应于在沟槽21的各端沿着第一电极11线延伸的垂直线。电绝缘体23可通过局部缺少导电材料(例如，通过局部缺少顶部导电层)来获得。
现在参照图6。图6示出图5上引用为VI的细节。可区分两种类型的沟槽21：第一电极沟槽2111(或栅极沟槽)和虚设沟槽2112(与第二电极沟槽对应)。第一电极沟槽2111延伸直至外围(第一电极11；栅极线)，而虚设沟槽2112在距外围一定距离处中断。在以下示例中，在部分VI中，虚设沟槽2112电连接到第二电极12。在模块1的其余部分中，一些沟槽可为无效的，既不连接到第一电极11，也不连接到第二电极12。模块1可包括比导电严格所需的数量更多的沟槽21。例如，在一些实施方式中，让未连接的沟槽(自由沟槽)允许减小装置中的电场。
从电的角度，第一电极11(栅极)可被分解为模块1的三个部分，其电互连并且其中存在第一电极电位：
-第一电极焊盘(栅极焊盘)通过线(栅极线)连接到第一电极沟槽2111(栅极沟槽)。例如，焊盘经由至少一个引线接合连接到与模块1不同的元件。例如，焊盘由铝制成；
-第一电极线或层(栅极线或栅极层)将第一电极电位(栅极电位)分布在模块1的有源区域中。例如，栅极线由铝和/或多晶硅制成；
-第一电极沟槽2111(栅极沟槽)，其对应于模块1的有源区域，例如填充有多晶硅。
从电的角度，第二电极12(发射极/集电极)可被分解为模块1的五个部分，其电互连并且其中存在第二电极电位：
-第二电极焊盘(发射极/集电极焊盘)通过插塞连接到硅的N+掺杂区域和虚设沟槽2112。例如，焊盘经由至少一个引线接合连接到与模块1不同的元件。例如，焊盘由铝制成；
-第二电极插塞(发射极/集电极插塞)形成将第二电极焊盘连接到第二电极线和/或N+掺杂区域和/或虚设沟槽2112的垂直连接。例如，第二电极插塞由钨制成；
-第二电极线或层(发射极/集电极线)形成例如非活性多晶硅层；
-与半导体材料的有源区域对应的N+掺杂区域；
-第二电极沟槽2112(发射极/集电极沟槽)，其不直接连接到栅极电位，而是连接到发射极/集电极电位。例如，虚设沟槽2112填充有多晶硅。
在以下实施方式中，在三个第一电极部分之一与五个第二电极部分之一之间创建热敏电阻器。例如，局部调整多晶硅图案以创建热敏电阻器。
现在参照图7。图7类似于图6，其中，表示了三个不同的切割平面，各个切割平面与详细实施方式之一对应。具有标号VIII的切割平面对应于图8和图9的平面。具有标号X的切割平面对应于图10和图11的平面。具有标号XII的切割平面对应于图12和图13的平面。三个切割平面的位置被表示在同一图7上以便帮助理解和比较实施方式。即使三个切割平面被表示在同一图7上，三个实施方式仍是彼此独立的，未必被组合在同一模块1中。
在图8至图13所示的每一个实施方式中，模块1包括多个层的叠层100。在图8上，例如，叠层100从下到上包括下列层：
-饰面层101(或“支撑层”)；
-第一P掺杂层102；
-N+掺杂层103(或“缓冲层”)；
-第一N-掺杂层104(或“半导体基层”)；
-第二N-掺杂层105(或“载流子存储层”)；
-第二P掺杂层106；
-氧化物层107；
-BPSG层108(硅酸盐玻璃；BPSG是指“硼磷硅酸盐玻璃”)；
-金属层109(例如，铝)。
现在参照图8和图9。在这种第一实施方式中，通过至少在第一电极沟槽2111与半导体材料的有源区域所对应的N+掺杂区域之间创建多晶硅链接来形成热敏电阻器。可在图8上看出，三个虚设沟槽2112中的每一个的内壁涂覆有隔离膜123(在示例中，与氧化物层107的氧化物类似的氧化物)。这样，沟槽的内部与叠层100的其余部分电隔离。三个虚设沟槽2112中的每一个在隔离膜123内部填充有多晶硅填料121。多晶硅121使得能够沿着虚设沟槽2112(在图7的水平方向上)导电。第一电极沟槽2111涂覆有隔离膜133(在示例中，与氧化物层107的氧化物类似的氧化物)。这样，沟槽的内部与叠层100的其余部分电隔离。第一电极沟槽2111在隔离膜133内部填充有多晶硅填料131。多晶硅131使得能够沿着第一电极沟槽2111(在图7的水平方向上)导电。在垂直方向上，穿过叠层100，沟槽2111、2112从第一N-掺杂层104延伸到氧化物层107。
可在图8上看出，模块1还包括分别设置在第一电极沟槽2111的各侧的一对插塞。在垂直方向上，插塞包括：
-底部151(或者153)，从第二P掺杂层106延伸到氧化物层107；以及
-顶部141、143，与相应底部连续，从氧化物层107延伸到金属层109。
底部151、153为N+掺杂的，并且经由顶部141、143与第二电极12电接触。
图8和图9的比较使得能够理解可如何获得监测部分13(热敏电阻器)，其与第一电极11(多晶硅填料131)制成单件，并且包括多晶硅材料。监测部分13经由底部151、153、顶部141、143和金属层109与第二电极12电接触。在模块1的操作状态下，泄漏电流在第一电极11和第二电极12之间流动。
在第一实施方式中，通过在形成所述膜时维持第一电极沟槽2111的隔离膜133中的局部间隙来获得监测部分13。在上下文中，“间隙”必须被理解为在特定位置中膜的自愿缺少或膜中的孔(例如，在膜中形成中空部分或“窗口”)。例如，用于形成隔离膜133的氧化步骤是非选择性的热氧化。为了创建间隙，例如，期望的区域被预先覆盖氮化硅膜。氮化硅膜由于其慢得多的氧化速率而阻挡氧和水蒸气的扩散。然后，在氧化完成之后去除氮化硅膜。
然后，当利用多晶硅填料131填充第一电极沟槽2111时，间隙也被填充：多晶硅填料131和监测部分13被制成单件。在示例中，多晶硅填料131和监测部分13在单个步骤中制成。
由多晶硅所制成的监测部分13替换栅极氧化物中的局部间隙允许从第一电极沟槽2111(栅极电位)中的多晶硅填料131到连接到第二电极12(发射极/集电极电位)的底部151的N+掺杂区域形成电连接。间隙(以及所得监测部分13)的位置、形式和尺寸被一起选择以设定热敏电阻。热敏电阻限定电气组件根据温度的电阻行为(可以是NTC或PTC(“负温度系数”或“正温度系数”))。
换言之，选择监测部分13的位置、形式和尺寸以确定监测部分13的行为，使得电阻R在模块1的操作状态期间根据温度T以预定且受控的方式变化。
可形成单个间隙(单个监测部分13)。在这种情况下，设定监测部分13的较高电阻值。例如，间隙的位置可在温度通常最热的模块1的中心。另选地，该位置也可在温度最热的特定引线接合下面。
在各种实施方式中，可形成多个间隙。这使得能够减小局部电阻值和/或获得模块1中的各个部分的温度监测。
精确地设置热敏电阻的方式是设定间隙的面积(或有效横截面)(其它参数被视为固定的)。在申请人所进行的测试中，小于1μm2的间隙面积足以达到良好的热敏电阻行为。本领域技术人员将根据模块1的具体结构调整其它参数(位置、形式、材料组成)以便具有期望的热敏电阻。
通常认为，根据掺杂浓度，多晶硅具有10-3Ω.cm至105Ω.cm范围内的电阻率。为了良好地监测温度，申请人确定应该优选设置热敏电阻，使得对于模块1的预期操作温度范围，电阻值R具有介于10kΩ(由装置中的损失限定的最小值)和1MΩ(由测量电路的灵敏度和栅极氧化物的等效电阻限定的最大值)之间的值。在上下文中，“模块1的预期操作温度范围”对应于由模块1的制造商特别规划的温度范围。这些范围指示在必须随任何半导体模块提供的技术文档中。例如，申请人进行测试的模块1的温度范围是25℃至125℃。申请人还确定应该优选设置热敏电阻，使得电阻值R在模块1的预期操作温度范围内(例如，25℃和125℃之间)具有至少2％的变化。
监测部分13的这些行为可利用功率半导体装置领域中使用的常见多晶硅材料来获得。在各种实施方式中，可使用构成监测部分13的多晶硅的特定掺杂性质。这些掺杂性质可以是监测部分13所特定的并且不同于多晶硅填料131的其余部分(通过局部掺杂)，或者在单件多晶硅中可为均质的。换言之，即使多晶硅被制成单件，化学组成也未必是均质的。
现在参照图10和图11。在这样的第二实施方式中，通过至少在虚设沟槽2112和第一电极沟槽2111之间创建多晶硅链接来形成热敏电阻器。第二实施方式比第一实施方式更容易实现。
在图10和图11上，与前述附图的元件相似的元件具有相同的标号。与第一实施方式(图8和图9)相比，没有插塞。插塞144穿过BPSG层108设置在虚设沟槽2112顶部。叠层100的氧化物层107的大部分被虚设沟槽2112顶部的多晶硅层120替换。多晶硅层120至少覆盖虚设沟槽2112的顶部。
通常，如图10上所表示的，通过氧化物层107的保留在第一电极沟槽2111顶部的部分130来确保虚设沟槽2112中的多晶硅填料121与第一电极沟槽2111中的多晶硅填料131之间的电隔离。在图11的示例中，没有氧化物层107的部分130。取而代之，多晶硅层120与虚设沟槽2112中的多晶硅填料121和第一电极沟槽2111中的多晶硅填料131被制成单件。换言之，多晶硅层120在沟槽上，包括在第一电极沟槽2111的顶部延伸。多晶硅层120的在第一电极沟槽2111顶部延伸的部分形成第二实施方式的监测部分13。监测部分13在第一电极11与第二电极12之间创建想要的电阻路径。在第二实施方式中，限定监测部分13的尺寸，特别是厚度，以产生所需的热敏电阻行为。
可局部地去除所关注的虚设沟槽的插塞，使得在虚设沟槽的另一侧(相对端)与发射极接触。这样，虚设沟槽本身的电阻被添加到热敏电阻。多个相邻的虚设沟槽可例如以蛇形结构端部连接。这样，虚设沟槽的电阻被累积并添加到热敏电阻。通过明智地去除虚设插塞并修改将虚设沟槽连接在一起的多晶硅层，可随意调整热敏电阻的值。
为了提供多晶硅元件(多晶硅填料121、多晶硅填料131、多晶硅层120及其监测部分13)，可使用已知的工艺。例如，通过低压化学气相沉积(LPCVD)、光刻(树脂涂覆、掩模沉积、活化、选择性树脂去除)和/或干法蚀刻(选择性去除多晶硅、去除剩余树脂)来沉积多晶硅。为了创建监测部分13，可调整光刻中使用的已知掩模，以便通过由多晶硅层120(参见图11)的一部分制成的监测部分13替换氧化物层107(参见图10)的可用部分130。本领域技术人员将根据各个模块1容易地确定调整掩模以获得这种监测部分的确切方式。
现在参照图12和图13。这些图的平面基本上垂直于前述实施方式的平面(参见图7)。因此与前述附图相似的元件具有相同的标号。在图的右部，可以看到通常，金属层109的在第一电极11顶部的部分与金属层109的在第二电极12顶部的部分分离。在第一电极11(栅极)的部分中，叠层100不同于包括沟槽2111、2112的部分中的叠层。叠层100从下到上包括下列层：
-饰面层101(或“支撑层”)；
-第一P掺杂层102；
-N+掺杂层103(或“缓冲层”)；
-第一N-掺杂层104(或“半导体基层”)；
-第二P掺杂层106；
-氧化物层107的厚部；
-BPSG层108(硅酸盐玻璃，BPSG是指“硼磷硅酸盐玻璃”)；
-金属层109(例如，铝)。
在BPSG层108中，多晶硅层161设置在氧化物层107的厚部上。多晶硅层161基本上在垂直于图12和图13的平面的方向上延伸。在包括第一电极沟槽2111(图上不可见)的平面中，多晶硅层161与沟槽2111的多晶硅填料131被制成单件。在多晶硅层161上，设置插塞167以便确保多晶硅层161与金属层109的上部之间的电连接。在顶部添加例如聚酰胺的保护层170。
在这样的第三实施方式中，通过至少一个虚设沟槽2112延伸直至第一电极11(栅极线)来形成热敏电阻器。因此，发射极/集电极电位到达并接触栅极电位线。在各种实施方式中，还可修改线图案以方便与延伸的沟槽的连接。
可在图12上看出，虚设沟槽2112中的多晶硅填料121和第一电极部的多晶硅层161通常彼此分离。另外，每一个被隔离膜123(氧化物层)(或者163)围绕，以便将它们与环境电隔离。通过比较，如在第三实施方式的图13上可看到的，多晶硅材料的延伸部设置在虚设沟槽2112的多晶硅填料121与第一电极部的多晶硅层161之间。在第三实施方式中，所述延伸部形成监测部分13。
形成监测部分13的延伸部与第一电极11(多晶硅层161和多晶硅填料131)被制成单件。延伸部经由插塞144和金属层109与第二电极12电接触。在模块1的操作状态下，泄漏电流在第一电极11和第二电极12之间流动。
已描述了三个主要实施方式。本领域技术人员将理解，这三个实施方式是示例，不应被解释为限制本发明的范围。关于一个实施方式描述的大多数特征可被转移/适于另一实施方式。例如，关于第一实施方式说明了关于如何设定热敏电阻行为的特征。这些特征可适于其它实施方式。本领域技术人员将知道如何设置热敏电阻行为，例如通过根据模块1的各个实施方式来调整监测部分13的位置、形式和尺寸。调整以便设置热敏电阻的有效横截面可对应于第一实施方式中的间隙的高度和宽度、第二实施方式中的多晶硅层120的宽度和厚度以及第三实施方式中的延伸部的宽度和厚度。
图14和图15是模块1的照片，其上作为示例表示出尺寸比例。
上述模块1，特别是测量电路2(参见图3)可用于在模块1的操作寿命期间强制执行两个方法：估计模块1的温度的测量方法，以及估计模块1的连接，特别是第二电极连接18的健康状态的测量方法。
估计模块1的温度的测量方法包括例如：
a)当没有从IGBT的发射极E(或者从MOSFET的源极S)提供电流时，触发测量；
b)生成模块1的第一电极11(栅极)的诊断模式，在此期间电阻17位于第一电极11-第二电极12-电压源的电流回路中；
c)至少监测所述回路上的电压Vmeas或电流Imeas；
d)根据校准数据将所监测到的值转换为温度。
当IGBT的发射极连接没有被电流穿过时，执行步骤a)(测量触发)。因此，发射极连接中任何温度和电流相关电压降不会影响测量。例如，当电流为OFF时，这种情况是可能的。在反并联二极管共享发射极连接的情况下(参见图3)，二极管也应该截止。使用电流传感器和/或控制器信息来检测这些条件。在替代实施方式中，发射极连接中的电压降不严格为零，而是认为较小，例如小于200mV。在这种情况下，电压降可被忽略或补偿。
步骤d(基于校准数据的转换)意味着模块1被预先表征。例如，表征包括例如以具有温度(T)作为参数的函数“f”的形式生成模块1的热敏电阻分布，类似Rge＝f(T)或Vmeas＝f(T)或Imeas＝f(T)。
估计模块1的连接的健康状态的测量方法包括例如：
1)当高电流穿过IGBT的发射极E(或者从MOSFET的源极S)的连接(例如，第二电极连接18)时，触发测量；
2)生成模块1的第一电极11的诊断模式，在此期间所述第一电极11电断开。这可例如通过将第一电极11连接到电阻值比监测部分13的电阻值R大十倍的电阻器(不同于图3的电阻器17)来实现；
3)至少监测电压Vmeas；
4)根据校准数据将所监测到的值转换为损坏指数。
由于材料不稳定性(机械、化学)的影响，热敏电阻行为可能随时间漂移。这种现象随管芯的高温环境而被加速。
为了抵消漂移的影响，可定期执行重新校准。例如，当模块1在截止状态的操作中达到均匀温度时，执行这种重新校准。例如使用模块1中的另一温度传感器(例如在模块1的基板上)来执行校准。由于难以在宽的温度范围内获得温度特性漂移，所以可使用特定温度下的漂移值并且使用模型来估计其它温度值的漂移值。在一些实施方式中，特定温度下的漂移值用作模块1的健康指标。例如，定期监测25℃下的漂移。当其高于预定义的阈值时，生成警告消息。
这里所描述的方法可按照计算机程序的形式实现，例如由芯片强制执行或由处理器实现。本发明不限于这里所描述的模块、掩模、方法、计算机程序和计算机可读非瞬态记录介质，这些仅是示例。本发明涵盖本领域技术人员在阅读本文时将想到的每一个替代方案。
[标号列表]
-1：模块
-2：测量电路
-3：传感器部
-11：第一电极
-12：第二电极
-13：监测部分
-17：电阻
-18：第二电极连接
-21：沟槽
-23：电绝缘体
-100：叠层
-101：饰面层
-102：第一P掺杂层
-103：N+掺杂层
-104：第一N-掺杂层
-105：第二N-掺杂层
-106：第二P掺杂层
-107：氧化物层
-108：BPSG层
-109：金属层
-120：多晶硅层
-121：多晶硅填料
-123：隔离膜
-130：氧化物层的部分
-131：多晶硅填料
-133：隔离膜
-141：插塞的顶部
-143：插塞的顶部
-144：插塞
-151：插塞的底部
-153：插塞的底部
-161：多晶硅层
-163：隔离膜
-167：插塞
-170：保护层
-2111：第一电极沟槽
-2112：虚设沟槽

Claims (11)

1.一种功率半导体模块，该功率半导体模块包括：
-至少一个绝缘栅双极晶体管IGBT，其具有形成第一电极的栅极G和形成第二电极的发射极E，或者
-至少一个金属氧化物半导体场效应晶体管MOSFET，其具有形成第一电极的栅极G和形成第二电极的源极S；
其中，所述第一电极包括第一电极沟槽，所述第二电极包括第二电极沟槽，
监测部分，
所述第一电极和所述监测部分制成包括多晶硅材料的一体，
所述监测部分与所述第二电极电接触，使得在所述功率半导体模块的操作状态下泄漏电流在所述第一电极和所述第二电极之间流动；
所述监测部分的位置、形式、尺寸和材料组成是一起选择的，使得所述监测部分在所述功率半导体模块的所述操作状态期间根据其温度具有可变电阻，
其特征在于，所述监测部分包括下列中的至少一个：
-多晶硅层，该多晶硅层连续地覆盖至少一个第一电极沟槽和至少一个第二电极沟槽，并且与在所述至少一个所述第一电极沟槽中填充的多晶硅和在所述至少一个第二电极沟槽中填充的多晶硅一体制成；
-多晶硅材料的延伸部，所述延伸部在所述第二电极沟槽的多晶硅填充和所述第一电极的多晶硅材料元件之间以确保所述两个电极之间的电连接。
2.根据权利要求1所述的功率半导体模块，其中，所述监测部分具有一起选择的材料组成和有效横截面，使得：
-对于所述功率半导体模块的预期操作温度范围，所述监测部分的电阻值具有介于10kΩ和1MΩ之间的值；和/或
-在所述功率半导体模块的所述预期操作温度范围内，所述监测部分的电阻值具有至少2％的变化。
3.根据权利要求1所述的功率半导体模块，其中，所述监测部分包括：
-通道，该通道被布置为穿过所述第一电极的沟槽的壁内衬的氧化物层。
4.根据权利要求2所述的功率半导体模块，其中，所述监测部分包括：
-通道，该通道被布置为穿过所述第一电极的沟槽的壁内衬的氧化物层。
5.根据权利要求1至4中的任一项所述的功率半导体模块，该功率半导体模块还包括电连接在所述第一电极与所述第二电极之间的测量电路。
6.根据权利要求5所述的功率半导体模块，其中，所述测量电路包括：
-至少一个模数转换器；
-具有电阻值Rm的电阻，Rm等于α×R，其中R是所述监测部分的电阻，并且α是介于0.1和10之间的因子；以及
-布置为将所述电阻与包括所述第一电极、所述第二电极和栅极驱动器的电压源的封闭电气网络连接和断开的一组开关。
7.一种在制造根据权利要求1至6中的任一项所述的功率半导体模块期间用于多晶硅沉积操作的掩模，所述掩模被配置为使得形成所述第一电极和所述监测部分的所述多晶硅材料在单个沉积操作期间按一体沉积。
8.一种用于估计根据权利要求1至6中的任一项所述的功率半导体模块的温度的测量方法；
所述测量方法包括以下步骤：
a)当没有从所述绝缘栅双极晶体管IGBT的所述发射极E或者从所述金属氧化物半导体场效应晶体管MOSFET的所述源极S提供电流时，触发测量；
b)生成所述功率半导体模块的所述第一电极的诊断模式，在此期间电阻位于包括所述第一电极、所述第二电极和栅极驱动器的电压源的封闭电气网络中；
c)至少监测所述封闭电气网络上的电压或电流；
d)根据校准数据将所监测到的值转换为温度。
9.一种用于估计根据权利要求1至6中的任一项所述的功率半导体模块的连接的健康状态的测量方法，
所述测量方法包括以下步骤：
1)当高电流穿过所述绝缘栅双极晶体管IGBT的所述发射极E或者所述金属氧化物半导体场效应晶体管MOSFET的所述源极S的连接时，触发测量；
2)生成所述功率半导体模块的所述第一电极的诊断模式，在此期间所述第一电极电断开；
3)至少监测电压；
4)根据校准数据将所监测到的值转换为损坏指数。
10.一种包括指令的计算机软件，当所述计算机软件由处理器执行时实现根据权利要求8或权利要求9所述的方法。
11.一种注册有软件的计算机可读非瞬态记录介质，当所述软件由处理器执行时实现根据权利要求8或权利要求9所述的方法。
CN201980046808.4A 2018-07-19 2019-06-04 功率半导体模块、掩模、测量方法、计算机软件和记录介质 Active CN112424944B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18305988.0A EP3598505B1 (en) 2018-07-19 2018-07-19 Temperature estimation of a power semiconductor device
EP18305988.0 2018-07-19
PCT/JP2019/022841 WO2020017185A1 (en) 2018-07-19 2019-06-04 Power semi-conductor module, mask, measurement method, computer software, and recording medium

Publications (2)

Publication Number Publication Date
CN112424944A CN112424944A (zh) 2021-02-26
CN112424944B true CN112424944B (zh) 2024-05-31

Family

ID=63143100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980046808.4A Active CN112424944B (zh) 2018-07-19 2019-06-04 功率半导体模块、掩模、测量方法、计算机软件和记录介质

Country Status (5)

Country Link
US (1) US11927619B2 (zh)
EP (1) EP3598505B1 (zh)
JP (1) JP7101878B2 (zh)
CN (1) CN112424944B (zh)
WO (1) WO2020017185A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2549934A (en) * 2016-04-28 2017-11-08 Reinhausen Maschf Scheubeck Junction temperature and current sensing
US11741566B2 (en) 2019-02-22 2023-08-29 Dexterity, Inc. Multicamera image processing
EP3839528B1 (en) * 2019-12-20 2023-08-30 Mitsubishi Electric R&D Centre Europe B.V. Method for estimating parameters of a junction of a power semi-conductor and monitoring system for implementing said method
EP4213607A1 (en) * 2022-01-13 2023-07-19 Hitachi Energy Switzerland AG Semiconductor device and method for operating a semiconductor device
US11889246B1 (en) 2022-07-05 2024-01-30 Infineon Technologies Ag Electronic device and electronic system that receives and processes telemetry information

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340829A (zh) * 2000-08-30 2002-03-20 精工电子有限公司 半导体设备及其制造方法
CN101064247A (zh) * 2006-04-28 2007-10-31 株式会社半导体能源研究所 半导体装置的制造方法
JP2013098316A (ja) * 2011-10-31 2013-05-20 Mitsubishi Electric Corp 炭化珪素半導体装置
CN104285300A (zh) * 2012-05-07 2015-01-14 株式会社电装 半导体装置
WO2016014224A1 (en) * 2014-07-25 2016-01-28 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
CN105406850A (zh) * 2014-09-05 2016-03-16 英飞凌科技股份有限公司 具有集成温度传感器的半导体开关
CN105679745A (zh) * 2014-12-05 2016-06-15 英飞凌科技股份有限公司 具有晶体管单元和热电阻元件的半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3265849B2 (ja) * 1994-09-16 2002-03-18 富士電機株式会社 過熱保護装置付き自己消弧素子
SG55452A1 (en) * 1997-02-12 1998-12-21 Int Rectifier Corp Method and circuit to sense the tj of mos-gated power semi conductor devices
JP2000338146A (ja) * 1999-05-26 2000-12-08 Matsushita Electric Works Ltd 電流検出回路
GB0122121D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in a trench-gate mosfet
JP4086613B2 (ja) * 2002-10-09 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置および内部温度測定方法
DE10361714B4 (de) * 2003-12-30 2009-06-10 Infineon Technologies Ag Halbleiterbauelement
JP2008218611A (ja) * 2007-03-02 2008-09-18 Toyota Motor Corp 半導体装置
JP5138274B2 (ja) * 2007-05-25 2013-02-06 三菱電機株式会社 半導体装置
US8155916B2 (en) * 2008-07-07 2012-04-10 Infineon Technologies Ag Semiconductor component and method of determining temperature
US8599904B2 (en) * 2009-01-30 2013-12-03 Analog Devices, Inc. Method and apparatus for software GPS receiver
JP5369868B2 (ja) * 2009-04-24 2013-12-18 トヨタ自動車株式会社 半導体装置
JP5503897B2 (ja) * 2009-05-08 2014-05-28 三菱電機株式会社 半導体装置
JP2013065759A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体装置
DE102016120292A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Halbleitervorrichtung, die eine Transistorvorrichtung enthält

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340829A (zh) * 2000-08-30 2002-03-20 精工电子有限公司 半导体设备及其制造方法
KR20080095227A (ko) * 2000-08-30 2008-10-28 세이코 인스트루 가부시키가이샤 반도체 장치 및 그 제조방법
CN101064247A (zh) * 2006-04-28 2007-10-31 株式会社半导体能源研究所 半导体装置的制造方法
JP2013098316A (ja) * 2011-10-31 2013-05-20 Mitsubishi Electric Corp 炭化珪素半導体装置
CN104285300A (zh) * 2012-05-07 2015-01-14 株式会社电装 半导体装置
WO2016014224A1 (en) * 2014-07-25 2016-01-28 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
CN105406850A (zh) * 2014-09-05 2016-03-16 英飞凌科技股份有限公司 具有集成温度传感器的半导体开关
CN105679745A (zh) * 2014-12-05 2016-06-15 英飞凌科技股份有限公司 具有晶体管单元和热电阻元件的半导体器件

Also Published As

Publication number Publication date
EP3598505B1 (en) 2023-02-15
JP7101878B2 (ja) 2022-07-15
CN112424944A (zh) 2021-02-26
US11927619B2 (en) 2024-03-12
EP3598505A1 (en) 2020-01-22
JP2021526319A (ja) 2021-09-30
US20210223307A1 (en) 2021-07-22
WO2020017185A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
CN112424944B (zh) 功率半导体模块、掩模、测量方法、计算机软件和记录介质
CN103098198B (zh) 半导体装置
JP6300316B2 (ja) 半導体装置
TWI783040B (zh) 以阻測溫術在雙極電晶體中操作溫度判定
JPH01157573A (ja) 半導体装置およびその製造方法
JP2002523902A (ja) パワートランジスタ装置
JP2011243962A (ja) パワー半導体の温度を決定するための方法
US9343381B2 (en) Semiconductor component with integrated crack sensor and method for detecting a crack in a semiconductor component
JP2013201357A (ja) 炭化珪素半導体装置とその製造方法
JP7427996B2 (ja) 半導体装置の試験方法
CN114975430A (zh) 半导体管芯及用于感测电流和温度的方法和电子系统
US10957619B2 (en) Semiconductor apparatus
JP2008002896A (ja) 熱式流量計測装置
TWI833911B (zh) 半導體元件以及量測半導體元件溫度的方法
CN112349715B (zh) 具有温度及电压检测功能的功率半导体器件及制作方法
JP6824271B2 (ja) 第１温度測定素子を備える半導体デバイスおよび半導体デバイスを流れる電流を決定する方法
KR101465042B1 (ko) 반도체장치 및 그 시험방법
JP3148781B2 (ja) 半導体装置
TWI856920B (zh) 半導體元件
JP6007507B2 (ja) トレンチゲート型ｍｏｓ半導体装置のトレンチ平均深さおよびスイッチング特性の評価方法および半導体チップの選別方法
Köck et al. Design of a test chip with small embedded temperature sensor structures realized in a common-drain power trench technology
JP6496969B2 (ja) パワー半導体の耐圧評価用ｔｅｇ
TW202422840A (zh) 半導體元件
JP2003209151A (ja) 半絶縁膜の電位分布測定方法
JP2010245283A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant