CN112366181A - 一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法 - Google Patents
一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法 Download PDFInfo
- Publication number
- CN112366181A CN112366181A CN202011174060.7A CN202011174060A CN112366181A CN 112366181 A CN112366181 A CN 112366181A CN 202011174060 A CN202011174060 A CN 202011174060A CN 112366181 A CN112366181 A CN 112366181A
- Authority
- CN
- China
- Prior art keywords
- chip
- adapter plate
- flip
- silicon
- silicon adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 142
- 239000010703 silicon Substances 0.000 title claims abstract description 142
- 238000003466 welding Methods 0.000 title claims abstract description 58
- 230000000712 assembly Effects 0.000 title claims abstract description 33
- 238000000429 assembly Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000003475 lamination Methods 0.000 title claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 141
- 238000005476 soldering Methods 0.000 claims abstract description 50
- 230000004907 flux Effects 0.000 claims abstract description 34
- 238000004140 cleaning Methods 0.000 claims abstract description 17
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 238000007598 dipping method Methods 0.000 claims abstract description 7
- 229910000679 solder Inorganic materials 0.000 claims description 43
- 230000008018 melting Effects 0.000 claims description 13
- 238000002844 melting Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 5
- 230000001680 brushing effect Effects 0.000 claims 1
- 239000012808 vapor phase Substances 0.000 description 5
- 238000005219 brazing Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本发明一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法，所述方法包括步骤1，在硅转接板的倒装焊区域涂抹助焊剂，或用若干个倒装焊芯片蘸取助焊剂，将芯片焊球分别与硅转接板焊盘对位后贴片；步骤2，将初步形成的组件真空回流焊接，之后清洗进行倒装焊芯片的底部填充及硅转接板背面的植球，重复得若干个多芯片/硅转接板组件；步骤3，在管壳的倒装焊区域涂抹助焊剂，选取靠近中心位置和高度最高的倒装焊芯片表面作为拾取点，分别将组件与管壳对位后贴片；步骤4，将形成的模块真空回流焊接，清洗再进行硅转接板的底部填充，能够显著提高组装效率，提高倒装焊质量，兼容不同厚度、尺寸的倒装焊芯片组装，具有重要的社会效益和经济价值。
Description
技术领域
本发明涉及先进电子封装技术领域，具体为一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法。
背景技术
硅转接板具有二次布线及导电通孔的多层结构特征，其布线与孔密度远高于电子产品中常见的陶瓷基板及印制电路板，并且利用导电通孔可形成上下表面的电连接，因此硅转接板可实现大规模I/O芯片的高速信号传输及一个甚至多个倒装焊芯片的叠层组装。与直接焊至管壳上的单层倒装焊结构相比，硅转接板能够将微尺寸、细间距的芯片凸点转接为较大尺寸及间距的焊球，避免了管壳制造工艺极限对倒装焊芯片凸点尺寸及数量的限制。通过硅转接板的高密度布线，也可大大减小实现多个芯片互连功能所需的基板或管壳面积。通过硅转接板的导电通孔，可实现多个倒装焊芯片在管壳中的高密度集成，因此将硅转接板应用于裸芯片倒装焊是实现电子器件小型化、多功能化的关键之一。
然而目前倒装焊设备一般为针对单个倒装焊芯片同时实现对位、贴片及焊接，而当需要在同一个硅转接板上倒装焊多个芯片以便形成多芯片/硅转接板组件时，若依次对各芯片进行对位、贴片及焊接，在焊接次序靠后的芯片时，已焊接至硅转接板的芯片上的焊球会产生重熔问题，对焊点性能造成不良影响。在同一管壳上焊接多个多芯片/硅转接板组件时，利用倒装焊设备依次对各个组件进行对位、贴片及焊接，也存在同样的问题。因此仅靠倒装焊设备进行多芯片、多组件倒装焊时，焊球重熔问题是无法避免的。另外在进行若干个多芯片/硅转接板组件的焊接时，由于硅转接板尺寸较大，且进行拾取时需在芯片表面进行，从而无法保证拾取点在硅转接板的中心位置，因此与单个单芯贴装相比，进行若干个多芯片/硅转接板组件贴片时更容易在水平方向发生倾斜，导致贴装时压力不均而压裂硅转接板或焊后倾斜、虚焊、开路问题。
发明内容
针对现有技术中存在的问题，本发明提供一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法，能够显著提高组装效率，减小器件尺寸，提高倒装焊质量，兼容不同厚度、尺寸的倒装焊芯片组装，具有重要的社会效益和经济价值。
本发明是通过以下技术方案来实现：
一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法，包括如下步骤：
步骤1，在硅转接板的倒装焊区域均匀涂抹膏状助焊剂，或用若干个倒装焊芯片蘸取液体助焊剂，之后将若干个倒装焊芯片焊球分别与硅转接板焊盘对位后进行贴片，得到一个初步形成的多芯片/硅转接板组件；
步骤2，将上述初步形成的多芯片/硅转接板组件进行真空回流焊接，温度高于焊球材料的熔点30～50℃，之后清洗再进行倒装焊芯片的底部填充及硅转接板背面的植球，得到一个多芯片/硅转接板组件；
步骤3，重复步骤1～步骤2得到若干个多芯片/硅转接板组件；
步骤4，在管壳的倒装焊区域均匀涂抹助焊剂，选取靠近若干个多芯片/硅转接板组件的中心位置和高度最高的倒装焊芯片表面作为拾取点，之后分别将若干个多芯片/硅转接板组件与管壳对位后进行贴片；
步骤5，将贴片后形成的模块进行真空回流焊接，温度高于焊球材料的熔点30～50℃，之后清洗再进行硅转接板的底部填充，完成若干个多芯片/硅转接板组件的倒装焊叠层组装。
优选的，步骤1利用倒装焊机拾取若干个倒装焊芯片，倒装焊机的吸头尺寸与芯片尺寸相比每边长0～200μm，然后用若干个倒装焊芯片蘸取液体助焊剂。
优选的，步骤1用毛刷在硅转接板的倒装焊区域均匀涂抹膏状助焊剂。
优选的，步骤1通过倒装焊机的图像识别系统和对位系统，先对若干个倒装焊芯片与硅转接板上的定位标记进行图像识别，之后将若干个倒装焊芯片焊球分别与硅转接板焊盘对位后进行贴片。
优选的，步骤1中若干个倒装焊芯片焊球与硅转接板焊盘的对位精度为±5μm。
优选的，步骤2初步形成的多芯片/硅转接板组件回流焊接后用真空汽相清洗设备清洗。
优选的，步骤4用毛刷在管壳的倒装焊区域均匀涂抹助焊剂。
优选的，步骤4利用倒装焊机拾取若干个多芯片/硅转接板组件，通过倒装焊机的图像识别系统和对位系统，先对管壳与硅转接板上的定位标记进行图像识别，之后分别将若干个多芯片/硅转接板组件与管壳对位后进行贴片，对位精度为±5μm。
进一步，步骤4在贴片时，当多芯片/硅转接板组件底部距离管壳表面1mm以内时将倒装焊机的吸头下移速度减缓至0.05mm/s以下。
优选的，步骤2和步骤5中真空回流焊接的时间均为30～120秒。
与现有技术相比，本发明具有以下有益的技术效果：
本发明一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法，采用分别对位再同时回流焊接的方式避免了依次焊接多个倒装焊芯片或多芯片/硅转接板组件时焊球重熔对焊点性能的影响，其中对位在助焊剂蘸取或涂抹之后进行，可防止在蘸取或涂抹助焊剂时发生的芯片或硅转接板位置偏移，真空回流焊接温度高于焊球材料的熔点30～50℃，能避免焊球短路，焊接时的真空环境可防止焊料氧化，与传统倒装焊设备焊接时的氮气等惰性气体环境相比，提高焊料在焊盘上的浸润性，可保证焊球空洞率≤1％；选取靠近若干个多芯片/硅转接板组件的中心位置和高度最高的倒装焊芯片表面作为拾取点，可防止吸头碰撞非拾取点芯片并改善硅转接板倾斜的问题，并且通过贴片过程控制实现了大尺寸硅转接板的倒装焊接，对多个倒装焊芯片的厚度或尺寸一致性也没有限制，可显著提高工艺质量及兼容性。
进一步的，当多芯片/硅转接板组件底部距离管壳表面1mm以内时将倒装焊机的吸头下移速度减缓至0.05mm/s以下，这样在进行多芯片/硅转接板组件贴片时通过倒装焊机的梯度压力设置、较缓的加压速度，可有效改善硅转接板因压力不均而压裂并减小贴片后硅转接板的倾斜角度。
附图说明
图1为本发明所述的若干个多芯片/硅转接板组件倒装焊叠层组装后的结构示意图。
图中：1-管壳；2-第一硅转接板；3-第一芯片；4-第二芯片；5-第三芯片；6-第二硅转接板；7-第四芯片；8-第五芯片；9-第六芯片；10-第三硅转接板；11-第七芯片；12-第八芯片；13-第九芯片。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法，是一种基于硅转接板的多芯片多组件，包括如下步骤：
(1)利用倒装焊机拾取倒装焊芯片，倒装焊机的吸头型号需根据芯片尺寸进行选择，一般情况下吸头尺寸与芯片尺寸相比每边长0～200μm，以保证贴片时均匀施压；
(2)将硅转接板放置于样品台上，当使用液体助焊剂时，可操作倒装焊机让芯片自动蘸取助焊剂，而使用膏状助焊剂时，无法保证使用芯片蘸取后的助焊剂均匀完整，则需利用毛刷在硅转接板的倒装焊区域均匀涂抹助焊剂；
(3)通过倒装焊机的图像识别系统和对位系统，先对芯片与硅转接板上的定位标记进行图像识别，之后进行倒装焊芯片焊球与硅转接板焊盘的对位及贴片，对位精度需达到±5μm，对位在助焊剂蘸取或涂抹之后进行，可防止在蘸取或涂抹助焊剂时发生的芯片或硅转接板位置偏移；
(4)当需要在同一硅转接板上焊接多个芯片时，重复步骤(1)～(3)，分别完成各芯片的拾取、对位、贴片，得到一个初步形成的多芯片/硅转接板组件；
(5)利用真空钎焊炉对上述初步形成的多芯片/硅转接板组件上的所有芯片同时进行回流焊接，温度高于焊球材料的熔点30～50℃，熔融时间为30～120秒，以免焊球短路。焊接时的真空环境可防止焊料氧化，提高焊料在焊盘上的浸润性。
(6)步骤(5)完成了硅转接板上的多个倒装焊芯片的焊接，利用真空汽相清洗设备进行组件的清洗，并进行芯片的底部填充及硅转接板背面的植球，得到一个多芯片/硅转接板组件；
底部填充是指将底部填充胶对芯片与硅转接板的间隙进行填充，以减小焊球处的应力。植球可以有两种方法，一是将焊球通过漏板放置在硅转接板的焊盘上，再进行回流焊接，将焊球焊至焊盘上；一种是利用激光植球机将焊球熔融再放置在焊盘上，凝固后形成焊球。植球将硅转接板正面与芯片相连的点通过导电通孔转接至背面的焊球处，利用硅转接板背面的焊球将组件焊接至管壳上，形成电连接及机械连接。
重复步骤(1)～(6)得到若干个多芯片/硅转接板组件；
(7)利用倒装焊机拾取多芯片/硅转接板组件，选择靠近硅转接板中心位置、高度最高的芯片表面作为拾取点，就是说在拾取组件时，吸头的位置是需要选择的，如果吸头吸在芯片的间隙上则会漏气，无法吸取。因此需要选择组件上的某一个芯片表面进行吸取。在选择吸取位置的时候则需要考虑，吸取位置如果不在组件中心，组件会因重心而容易在水平方向上倾斜；另外组件上各个芯片厚度会有不同，这样在高度方向上会有不同的情况，若吸头在较低的芯片上吸取时则可能会在下降的时候首先被较高的芯片碰到，因此需要综合考虑各个芯片的位置及高度，对吸取位置进行选择，可防止吸头碰撞非拾取点芯片并改善硅转接板倾斜的问题；
(8)将管壳放置于样品台上，由于焊有多个芯片的硅转接板尺寸通常较大，通过蘸取难以保证助焊剂均匀完整，则需利用毛刷在管壳上倒装焊区域均匀涂抹助焊剂；
(9)同样通过倒装焊机的图像识别系统和对位系统，先对硅转接板与管壳上的定位标记进行图像识别，完成一个多芯片/硅转接板组件在管壳上的对位，对位精度需达到±5μm，对位同样在涂抹助焊剂后进行，可防止在涂抹助焊剂时可能发生的管壳位置偏移；
(10)对位后进行多芯片/硅转接板组件的贴片，多芯片/硅转接板组件底部距离管壳表面1mm以内时将吸头下移速度减缓至0.05mm/s以下，可防止硅转接板因压力不均而压裂并减小贴片后硅转接板的倾斜角度；
(11)当需要在同一管壳上焊接多个多芯片/硅转接板组件时，重复步骤(7)～(10)，分别完成各个多芯片/硅转接板组件的拾取、对位、贴片；
(12)当完成所有多芯片/硅转接板组件的贴片后，利用真空钎焊炉对所有组件同时进行回流焊接，温度高于焊球材料的熔点30～50℃，熔融时间为30～120秒，以免焊球短路。焊接时的真空环境可防止焊料氧化，提高焊料在焊盘上的浸润性。
(13)焊接后利用真空汽相清洗设备对管壳进行清洗，并进行硅转接板的底部填充，这里的填充也是将底部填充胶填充至硅转接板与管壳的间隙，起到支撑焊球、降低应力的作用，完成管壳上数个多芯片/硅转接板组件的组装。一般管壳上组装有多个组件形成的整体也叫模块。
实施例
如图1所示，管壳内需焊接3个组件，即第一多芯片/硅转接板组件、第二多芯片/硅转接板组件、第三多芯片/硅转接板组件，每个多芯片/硅转接板组件均需焊接3只倒装焊芯片，共9只芯片，即第一芯片3、第二芯片4、第三芯片5、第四芯片7、第五芯片8、第六芯片9、第七芯片11、第八芯片12、第九芯片13，但本发明不限于此数目限制，同样适用于1～2只或4只以上的组件及每个组件各1～2只或4只以上芯片的叠层组装。
工艺步骤如下：
(1)根据芯片尺寸选择与芯片尺寸相比每边长100μm的吸头并利用倒装焊机拾取第一芯片3；
(2)将硅转接板放置于样品台上，因使用的膏状助焊剂黏度较大，则利用毛刷在硅转接板的倒装焊区域均匀涂抹助焊剂；
(3)先对芯片与硅转接板上的定位标记进行图像识别，之后进行芯片焊球与硅转接板焊盘的对位及贴片，对位精度达到±5μm，对位在助焊剂涂抹之后进行，可防止在涂抹助焊剂时发生的芯片或硅转接板位置偏移；
(4)重复步骤(1)～(3)，分别完成第二芯片4、第三芯片5的拾取、对位、贴片；
(5)当完成所有芯片的贴片后，利用真空钎焊炉对所有芯片同时进行回流焊接，温度比焊球材料的熔点高30℃，熔融时间为90秒，焊接时的真空环境可防止焊料氧化，提高焊料在焊盘上的浸润性。
(6)完成焊接，利用真空汽相清洗设备进行组件的清洗，并进行所有芯片的底部填充及硅转接板背面的植球，获得第一多芯片/硅转接板组件，
重复步骤(1)～(6)，利用第四芯片7、第五芯片8、第六芯片9完成第二多芯片/硅转接板组件，及利用第七芯片11、第八芯片12、第九芯片13完成第三多芯片/硅转接板组件；
(7)利用倒装焊机拾取第一多芯片/硅转接板组件，选择靠近硅转接板中心位置且高度最高的芯片表面作为拾取点，可防止吸头碰撞非拾取点芯片并改善硅转接板倾斜的问题；
(8)将管壳放置于样品台上，利用毛刷在管壳上倒装焊区域均匀涂抹助焊剂；
(9)先对硅转接板与管壳上的定位标记进行图像识别，之后进行第一多芯片/硅转接板组件在管壳上的对位，对位精度达到±5μm，对位同样在涂抹助焊剂后进行，可防止在涂抹助焊剂时可能发生的管壳位置偏移；
(10)对位后进行第一多芯片/硅转接板组件的贴片，多芯片/硅转接板组件底部距离管壳表面1mm以内时将吸头下移速度减缓至0.05mm/s，可防止硅转接板因压力不均而压裂并减小贴片后硅转接板的倾斜角度；
(11)重复步骤(7)～(10)，分别完成第二芯片/硅转接板组件、第三多芯片/硅转接板组件的拾取、对位、贴片；
(12)当完成所有组件的贴片后，利用真空钎焊炉对所有组件同时进行回流焊接，温度比焊球材料的熔点高50℃，熔融时间为60秒，焊接时的真空环境可防止焊料氧化，提高焊料在焊盘上的浸润性。
(13)焊接后利用真空汽相清洗设备对管壳进行清洗，并进行硅转接板的底部填充，完成模块的组装。
Claims (10)
1.一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法，其特征在于，包括如下步骤：
步骤1，在硅转接板的倒装焊区域均匀涂抹膏状助焊剂，或用若干个倒装焊芯片蘸取液体助焊剂，之后将若干个倒装焊芯片焊球分别与硅转接板焊盘对位后进行贴片，得到一个初步形成的多芯片/硅转接板组件；
步骤2，将上述初步形成的多芯片/硅转接板组件进行真空回流焊接，温度高于焊球材料的熔点30～50℃，之后清洗再进行倒装焊芯片的底部填充及硅转接板背面的植球，得到一个多芯片/硅转接板组件；
步骤3，重复步骤1～步骤2得到若干个多芯片/硅转接板组件；
步骤4，在管壳的倒装焊区域均匀涂抹助焊剂，选取靠近若干个多芯片/硅转接板组件的中心位置和高度最高的倒装焊芯片表面作为拾取点，之后分别将若干个多芯片/硅转接板组件与管壳对位后进行贴片；
步骤5，将贴片后形成的模块进行真空回流焊接，温度高于焊球材料的熔点30～50℃，之后清洗再进行硅转接板的底部填充，完成若干个多芯片/硅转接板组件的倒装焊叠层组装。
2.根据权利要求1所述的若干个多芯片/硅转接板组件的倒装焊叠层组装方法，其特征在于，步骤1利用倒装焊机拾取若干个倒装焊芯片，倒装焊机的吸头尺寸与芯片尺寸相比每边长0～200μm，然后用若干个倒装焊芯片蘸取液体助焊剂。
3.根据权利要求1所述的若干个多芯片/硅转接板组件的倒装焊叠层组装方法，其特征在于，步骤1用毛刷在硅转接板的倒装焊区域均匀涂抹膏状助焊剂。
4.根据权利要求1所述的若干个多芯片/硅转接板组件的倒装焊叠层组装方法，其特征在于，步骤1通过倒装焊机的图像识别系统和对位系统，先对若干个倒装焊芯片与硅转接板上的定位标记进行图像识别，之后将若干个倒装焊芯片焊球分别与硅转接板焊盘对位后进行贴片。
5.根据权利要求1所述的若干个多芯片/硅转接板组件的倒装焊叠层组装方法，其特征在于，步骤1中若干个倒装焊芯片焊球与硅转接板焊盘的对位精度为±5μm。
6.根据权利要求1所述的若干个多芯片/硅转接板组件的倒装焊叠层组装方法，其特征在于，步骤2初步形成的多芯片/硅转接板组件回流焊接后用真空汽相清洗设备清洗。
7.根据权利要求1所述的若干个多芯片/硅转接板组件的倒装焊叠层组装方法，其特征在于，步骤4用毛刷在管壳的倒装焊区域均匀涂抹助焊剂。
8.根据权利要求1所述的若干个多芯片/硅转接板组件的倒装焊叠层组装方法，其特征在于，步骤4利用倒装焊机拾取若干个多芯片/硅转接板组件，通过倒装焊机的图像识别系统和对位系统，先对管壳与硅转接板上的定位标记进行图像识别，之后分别将若干个多芯片/硅转接板组件与管壳对位后进行贴片，对位精度为±5μm。
9.根据权利要求8所述的若干个多芯片/硅转接板组件的倒装焊叠层组装方法，其特征在于，步骤4在贴片时，当多芯片/硅转接板组件底部距离管壳表面1mm以内时将倒装焊机的吸头下移速度减缓至0.05mm/s以下。
10.根据权利要求1所述的若干个多芯片/硅转接板组件的倒装焊叠层组装方法，其特征在于，步骤2和步骤5中真空回流焊接的时间均为30～120秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011174060.7A CN112366181B (zh) | 2020-10-28 | 2020-10-28 | 一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011174060.7A CN112366181B (zh) | 2020-10-28 | 2020-10-28 | 一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112366181A true CN112366181A (zh) | 2021-02-12 |
| CN112366181B CN112366181B (zh) | 2022-04-12 |
Family
ID=74511169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011174060.7A Active CN112366181B (zh) | 2020-10-28 | 2020-10-28 | 一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112366181B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035728A (zh) * | 2021-03-02 | 2021-06-25 | 北京无线电测量研究所 | 一种基于硅转接板的芯片倒装焊方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5564617A (en) * | 1992-09-03 | 1996-10-15 | Lucent Technologies Inc. | Method and apparatus for assembling multichip modules |
| US20030089977A1 (en) * | 2001-11-09 | 2003-05-15 | Xilinx, Inc. | Package enclosing multiple packaged chips |
| US20090111215A1 (en) * | 2007-10-30 | 2009-04-30 | International Business Machines Corporation | Modular Chip Integration Techniques |
-
2020
- 2020-10-28 CN CN202011174060.7A patent/CN112366181B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5564617A (en) * | 1992-09-03 | 1996-10-15 | Lucent Technologies Inc. | Method and apparatus for assembling multichip modules |
| US20030089977A1 (en) * | 2001-11-09 | 2003-05-15 | Xilinx, Inc. | Package enclosing multiple packaged chips |
| US20090111215A1 (en) * | 2007-10-30 | 2009-04-30 | International Business Machines Corporation | Modular Chip Integration Techniques |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035728A (zh) * | 2021-03-02 | 2021-06-25 | 北京无线电测量研究所 | 一种基于硅转接板的芯片倒装焊方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112366181B (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10186549B1 (en) | Gang bonding process for assembling a matrix of light-emitting elements | |
| US7713575B2 (en) | Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold | |
| KR100888195B1 (ko) | 능동소자가 내장된 유기기판 제조방법 | |
| US5660321A (en) | Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts | |
| US8673685B1 (en) | Electronic component mounting line and electronic component mounting method | |
| JP2009110995A (ja) | ３次元実装方法及び装置 | |
| US9125329B2 (en) | Electronic component mounting line and electronic component mounting method | |
| KR101053091B1 (ko) | 실장기판의 제조방법 | |
| CN101030546B (zh) | 电容安装方法 | |
| CN112366181B (zh) | 一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法 | |
| WO2022247228A1 (zh) | 一种微型电子组件排料转移定位装置及其工作方法 | |
| Dudderar et al. | AT&T spl mu/Surface Mount Assembly: A New Technology for the Large Volume Fabrication of Cost Effective Flip-Chip MCMs | |
| CN111293046B (zh) | 一种芯片与tsv硅基板的倒扣焊接方法 | |
| Dohle et al. | Adapted assembly processes for flip-chip technology with solder bumps of 50 µm or 40 µm diameter | |
| US20020092886A1 (en) | Method and apparatus for balling and assembling ball grid array and chip scale array packages | |
| CN111883502A (zh) | 焊料微凸点阵列制备方法 | |
| JPH02278831A (ja) | はんだバンプの形成方法 | |
| CN211507677U (zh) | 一种rgb芯片倒装封装结构 | |
| JP2880139B2 (ja) | ３次元積層型パッケージ素子用積層及びソルダリング装置 | |
| JP3872995B2 (ja) | ベアチップ実装方法 | |
| JPS63104397A (ja) | はんだ隆起体形成方法 | |
| JP2019029647A (ja) | 柱状部材搭載装置及び柱状部材搭載方法 | |
| JP2013062472A (ja) | 半導体パッケージおよびその製造方法 | |
| CN111162158B (zh) | 一种rgb芯片倒装封装结构及制备方法 | |
| TW201212136A (en) | Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |