CN112312639A - 电路板及其制作方法 - Google Patents
电路板及其制作方法 Download PDFInfo
- Publication number
- CN112312639A CN112312639A CN201910676741.4A CN201910676741A CN112312639A CN 112312639 A CN112312639 A CN 112312639A CN 201910676741 A CN201910676741 A CN 201910676741A CN 112312639 A CN112312639 A CN 112312639A
- Authority
- CN
- China
- Prior art keywords
- opening
- circuit substrate
- circuit board
- film
- contact pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 239000013039 cover film Substances 0.000 claims abstract description 47
- 239000010408 film Substances 0.000 claims description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000002356 single layer Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 239000004925 Acrylic resin Substances 0.000 description 14
- 229920000178 Acrylic resin Polymers 0.000 description 14
- 229920000106 Liquid crystal polymer Polymers 0.000 description 14
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 14
- 239000004734 Polyphenylene sulfide Substances 0.000 description 14
- 229920000069 polyphenylene sulfide Polymers 0.000 description 14
- 239000004810 polytetrafluoroethylene Substances 0.000 description 14
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- -1 Polytetrafluoroethylene Polymers 0.000 description 11
- 239000004696 Poly ether ether ketone Substances 0.000 description 10
- 229920002530 polyetherether ketone Polymers 0.000 description 10
- 229920000139 polyethylene terephthalate Polymers 0.000 description 8
- 239000005020 polyethylene terephthalate Substances 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011112 polyethylene naphthalate Substances 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
一种电路板,包括:第一电路基板,第一电路基板包括一第一表面,第一表面上设置有一接触垫;第二电路基板,第二电路基板包括一第二表面及一第三侧面,第二电路基板设置于所述第一表面,第二表面设置于所述第二电路基板远离所述第一电路基板的一侧,第三侧面与所述第二表面相邻并接触,第一表面及所述第二表面之间存在一断差;电路板还包括覆盖膜,覆盖膜至少覆盖所述第一表面、第二表面及第三侧面,覆盖膜包括一第一开口及一第二开口,第一开口对应所述第一表面设置,第二开口的至少部分对应第三侧面设置,第一开口对应接触垫设置以使接触垫暴露。本发明还提供所述电路板的制作方法。
Description
技术领域
本发明涉及一种电路板技术,尤其涉及一种高断差的电路板及所述电路板的制作方法。
背景技术
随着技术的进步,电路板中逐渐具备更多的功能,多功能的电路板往往为复合电路板,由于个电子元件的结构及走线要求不相同,使得复合电路板表面往往存在凹凸不平的断差结构。一方面,断差的存在使得电路板表面处理过程中出现覆盖膜贴附不紧、厚度不均、存在气泡、颜色不均等问题。如何解决上述问题是本领域技术人员需要考虑的。
发明内容
有鉴于此,本发明提供一种电路板及该电路板的制作方法。
一种电路板,所述电路板包括:
第一电路基板,所述第一电路基板包括一第一表面,所述第一表面上设置有一接触垫;
第二电路基板,所述第二电路基板包括一第二表面及一第三侧面,所述第二电路基板设置于所述第一表面,所述第二表面设置于所述第二电路基板远离所述第一电路基板的一侧,所述第三侧面与所述第二表面相邻并接触,所述第一表面及所述第二表面之间存在一断差;以及
所述电路板还包括覆盖膜,所述覆盖膜至少覆盖所述第一表面、第二表面及第三侧面,所述覆盖膜包括一第一开口及一第二开口,所述第一开口对应所述第一表面设置,所述第二开口的至少部分对应所述第三侧面设置,所述第一开口对应所述接触垫设置以使所述接触垫暴露。
进一步的,所述电路板还包括一电子元件,所述电子元件对应所述第二开口,并与所述接触垫电性连接。
进一步的,所述第一表面与所述第三侧面相邻并接触,所述第二开口的至少部分对应所述第一表面设置。
进一步的,所述覆盖膜为单层结构,所述覆盖膜的厚度范围为7.5μm至50μm。
进一步的,所述覆盖膜的材料包含二氧化硅,所述二氧化硅的质量范围为15%-50%。
一种电路板的制作方法,包括如下步骤:
提供一第一电路基板,所述第一电路基板包括一第一表面,所述第一表面上设置有一接触垫;
提供一第二电路基板,所述第二电路基板包括一第二表面及一第三侧面,使所述第二电路基板设置于所述第一表面,并使所述第二表面设置于所述第二电路基板远离所述第一表面的一侧,所述第三侧面与所述第二表面相邻并接触,所述第一表面及所述第二表面之间存在一断差;
提供一组合膜,所述组合膜包括一覆盖膜及设置于所述覆盖膜一侧的保护膜,所述覆盖膜包括一第一开口及一第二开口;以及
将所述组合膜贴附于所述第二电路基板及所述第一电路基板表面,使所述覆盖膜至少覆盖所述第一表面、所述第二表面及所述第三侧面,使所述第一开口对应所述第一表面设置,使所述第二开口的至少部分对应所述第三侧面设置,使所述第一开口对应所述接触垫设置以暴露所述接触垫。
进一步的,还包括如下步骤:去除设置于所述覆盖膜一侧的保护膜。
进一步的,还包括如下步骤:提供一电子元件,将所述电子元件设置于所述第一表面,使所述电子元件与接触垫电性连接。
进一步的,所述组合膜还包括一离型膜,所述离型膜设置于所述覆盖膜远离所述保护膜一侧。
进一步的,使所述第一表面与所述第三侧面相邻并接触,使所述第二开口的至少部分对应所述第一表面设置。
相较于现有技术,本发明的电路板具备单层覆盖膜以及覆盖膜上的开口结构,覆盖膜贴附紧致、无气泡、颜色均一,且制作过程可预留电连接开口,进一步提升产品良率,降低制作成本。
附图说明
图1为本发明一实施例提供的电路板的立体示意图。
图2为本发明一实施例提供的电路板沿II-II方向的剖视示意图。
图3为本发明另一实施例提供的电路板的剖视示意图。
图4为本发明一实施例提供的电路板的组合膜的预制作流程示意图。
图5为本发明一实施例提供的电路板的制作流程示意图。
图6为本发明一实施例提供的电路板的制作流程示意图。
图7为本发明一实施例提供的电路板的制作流程示意图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了使本发明所揭示的技术内容更加详尽与完备,可以参照附图以及本发明的下述各种具体实施例,附图中相同的标记代表相同或者相似的元件。然而,本领域的普通技术人员应当理解,下文中所提供的实施例并非用来限制本发明所覆盖的范围。此外,附图仅仅用于示意性地加以说明,并未依照其实际尺寸按比例进行绘制。
如图1所示,为本发明一实施例的电路板1的立体示意图。如图2所示,为本发明一实施例的电路板1沿II-II方向的剖视示意图。
电路板1包括主电路基板10以及覆盖膜15,主电路基板10包括第一电路基板11及第二电路基板12,第一电路基板11包括一第一表面111,第二电路基板12设置于第一表面111,第二电路基板12包括一第二表面122及一第三侧面123,第二表面122设置于第二电路基板12远离第一电路基板11一侧,第三侧面123与第二表面122相邻并接触,第一表面111及第二表面122之间存在一断差,覆盖膜15至少覆盖第一表面111、第二表面122及第三侧面123,覆盖膜15包括一第一开口151及一第二开口152,第一开口151对应第一表面111设置,第二开口152的至少部分对应第三侧面123设置,第一表面111上设置有一接触垫114,第一开口151对应接触垫114设置以使接触垫114暴露。
于一实施例中,第二电路基板12设置于第一电路基板11的第一表面111,第二电路基板12包括布线区124及开口区125,布线区124内包括设置于布线区124的多层导电线路,开口区125贯穿所述第二电路基板12,第二电路基板12在第一表面111上的投影的面积小于第一表面111的面积。主电路基板10可以为软硬结合电路板或其他复合型电路板,第一电路基板11可以为柔性电路板,第二电路基板12可以为硬质电路板,第二电路基板12的尺寸小于第一电路基板11的尺寸。第二电路基板12设置于第一电路基板11一侧,例如第一表面111,第一电路基板11与第二电路基板12之间可实现电性连接。
于一实施例中,第二电路基板12还包括导通孔126,导通孔设置于布线区124内,导通孔126设置于第二电路基板12靠近第一电路基板11一侧,导通孔126内填充有导电膏以形成导电柱127,导电柱127与第一电路基板11及第二电路基板12的导电线路电性连接。在其他实施例中,导电柱127及导通孔126可替换为电镀孔或其他电连接单元,第一电路基板11及第二电路基板12可通过其他电连接方式实现电性导通。于一实施例中,第二电路基板12的第二表面122及第三侧面123可位于不同的平面,第二表面122的一边与第三侧面123的一边重叠。
第一电路基板11与第二电路基板12的部分之间存在一断差,第二电路基板12的开口区125贯穿第二电路基板12使得第一电路基板11的至少部分表面裸露,第一电路基板11与第二电路基板12的布线区124之间存在一断差。
如图2所示,于一实施例中,第一表面111与第二表面122大致平行设置,第一表面111与第二表面122之间存在一断差,第三侧面123位于第一表面111与第二表面122之间,第三侧面123可为一规则平面,第三侧面123可与第三侧面123接触,第三侧面123与第一表面111的夹角可以为直角,第二表面122与第一表面111的夹角可以为直角。
如图3所示,在其他实施例中,第一表面111与第二表面122大致平行设置,第一表面111与第二表面122之间存在一断差,第三侧面123位于第一表面111与第二表面122之间,第三侧面123可为不规则平面,第三侧面123可与第三侧面123接触,第三侧面123与第一表面111的夹角可以为钝角,第二表面122与第一表面111的夹角可以为钝角。
第一电路基板11可包括一基板及内嵌于所述基板内或设置于所述基板表面的导电线路,所述基板的材料可以为有机物,如改性聚酰亚胺(Modified Polyimide,MPI)、工业化液晶聚合物(Liquid Crystal Polymer,LCP)、聚苯硫醚(Polyphenylene sulfide,PPS)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formic acid glycol ester,PEN)、聚四氟乙烯(Poly tetra fluoroethylene,PTFE)、丙烯酸树脂(acrylic resin)、聚对苯二甲酸乙二醇酯(polyethylene glycol terephthalate,PET)或者聚醚醚酮(polyetheretherketone,PEEK),所述导电线路为导电材料,例如可以为金属单质、合金、金属氧化物等。
第二电路基板12可包括一基板及内嵌于所述基板内或设置于所述基板表面的导电线路,所述基板的材料可以为有机物,如改性聚酰亚胺(Modified Polyimide,MPI)、工业化液晶聚合物(Liquid Crystal Polymer,LCP)、聚苯硫醚(Polyphenylene sulfide,PPS)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formic acid glycol ester,PEN)、聚四氟乙烯(Poly tetra fluoroethylene,PTFE)、丙烯酸树脂(acrylic resin)、聚对苯二甲酸乙二醇酯(polyethylene glycol terephthalate,PET)或者聚醚醚酮(polyetheretherketone,PEEK),所述导电线路为导电材料,例如可以为金属单质、合金、金属氧化物等。
覆盖膜15的第一开口151对应第一表面111设置,第一开口151距离第一表面111与第二表面122之间的断差的距离大于0.4mm,第一开口151对应接触垫114开设以使接触垫114暴露,以此为主电路基板10预留元件贴合空间,接触垫114的数量可以为多个;电路板1还可包括一电子元件18,电子元件18可以为主动元件或被动元件,例如可以为电阻、电容、芯片、射频元件等,电子元件18与接触垫114电性连接。第二开口152可对应第三侧面123设置或对应第一表面111设置,第二开口152对应第三侧面123设置时,第二开口152的边界可延伸至所述断差对应第三侧面123与第一表面111的交界处的边界;第二开口152还可对应第一表面111与第三侧面123的交界处设置,即,第二开口152的至少部分对应第一表面111设置,第二开口152的至少部分同时对应第三侧面123设置;第二开口设置于第一电路基板11与第二电路基板12交界的断差处,为覆盖膜15贴合于主电路基板10预留气体排出的路径,避免贴合过程中产生气泡。覆盖膜15还可包括一第三开口153,第三开口153可对应第三侧面123设置或对应第二表面122设置;第三开口153还可对应第二表面122与第三侧面123的交界处设置,即,第三开口153的至少部分对应第二表面122设置,第三开口153的至少部分同时对应第三侧面123设置;第三开口153设置于第二电路基板12的弯折处,为覆盖膜15贴合于主电路基板10预留气体排出的路径,避免贴合过程中产生气泡。
覆盖膜15为单层结构,覆盖膜15的厚度范围为7.5μm至50μm,单层的覆盖膜15具备较好的贴附能力及较均匀的厚度,且具备较整齐的外观。覆盖膜15至少包含二氧化硅以及树脂,所述树脂包括改性聚酰亚胺(Modified Polyimide,MPI)、工业化液晶聚合物(LiquidCrystal Polymer,LCP)、聚苯硫醚(Polyphenylene sulfide,PPS)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formic acid glycol ester,PEN)、聚四氟乙烯(Polytetra fluoroethylene,PTFE)和丙烯酸树脂(acrylic resin)中的至少一种,二氧化硅(SiO2)可以粉末的形式添加于树脂中,二氧化硅粉体的质量范围为15%至50%,通过向树脂中添加二氧化硅可以调整覆盖膜15的导电性能或物理膨胀或收缩范围。
如图4至图7所示,为本发明一实施例的电路板1的制作方法,包括如下步骤:
步骤S1:提供一组合膜13,组合膜13包括一覆盖膜15及设置于覆盖膜15相背两表面的离型膜16及保护膜17,使覆盖膜15至少包括一第一开口151及一第二开口152;
图4为本发明一实施例提供的电路板1的组合膜13的预制作流程示意图,步骤S1为组合膜13的预制作流程,步骤S1中对组合膜13的制作在电路板1的制作方法中的顺序是不固定的。覆盖膜15为单层结构,覆盖膜15的厚度范围为7.5μm至50μm,单层的覆盖膜15具备较好的贴附能力及较均匀的厚度,且具备较整齐的外观。
覆盖膜15至少包含二氧化硅以及树脂,所述树脂包括改性聚酰亚胺(ModifiedPolyimide,MPI)、工业化液晶聚合物(Liquid Crystal Polymer,LCP)、聚苯硫醚(Polyphenylene sulfide,PPS)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate twoformic acid glycol ester,PEN)、聚四氟乙烯(Poly tetra fluoroethylene,PTFE)和丙烯酸树脂(acrylic resin)中的至少一种,二氧化硅(SiO2)可以粉末的形式添加于树脂中,二氧化硅粉体的质量范围为15%至50%,通过向树脂中添加二氧化硅可以调整覆盖膜15的导电性能或物理膨胀或收缩范围。
所述覆盖膜15的一侧设置有所述离型膜16用于保护覆盖膜15的一侧,覆盖膜15的另一表面设置有保护膜17,保护膜17可作为覆盖膜15与定位机械或器具之间的隔离层,用于避免覆盖膜15在贴附过程中产生损伤。
使用冲压、切割等方式对组合膜13进行处理,在组合膜13上形成贯穿组合膜13的多个贯穿孔14,使得覆盖膜15包括贯穿其的第一开口151、第二开口152及第三开口153。
步骤S2:提供一第一电路基板11,所述第一电路基板11包括一第一表面111,所述第一表面111上设置有接触垫114。
第一电路基板11可包括一基板及内嵌于所述基板内或设置于所述基板表面的导电线路,所述基板的材料可以为有机物,如改性聚酰亚胺(Modified Polyimide,MPI)、工业化液晶聚合物(Liquid Crystal Polymer,LCP)、聚苯硫醚(Polyphenylene sulfide,PPS)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formic acid glycol ester,PEN)、聚四氟乙烯(Poly tetra fluoroethylene,PTFE)、丙烯酸树脂(acrylic resin)、聚对苯二甲酸乙二醇酯(polyethylene glycol terephthalate,PET)或者聚醚醚酮(polyetheretherketone,PEEK),所述导电线路为导电材料,例如可以为金属单质、合金、金属氧化物等。
接触垫114的数量可以为多个,接触垫114为导电材料,例如可以为金属单质、合金、金属氧化物等。
步骤S3:提供一第二电路基板12,第二电路基板12包括一第二表面122及一第三侧面123,使第二电路基板12设置于第一表面111,并使第二表面122设置于第二电路基板12远离第一表面111的一侧,第三侧面123与第二表面122相邻并接触,第一表面111及第二表面122之间存在一断差。
第二电路基板12设置于第一电路基板11表面形成一个主电路基板10。
于一实施例中,将第二电路基板12设置于第一电路基板11的第一表面111,使第二电路基板12在第一表面111上的投影的面积小于第一表面111的面积。主电路基板10可以为软硬结合电路板或其他复合型电路板,第一电路基板11可以为柔性电路板,第二电路基板12可以为硬质电路板,第二电路基板12的尺寸小于第一电路基板11的尺寸,使第二电路基板12设置于第一电路基板11一侧,例如第一表面111,第一电路基板11与第二电路基板12之间可实现电性连接。
于一实施例中,使第二电路基板12的第二表面122及第三侧面123可位于不同的平面,第二表面122的一边与第三侧面123的一边重叠。于一实施例中,使第一表面111与第二表面122大致平行设置,使第一表面111与第二表面122之间存在一断差,使第三侧面123位于第一表面111与第二表面122之间,使第三侧面123可为一规则平面,第三侧面123可与第三侧面123接触,第三侧面123与第一表面111的夹角可以为直角,第二表面122与第一表面111的夹角可以为直角。在其他实施例中,使第一表面111与第二表面122大致平行设置,使第一表面111与第二表面122之间存在一断差,使第三侧面123位于第一表面111与第二表面122之间,第三侧面123可为不规则平面,第三侧面123可与第三侧面123接触,第三侧面123与第一表面111的夹角可以为钝角,第二表面122与第一表面111的夹角可以为钝角。
第二电路基板12可包括一基板及内嵌于所述基板内或设置于所述基板表面的导电线路,所述基板的材料可以为有机物,如改性聚酰亚胺(Modified Polyimide,MPI)、工业化液晶聚合物(Liquid Crystal Polymer,LCP)、聚苯硫醚(Polyphenylene sulfide,PPS)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formic acid glycol ester,PEN)、聚四氟乙烯(Poly tetra fluoroethylene,PTFE)、丙烯酸树脂(acrylic resin)、聚对苯二甲酸乙二醇酯(polyethylene glycol terephthalate,PET)或者聚醚醚酮(polyetheretherketone,PEEK),所述导电线路为导电材料,例如可以为金属单质、合金、金属氧化物等。
步骤S4:将组合膜13贴附于第二电路基板12及第一电路基板11表面,使覆盖膜15至少覆盖第一表面111、第二表面122及第三侧面123,使第一开口151对应第一表面111设置,使第二开口152的至少部分对应第三侧面123设置,使第一开口151对应接触垫114设置以使接触垫114暴露;
去除离型膜16并将覆盖膜15贴附于主电路基板10表面,贴附过程中使第一开口151对应接触垫114设置并使接触垫114裸露,以此为主电路基板10预留元件贴合空间。使第二开口152可对应第三侧面123设置或对应第一表面111设置,第二开口152对应第三侧面123设置时,第二开口152的边界可延伸至所述断差对应第三侧面123与第一表面111的交界处的边界。第二开口152还可对应第一表面111与第三侧面123的交界断差处设置,即,第二开口152的至少部分对应第一表面111设置,第二开口152的至少部分同时对应第三侧面123设置,覆盖膜15贴合于主电路基板10过程中可使气体由第二开口152排出,避免贴合过程中产生气泡。覆盖膜15还可包括一第三开口153,使第三开口153可对应第三侧面123设置或对应第二表面122设置,第三开口153还可对应第二表面122与第三侧面123的交界弯折处设置,即,第三开口153的至少部分对应第二表面122设置,第三开口153的至少部分同时对应第三侧面123设置,覆盖膜15贴合于主电路基板10过程中可使气体由第三开口153排出,避免贴合过程中产生气泡。
步骤S4:去除设置于覆盖膜15一侧的保护膜17;
剥离保护膜17,仅保留组合膜13中的覆盖膜15。保护膜17的材质可以为有机物,如工业化液晶聚合物(Liquid Crystal Polymer,LCP)、聚苯硫醚(Polyphenylene sulfide,PPS)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formic acid glycolester,PEN)、聚四氟乙烯(Poly tetra fluoroethylene,PTFE)、丙烯酸树脂(acrylicresin)或者聚醚醚酮(polyetheretherketone,PEEK),保护膜17的选材应尽量避免保护膜17与覆盖膜15分离过程中可能产生的残胶留存问题。
步骤S5:提供一电子元件18,将电子元件18设置于第一表面111,使电子元件18与接触垫114电性连接。
电子元件18可以为主动元件或被动元件,例如可以为电阻、电容、芯片、射频元件等,电子元件18与接触垫114电性连接。电子元件18通过预留的第一开口151与接触垫114电性连接,一方面提高电路板1的可拓展性,另一方面,该过程无需在贴附后的覆盖膜15上进行蚀刻开口,进一步降低制作成本。
以上所述,仅是本发明的较佳实施方式而已,并非对本发明任何形式上的限制,虽然本发明已是较佳实施方式揭露如上,并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (10)
1.一种电路板,所述电路板包括:
第一电路基板,所述第一电路基板包括一第一表面,所述第一表面上设置有一接触垫;
第二电路基板,所述第二电路基板包括一第二表面及一第三侧面,所述第二电路基板设置于所述第一表面,所述第二表面设置于所述第二电路基板远离所述第一电路基板的一侧,所述第三侧面与所述第二表面相邻并接触,所述第一表面及所述第二表面之间存在一断差;以及
其特征在于,所述电路板还包括覆盖膜,所述覆盖膜至少覆盖所述第一表面、第二表面及第三侧面,所述覆盖膜包括一第一开口及一第二开口,所述第一开口对应所述第一表面设置,所述第二开口的至少部分对应所述第三侧面设置,所述第一开口对应所述接触垫设置以使所述接触垫暴露。
2.如权利要求1所述的电路板,其特征在于,所述电路板还包括一电子元件,所述电子元件对应所述第一开口,并与所述接触垫电性连接。
3.如权利要求1所述的电路板,其特征在于,所述第一表面与所述第三侧面相邻并接触,所述第二开口对应所述第三侧面设置。
4.如权利要求1所述的电路板,其特征在于,所述覆盖膜为单层结构,所述覆盖膜的厚度范围为7.5μm至50μm。
5.如权利要求4所述的电路板,其特征在于,所述覆盖膜的材料包含二氧化硅,所述二氧化硅的质量范围为15%-50%。
6.一种电路板的制作方法,其特征在于,包括如下步骤:
提供一第一电路基板,所述第一电路基板包括一第一表面,所述第一表面上设置有一接触垫;
提供一第二电路基板,所述第二电路基板包括一第二表面及一第三侧面,使所述第二电路基板设置于所述第一表面,并使所述第二表面设置于所述第二电路基板远离所述第一表面的一侧,所述第三侧面与所述第二表面相邻并接触,所述第一表面及所述第二表面之间存在一断差;
提供一组合膜,所述组合膜包括一覆盖膜及设置于所述覆盖膜一侧的保护膜,所述覆盖膜包括一第一开口及一第二开口;以及
将所述组合膜贴附于所述第二电路基板及所述第一电路基板表面,使所述覆盖膜至少覆盖所述第一表面、所述第二表面及所述第三侧面,使所述第一开口对应所述第一表面设置,使所述第二开口的至少部分对应所述第三侧面设置,使所述第一开口对应所述接触垫设置以暴露所述接触垫。
7.如权利要求6所述的电路板的制作方法,其特征在于,还包括如下步骤:去除设置于所述覆盖膜一侧的保护膜。
8.如权利要求7所述的电路板的制作方法,其特征在于,还包括如下步骤:提供一电子元件,将所述电子元件设置于所述第一表面,使所述电子元件与接触垫电性连接。
9.如权利要求6所述的电路板的制作方法,其特征在于,所述组合膜还包括一离型膜,所述离型膜设置于所述覆盖膜远离所述保护膜一侧。
10.如权利要求6所述的电路板的制作方法,其特征在于,使所述第一表面与所述第三侧面相邻并接触,使所述第二开口对应所述第三侧面设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910676741.4A CN112312639A (zh) | 2019-07-25 | 2019-07-25 | 电路板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910676741.4A CN112312639A (zh) | 2019-07-25 | 2019-07-25 | 电路板及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112312639A true CN112312639A (zh) | 2021-02-02 |
Family
ID=74330090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910676741.4A Pending CN112312639A (zh) | 2019-07-25 | 2019-07-25 | 电路板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112312639A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2845399Y (zh) * | 2005-11-21 | 2006-12-06 | 比亚迪股份有限公司 | 一种柔性印刷电路板 |
CN2850203Y (zh) * | 2005-12-05 | 2006-12-20 | 比亚迪股份有限公司 | 一种镂空软性电路板 |
CN203057696U (zh) * | 2012-12-31 | 2013-07-10 | 广东欧珀移动通信有限公司 | 柔性电路板 |
CN203407095U (zh) * | 2013-08-07 | 2014-01-22 | 东莞森玛仕格里菲电路有限公司 | 高低差铜厚pcb蚀刻工具结构 |
CN204527051U (zh) * | 2015-02-28 | 2015-08-05 | 重庆长安汽车股份有限公司 | 一种车窗框装饰膜 |
EP3016485A2 (de) * | 2014-10-28 | 2016-05-04 | Robert Bosch Gmbh | Elektrisches gerät für den einsatz in einem kontaminierenden medium und verfahren zur herstellung eines solchen |
CN106102332A (zh) * | 2016-07-07 | 2016-11-09 | 深圳市景旺电子股份有限公司 | 一种线路板及其贴膜方法 |
CN107404797A (zh) * | 2016-05-18 | 2017-11-28 | 鹏鼎控股(深圳)股份有限公司 | 具有段差结构的多层电路板及其制作方法 |
TW201806100A (zh) * | 2016-07-08 | 2018-02-16 | 住友電木股份有限公司 | 密封用薄膜、電子零件搭載基板之密封方法及包覆有密封用薄膜之電子零件搭載基板 |
CN108055779A (zh) * | 2017-12-13 | 2018-05-18 | 深圳崇达多层线路板有限公司 | 一种防止线路板外层阶梯槽处干膜起泡的方法 |
-
2019
- 2019-07-25 CN CN201910676741.4A patent/CN112312639A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2845399Y (zh) * | 2005-11-21 | 2006-12-06 | 比亚迪股份有限公司 | 一种柔性印刷电路板 |
CN2850203Y (zh) * | 2005-12-05 | 2006-12-20 | 比亚迪股份有限公司 | 一种镂空软性电路板 |
CN203057696U (zh) * | 2012-12-31 | 2013-07-10 | 广东欧珀移动通信有限公司 | 柔性电路板 |
CN203407095U (zh) * | 2013-08-07 | 2014-01-22 | 东莞森玛仕格里菲电路有限公司 | 高低差铜厚pcb蚀刻工具结构 |
EP3016485A2 (de) * | 2014-10-28 | 2016-05-04 | Robert Bosch Gmbh | Elektrisches gerät für den einsatz in einem kontaminierenden medium und verfahren zur herstellung eines solchen |
CN204527051U (zh) * | 2015-02-28 | 2015-08-05 | 重庆长安汽车股份有限公司 | 一种车窗框装饰膜 |
CN107404797A (zh) * | 2016-05-18 | 2017-11-28 | 鹏鼎控股(深圳)股份有限公司 | 具有段差结构的多层电路板及其制作方法 |
CN106102332A (zh) * | 2016-07-07 | 2016-11-09 | 深圳市景旺电子股份有限公司 | 一种线路板及其贴膜方法 |
TW201806100A (zh) * | 2016-07-08 | 2018-02-16 | 住友電木股份有限公司 | 密封用薄膜、電子零件搭載基板之密封方法及包覆有密封用薄膜之電子零件搭載基板 |
CN108055779A (zh) * | 2017-12-13 | 2018-05-18 | 深圳崇达多层线路板有限公司 | 一种防止线路板外层阶梯槽处干膜起泡的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103579128B (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
US9357647B2 (en) | Packaging substrate, method for manufacturing same, and chip packaging body having same | |
EP1069616A2 (en) | Multi-layer flexible printed wiring board | |
JP2008042152A (ja) | 回路モジュールの製造方法及び回路モジュール | |
US20110215461A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
CN107304334B (zh) | 用于印刷电路板的保护带和包括保护带的显示装置 | |
KR20040040348A (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
US11662262B2 (en) | Sensor unit and method of interconnecting a substrate and a carrier | |
US10916520B2 (en) | Semiconductor device, and method of manufacturing the same | |
CN1330227C (zh) | 电磁屏蔽型柔性电路基板 | |
KR20180009301A (ko) | 반도체 패키지 및 그 제조 방법 | |
CN107046016A (zh) | 尺寸减小的通孔连接盘结构及其制造方法 | |
CN112312639A (zh) | 电路板及其制作方法 | |
US10117340B2 (en) | Manufacturing method of package substrate with metal on conductive portions | |
JP3693060B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US10178768B2 (en) | Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component | |
CN110545636B (zh) | 电路板及其制作方法 | |
US20080048310A1 (en) | Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure | |
JP2018046084A (ja) | 半導体装置、及び半導体装置の製造方法 | |
TWI692279B (zh) | 複合電路板及其製造方法 | |
JP4692719B2 (ja) | 配線基板、半導体装置及びその製造方法 | |
JP4692720B2 (ja) | 配線基板、半導体装置及びその製造方法 | |
KR102479586B1 (ko) | 센서 및 이의 제조 방법 | |
CN112492777B (zh) | 电路板及其制作方法 | |
CN221080018U (zh) | 封装后芯片和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210202 |
|
RJ01 | Rejection of invention patent application after publication |