CN221080018U - 封装后芯片和电子设备 - Google Patents

Abstract

本申请公开一种封装后芯片和电子设备；封装后芯片包括：裸芯片、导电层、介质层和多个封装端口；导电层设置于裸芯片的底面与介质层的上表面之间，介质层的下表面与多个封装端口分别相连接，导电层与裸芯片的底面电连接；裸芯片包括的芯片端口通过键合线与封装端口相连接，其中，每个芯片端口与至少一个封装端口相连接；导电层的电阻率小于介质层的电阻率。本申请通过在裸芯片的底面与介质层的上表面之间设置导电层，能够将寄生电容产生的输入信号流入电阻率较低的导电层，保证了裸芯片的安全输入，同时由于未改变封装端口的数量和位置，因此保证了裸芯片不会从封装中掉落。

Description

封装后芯片和电子设备

技术领域

本申请涉及半导体技术领域，具体涉及一种封装后芯片和电子设备。

背景技术

芯片结合键合线封装在芯片产品中是一种常见的方式，但这种封装由于工艺中晶圆层的低电阻率以及键合线封装的封装端口到晶圆层的寄生电容大的特性，导致封装端口输入信号时，部分信号会输入晶圆层，进而会对芯片的性能造成恶化。

目前，解决上述问题的方法主要是通过将出现上述问题的一个或多个封装端口去掉，进而避免芯片性能的恶化。

然而，封装端口还起到支撑芯片本体的作用，将部分封装端口去掉后可能会导致芯片从封装中掉落，导致芯片失效。

实用新型内容

有鉴于此，本申请提供一种封装后芯片和电子设备，以解决传统方案部分信号输入晶圆层的技术问题。

本申请第一方面提供一种封装后芯片，包括裸芯片、导电层、介质层和多个封装端口；所述导电层设置于所述裸芯片的底面与所述介质层的上表面之间，所述介质层的下表面与所述多个封装端口分别相连接，所述导电层与所述裸芯片的底面电连接；所述裸芯片包括的芯片端口通过键合线与所述封装端口相连接，其中，每个所述芯片端口与至少一个所述封装端口相连接；所述导电层的电阻率小于所述裸芯片底面的电阻率。

可选地，所述导电层包括形成于所述裸芯片底面上的涂层；或所述导电层粘接于所述裸芯片的底面。

可选地，所述导电层为金属层或石墨烯层。

可选地，所述导电层为铜层。

可选地，所述多个封装端口中的至少一个封装端口接地。

可选地，沿垂直于所述导电层的方向，所述裸芯片的底面在所述导电层上表面所在平面上的投影位于所述导电层上，所述导电层的上表面与所述裸芯片的底面相接触。

可选地，沿垂直于所述导电层的方向，所述导电层的边缘与所述裸芯片底面的边缘平齐。

可选地，沿垂直于所述导电层的方向，所述导电层的边缘与所述介质层的边缘平齐。

可选地，所述介质层的上表面与所述导电层相粘接，所述介质层的下表面与所述封装端口相粘接，且所述介质层为柔性材质。

本申请第二方面提供一种电子设备，包括：如上述第一方面中任一所述的封装后芯片。

本申请提供的封装后芯片，通过在裸芯片的底面与介质层的上表面之间设置导电层，能够将寄生电容产生的输入信号流入电阻率较低的导电层，保证了裸芯片的安全输入，同时由于未改变封装端口的数量和位置，因此保证了裸芯片不会从封装中掉落。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例中记载的一些实施例，对于本领域普通技术人员讲，还可以根据这些附图获得其他的附图。

图1是本申请一实施例的封装后芯片的示意图；

图2是本申请另一实施例的封装后芯片的示意图；

图3是本申请又一实施例的封装后芯片的示意图；

图4是本申请一实施例的封装后芯片的俯视图；

图5是本申请再一实施例的封装后芯片的示意图；

图6是本申请一实施例的电子设备的示意图。

附图标记列表：

1：封装后芯片 11：裸芯片 12：导电层

13：介质层 14：封装端口 15：芯片端口

16：键合线 2：电子设备

具体实施方式

为了使本领域的人员更好地理解本申请实施例中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请实施例一部分实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本申请实施例保护的范围。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

图1是本申请一实施例的封装后芯片的示意图，如图1所示，该封装后芯片包括裸芯片11、介质层13和多个封装端口14，介质层13的下表面与多个封装端口14分别相连接，介质层13的上表面与裸芯片11的底面相连接，裸芯片11包括的芯片端口15通过键合线16与封装端口14相连接，图1中所示的芯片端口15与封装端口14一对一连接，但芯片端口15与封装端口14之间并不限于此种连接方式，后续附图中芯片端口15与封装端口14之间的连接方式均以一对一的连接方式进行示意，键合线16可以是金属键合线，裸芯片11为CMOS工艺加工后的晶圆及相关组件，CMOS工艺为对晶圆进行蚀刻，将晶圆的一面制作为具有图形结构的表面，另一面作为裸芯片11的晶圆底层，虽然将蚀刻后的晶圆分为表面和底层的上下两层，但其实际的结构任为一体结构，该封装后芯片由于自身结构的原因，会导致部分输入信号流入底层晶圆，造成芯片性能恶化。具体地，由于晶圆为半导体，其电阻率较低，且介质层不导电，因此会形成封装端口到芯片衬底的寄生电容。在封装端口向裸芯片内的芯片端口输入信号时，大部分信号会通过键合线流入裸芯片，但部分信号会流入晶圆，导致芯片性能恶化。

图2是本申请另一实施例的封装后芯片的示意图，如图2所示，为了解决封装端口14到裸芯片11的底面形成寄生电容，进而使部分信号流入晶圆，导致芯片性能恶化的问题，对封装后芯片的结构进行了修改，具体为将一个或多个封装端口去除，进而消除寄生电容，以保证芯片的性能。但是，封装端口还有支撑裸芯片的作用，采用去除部分封装端口的方式可能会导致裸芯片从芯片封装中掉落，导致芯片失效。

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

图3为又一实施例的封装后芯片的示意图，图4是本申请一实施例的封装后芯片的俯视图，如图3-4所示，封装后芯片1包括裸芯片11、导电层12、介质层13和多个封装端口14；导电层12设置于裸芯片11的底面与介质层13的上表面之间，介质层13的下表面与多个封装端口14分别相连接，导电层12与裸芯片11的底面电连接；裸芯片11包括的芯片端口15通过键合线16与封装端口14相连接，其中，每个芯片端口15与至少一个封装端口14相连接；导电层12的电阻率小于裸芯片11底面的电阻率。

为了解决封装端口输入信号时，部分信号会流入晶圆，导致芯片性能恶化的问题，在裸芯片11与介质层13之间增加导电层12，由于导电层12的电阻率小于裸芯片11底面(即晶圆)的电阻率，因此当寄生电容流出信号后，该部分信号会流入导电层12而不是裸芯片11的底面。

在本申请实施例中，通过在裸芯片11的底面与介质层13的上表面之间设置导电层12，能够将寄生电容产生的输入信号流入电阻率较低的导电层12，保证了裸芯片11的安全输入，同时由于未改变封装端口14的数量和位置，因此保证了裸芯片11不会从封装中掉落。

在一种可能实现的方式中，导电层12包括形成于裸芯片11底面上的涂层，或导电层12粘接于所述裸芯片的底面。

导电层12可以形成于裸芯片11的底面，例如，当导电层12是金属时，可以通过电镀等方式将导电层12镀在裸芯片11的底面上，当导电层12是非金属时，可以通过喷涂等方式将导电层12均匀涂在裸芯片11的底面上。

导电层12可以通过粘接的方式设置于裸芯片11的底面，用于粘接的材料可以是银系导电胶、金系导电胶、铜系导电胶和炭系导电胶等导电胶，用于粘接的材料还可以是环氧树脂胶、UV胶水、厌氧胶或双组胶等，上述材料的黏度较高，能够避免在粘接过程中风格加压时过度流淌，造成缺胶。

在本申请实施例中，由于导电层12形成于裸芯片11底面，相当于导电层12与裸芯片11一体化，增加了结构的稳定性，进而提高了芯片的安全性。通过粘接的方式将导电层12设置于裸芯片11的底面，能够在保证导电层12与裸芯片11连接强度的同时降低生产复杂度，降低了生产成本。

在一种可能实现的方式中，导电层12为金属层或石墨烯层。

金属与石墨烯均为电阻率较低的材料，且其电阻率均小于晶圆的电阻率，因此导电层12可以是便于安装的金属层，也可以是电阻率相对较低的石墨烯层。

在本申请实施例中，通过设置导电层12为金属层，能够降低导电层12的生产复杂度，便于安装。通过设置导电层12为石墨烯层，能够使导电层12的电阻率更低，且使用喷涂的方式能够使导电层12与裸芯片11的结构相对更稳固。

在一种可能实现的方式中，导电层12为铜层。

在本申请实施例中，通过设置导电层12为铜层，能够降低生产成本，同时由于铜的电阻率在金属中相对较低，因此能够提高信号的导流效果，进而进一步避免部分信号会流入晶圆，导致芯片性能恶化的问题发生。

在一种可能实现的方式中，沿垂直于导电层12的方向，裸芯片11的底面在导电层12上表面所在平面上的投影位于导电层12上，导电层12的上表面与裸芯片11的底面相接触。

为了保护信号不会输入裸芯片11的底面，在垂直于导电层12的方向，设置裸芯片11的底面未超出导电层12的上表面。

在本申请实施例中，通过设置沿垂直于导电层12的方向，裸芯片11的底面在导电层12上表面所在平面上的投影位于导电层12上，能够进一步防止部分信号流入裸芯片11的底面。

在一种可能实现的方式中，沿垂直于导电层12的方向，导电层12的边缘与裸芯片11底面的边缘平齐。

在本申请实施例中，通过沿垂直于导电层12的方向，设置导电层12的边缘与裸芯片11底面的边缘平齐，能够降低生产难度，进而提高生产效率。

在一种可能实现的方式中，沿垂直于导电层12的方向，导电层12的边缘与介质层13的边缘平齐。

在本申请实施例中，通过设置导电层12的边缘与介质层13的边缘平齐，能够提高导电层12与介质层13的能够降低生产难度，进而提高生产效率。

在一种可能实现的方式中，介质层13的上表面与导电层12相粘接，介质层13的下表面与封装端口14相粘接，且介质层13为柔性材质。

介质层13可以是柔性芯片粘接膜等柔性材质。

在本申请实施例中，通过设置介质层13为柔性材质，能够增加导电层12和介质层13的粘接强度。

图5是本申请再一实施例的封装后芯片的示意图，如图5所示，多个封装端口14中的至少一个封装端口14接地。

例如，可以设置一个封装端口14接地，则流入导电层12的少量信号会进一步流向该接地的封装端口14，也可以设置四个封装端口14接地，则流入导电层12的少量信号会进一步流向这四个接地的封装端口14。

在本申请实施例中，通过设置至少一个封装端口14接地，能够使流入导电层12的信号流入接地的封装端口14，进一步保证了裸芯片11的安全输入。

在一种可能实现的方式中，封装后芯片1还可以包括封装层，封装层将裸芯片11、导电层12、介质层13和封装端口14包裹，仅使封装端口14的部分暴露于封装层之外，以便于与外部电连接，例如与印制电路板(Printed Circuit Board，PCB)连接等。封装层可以是塑料层，也可以是玻璃-金属封接层等。

图6是本申请一实施例的电子设备的示意图，如图6所示，电子设备2包括如前述实施例中任一所述的封装后芯片1，图6中示出的电子设备2包括1个封装后芯片1，但电子设备2中也可以包括多个封装后芯片1。

需要说明的，本申请实施例的电子设备，是前述实施例中封装后芯片1在各电子产品(如智能手机和平板电脑等)中的具体应用，具体的电子设备中的封装后芯片1可参见前述封装后芯片实施例中的描述，在此不再进行赘述。

在本申请实施例中，通过在裸芯片11的底面与介质层13的上表面之间设置导电层12，能够将寄生电容产生的输入信号流入电阻率较低的导电层12，保证了裸芯片11的安全输入，同时由于未改变封装端口14的数量和位置，因此保证了裸芯片11不会从封装中掉落。

尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别的关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。

即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

另外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

需要说明的是，在不冲突的前提下，本申请描述的各个实施例和/或各个实施例中的技术特征可以任意的相互组合，组合之后得到的技术方案也应落入本申请的保护范围。

应理解，本申请实施例中的具体的例子只是为了帮助本领域技术人员更好地理解本申请实施例，而非限制本申请实施例的范围，本领域技术人员可以在上述实施例的基础上进行各种改进和变形，而这些改进或者变形均落在本申请的保护范围内。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种封装后芯片(1)，其特征在于，包括：裸芯片(11)、导电层(12)、介质层(13)和多个封装端口(14)；

所述导电层(12)设置于所述裸芯片(11)的底面与所述介质层(13)的上表面之间，所述介质层(13)的下表面与所述多个封装端口(14)分别相连接，所述导电层(12)与所述裸芯片(11)的底面电连接；

所述裸芯片(11)包括的芯片端口(15)通过键合线(16)与所述封装端口(14)相连接，其中，每个所述芯片端口(15)与至少一个所述封装端口(14)相连接；

所述导电层(12)的电阻率小于所述裸芯片(11)底面的电阻率。

2.根据权利要求1所述的封装后芯片，其特征在于，所述导电层(12)包括形成于所述裸芯片(11)底面上的涂层；或者

所述导电层(12)粘接于所述裸芯片(11)的底面。

3.根据权利要求2所述的封装后芯片，其特征在于，所述导电层(12)为金属层或石墨烯层。

4.根据权利要求3所述的封装后芯片，其特征在于，所述导电层(12)为铜层。

5.根据权利要求1所述的封装后芯片，其特征在于，所述多个封装端口(14)中的至少一个封装端口(14)接地。

6.根据权利要求1所述的封装后芯片，其特征在于，沿垂直于所述导电层(12)的方向，所述裸芯片(11)的底面在所述导电层(12)上表面所在平面上的投影位于所述导电层(12)上，所述导电层(12)的上表面与所述裸芯片(11)的底面相接触。

7.根据权利要求6所述的封装后芯片，其特征在于，沿垂直于所述导电层(12)的方向，所述导电层(12)的边缘与所述裸芯片(11)底面的边缘平齐。

8.根据权利要求7所述的封装后芯片，其特征在于，沿垂直于所述导电层(12)的方向，所述导电层(12)的边缘与所述介质层(13)的边缘平齐。

9.根据权利要求1所述的封装后芯片，其特征在于，所述介质层(13)的上表面与所述导电层(12)相粘接，所述介质层(13)的下表面与所述封装端口(14)相粘接，且所述介质层(13)为柔性材质。

10.一种电子设备(2)，其特征在于，包括如权利要求1-9中任一所述的封装后芯片(1)。