CN107404797A - 具有段差结构的多层电路板及其制作方法 - Google Patents

具有段差结构的多层电路板及其制作方法 Download PDF

Info

Publication number
CN107404797A
CN107404797A CN201610331411.8A CN201610331411A CN107404797A CN 107404797 A CN107404797 A CN 107404797A CN 201610331411 A CN201610331411 A CN 201610331411A CN 107404797 A CN107404797 A CN 107404797A
Authority
CN
China
Prior art keywords
layer
substrate
circuit
area
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610331411.8A
Other languages
English (en)
Other versions
CN107404797B (zh
Inventor
李卫祥
洪匡圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Peng Ding Polytron Technologies Inc
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peng Ding Polytron Technologies Inc, Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Peng Ding Polytron Technologies Inc
Priority to CN201610331411.8A priority Critical patent/CN107404797B/zh
Priority to TW105115945A priority patent/TWI643538B/zh
Publication of CN107404797A publication Critical patent/CN107404797A/zh
Application granted granted Critical
Publication of CN107404797B publication Critical patent/CN107404797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及具有段差结构的多层电路板及其制作方法,包括步骤:提供多层电路基板,包括:第一电路基板,包括相粘合的第一基材层及第一导电线路层;第二电路基板,包括相粘合的第二基材层及第二导电线路层;粘合层,粘合所述第一导电线路层及所述第二基材层;所述多层电路基板人为划分出至少一第一区域及至少一第二区域;自所述第一区域内的所述第二电路基板远离所述第一电路基板的表面,向所述第一区域与第二区域交界处斜切所述多层电路基板的第二电路基板,形成至少一个斜面;沿所述斜面去除所述第二区域内以及邻近的第一区域内的第二电路基板;以及压合覆盖膜层得到具有段差结构的多层电路板。本发明还提供一种采用上述方法制得的具有段差结构的多层电路板。

Description

具有段差结构的多层电路板及其制作方法
技术领域
本发明涉及电路板领域,尤其涉及一种具有段差结构的多层电路板及其制作方法。
背景技术
目前,随着电子设备功能的增加,应用于电子设备中的电路板不但需要具有复杂的电路结构,还通常需要具有更好的挠折性能,这样普通的多层软性印刷电路板不能满足要求,而具有断差结构的多层电路板能够满足上述要求。但是,在具有断差结构的多层电路板采用传统的工艺进行制作过程中,由于断差结构的存在,在压合覆盖膜时容易在段差处产生气泡从而引起产品不良,现有设计多采用增加覆盖膜层中的胶层厚度来避免气泡的产生,但这样会使电路板的整体厚度增加。
发明内容
有鉴于此,有必要提供一种具有段差结构的多层电路板及其制作方法,以在不增加具有段差结构的多层电路板胶层厚度的基础上,避免因高段差引起的多层电路板的产品性能不良。
一种具有段差结构的多层电路板的制作方法,包括步骤:提供一多层电路基板,所述多层电路基板包括第一电路基板、粘合层及第二电路基板;所述第一电路基板包括相粘合的第一基材层及第一导电线路层,所述第二电路基板包括相粘合的第二基材层及第二导电线路层;所述粘合层粘合所述第一导电线路层及所述第二基材层;所述多层电路基板人为划分出至少一第一区域及至少一第二区域;自所述第一区域内的所述第二电路基板远离所述第一电路基板的表面,向所述第一区域与第二区域交界处,且朝向所述第一电路基板斜切所述多层电路基板的第二电路基板,形成至少一个斜面;沿所述斜面去除所述第二区域内的所述第二电路基板以及邻近的第一区域内的第二电路基板;以及将一覆盖膜层压合于所述第二电路基板侧,得到具有段差结构的多层电路板。
一种具有段差结构的多层电路板,其包括第一电路基板、第二电路基板、粘结于所述第一电路基板与第二电路基板之间的粘合层及形成于所述第二电路基板侧的覆盖膜层;所述第一电路基板包括相粘合的第一基材层及第一导电线路层,所述第二电路基板包括相粘合的第二基材层及第二导电线路层;所述粘合层粘合所述第一导电线路层及所述第二基材层;所述多层电路基板人为划分出至少一第一区域及至少一第二区域,所述第二电路基板仅位于所述第一区域内,且,所述第二电路基板包括至少一斜面,所述斜面自所述第二基材层远离所述第一电路基板的表面向所述第一区域与所述第二区域的交界处,且朝向所述第一电路基板延伸。
本技术方案提供的具有段差结构的多层电路板及其制作方法中,在段差处形成了一斜面,从而较现有技术中的垂直段差为平缓,故,在压合所述覆盖膜层时,不需要增加胶层的厚度,即可使胶层容易地填充覆盖在段差处,而不易产生气泡,从而避免气泡引起的产品不良。
附图说明
图1a是本技术方案第一实施例提供的多层电路基板的剖面示意图。
图1b是本技术方案另一实施例提供的多层电路基板的剖面示意图。
图2a-2c是本技术方案第一实施例提供的多层电路基板的制作方法示意图。
图3是斜切图1a的多层电路基板从而形成斜面后的剖面示意图,其中,所述斜面终止于所述第一绝缘层的两相对表面之间。
图4a是在图3的电路基板上压合覆盖膜层后形成多层电路板的剖面示意图。
图4b是本技术方案另一实施例提供的多层电路板的剖面示意图,其中,所述斜面终止于所述第一绝缘层的靠近所述第二绝缘层的表面。
图4c是本技术方案又一实施例提供的多层电路板的剖面示意图,其中,所述斜面终止于所述第一绝缘层的远离所述第二绝缘层的表面。
图5a-5b是本技术方案又多个实施例提供的多层电路板的剖面示意图,其中,第二基材层为绝缘层。
主要元件符号说明
具有段差结构的多层电路板 100
多层电路基板 200
第一电路基板 10
第二电路基板 30
粘合层 20
第一基材层 11
第一导电线路层 12
第二基材层 31
第二导电线路层 32
第一绝缘层 311
内层导电线路层 312
胶层 313
第二绝缘层 314
第一区域 201
第二区域 202
缝隙 315,411
侧壁 3151
导电孔 203
第一覆铜基板 40
第一导电层 41
斜面 316
第三电路基板 50
覆盖膜层 60
膜层 601
胶层 602
凸起 210
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的具有段差结构的多层电路板及其制作方法作进一步的详细说明。
本技术方案第一实施例提供一种具有段差结构的多层电路板的制作方法,包括以下步骤:
第一步,请参阅图1a,提供一多层电路基板200,所述多层电路基板200包括第一电路基板10、第二电路基板30及粘合于所述第一电路基板10与第二电路基板30之间的粘合层20。
所述第一电路基板10包括一第一基材层11及形成在所述第一基材层11上与第一基材层11相粘合的的第一导电线路层12。本实施例中,所述第一基材层11为一绝缘层。
所述第二电路基板30包括一第二基材层31及形成在所述第二基材层31上与第二基材层31相粘合的第二导电线路层32。本实施例中,所述第二基材层31包括依次粘结的第一绝缘层311、内层导电线路层312、胶层313及第二绝缘层314。
所述多层电路基板200人为划分出至少一第一区域201及至少一第二区域202,其中,所述第一区域201对应于待制作的多层电路板的较厚的区域,所述第二区域202对应于待制作的多层电路板的较薄的区域,也即,所述第一区域201与第二区域202的交界处即为待制作的多层电路板的段差结构的段差处。所述第二基材层31对应于所述第一区域201与第二区域202的交界处(图中用虚线A表示)形成有狭窄的缝隙315,所述缝隙315自所述第二基材层31的靠近所述第一电路基板10的表面向所述第二导电线路层32方向延伸。本实施例中,所述缝隙315仅贯穿所述第一绝缘层311。在所述第一区域201内所述缝隙315包括一侧壁3151,所述侧壁3151与所述粘合层20远离所述第一电路基板10的表面垂直相交。
所述粘合层20粘结于所述第一电路基板10的第一导电线路层12与第二电路基板30的第二基材层31之间。所述粘合层20的形状与所述第一区域201的形状相同,尺寸略大于所述第一区域201的尺寸,所述粘合层20形成于所述第一区域201内且自所述第一区域201向所述第二区域202内稍延伸且覆盖所述缝隙315。也即,在与所述第二区域202对应的位置,所述第一电路基板10与所述第二电路基板30之间仅由位于第一区域201与第二区域202交界处附近的少量的粘合层20相粘结。其中,因粘合层20在将所述第一电路基板10与第二电路基板30粘结时发生流动,故,还填充于所述缝隙315内。设置所述粘合层20的尺寸略大于所述第一区域201的尺寸且包覆所述缝隙315,是为了防止电路板制作过程中药水渗入电路板内部腐蚀线路使线路不良。
所述第一导电线路层12、所述内层导电线路层312及所述第二导电线路层32通过导电孔203相互电性连接。
其中,以上所述的第一基材层11、第一绝缘层311、第二绝缘层314最常用的材质为聚酰亚胺(Polyimide,PI),但还可选自以下聚合物如铁氟龙(Teflon)、聚硫胺(Polyamide)、聚甲基丙烯酸甲酯(Polymethylmethacrylate)、聚碳酸酯(Polycarbonate)、聚乙烯对苯二酸酯(Polyethylene Terephtalate,PET)或聚酰亚胺-聚乙烯-对苯二甲酯共聚物(Polyamide polyethylene-terephthalatecopolymer)或者其组合物。所述胶层313及所述粘合层20常用的材质为环氧树脂、亚克力树脂等胶粘材料。
如图2a-2c、1a所示,所述多层电路基板200的制作方法可以包括如下步骤:
首先,请参阅图2a,制作所述第一电路基板10。所述第一电路基板10的制作方法可以用业界电路板的常规做法得到。
之后,请参阅图2b,提供一第一覆铜基板40,所述第一覆铜基板40包括相粘结的第一绝缘层311及第一导电层41,在所述第一覆铜基板40的第一绝缘层311上预切形成所述缝隙315。本实施例中,还同时在所述第一导电层41上预切一与所述缝隙315相接的缝隙411。
之后,请参阅图2c,提供所述粘合层20,所述粘合层20的形状及尺寸如前所述,将所述粘合层20叠合于所述第一电路基板10与所述第一覆铜基板40之间,所述粘合层20的贴合位置也如前所述,压合将所述第一电路基板10与所述第一覆铜基板40通过所述粘合层20相粘结;之后,形成所述导电孔203以及将所述第一导电层41制作形成所述内层导电线路层312,使所述第一导电线路层12与所述内层导电线路层312通过导电孔203相互电性连接。
之后,请参阅图1a,提供一第二覆铜基板(与第一覆铜基板40结构类似)及胶层313,所述第二覆铜基板包括相粘结的第二绝缘层314及第二导电层,将所述胶层313叠合于所述内层导电线路层312与所述第二覆铜基板之间,压合,将所述内层导电线路层312、暴露于所述内层导电线路层312中的第一绝缘层311与所述第二覆铜基板通过所述胶层313相粘结;之后,形成所述导电孔203以及将所述第二导电层制作形成所述第二导电线路层32,使所述内层导电线路层312与所述第二导电线路层32通过导电孔203相互电性连接。
其中,上述导电孔203的形成方式可以为激光烧蚀后电镀形成,也可以为激光烧蚀后填充导电膏形成,也可以为其他业界常用方式形成;另外,上述步骤的顺序并不限于上述描述,即可以根据需要调整上述各步骤的顺序。
在其他实施例中,所述缝隙315还可以停止于所述多层电路基板200的其他位置,如,请参阅图1b,所述缝隙315自所述第二基材层31的靠近所述第一电路基板10的表面向所述第二导电线路层32方向延伸,停止于所述第一绝缘层311的内部。
第二步,请参阅图3,自所述第一区域201内的所述第二电路基板30远离所述第一电路基板10的表面,向所述第一区域201与第二区域202交界处斜切所述具有段差结构的多层电路板100的第二电路基板30,使自第一区域201内的所述第二绝缘层314至所述第一区域201与所述第二区域202交界处的所述第一绝缘层311形成至少一个斜面316,之后沿所述斜面316去除所述第二区域202对应的第二电路基板30以及邻近的第一区域201对应的第二电路基板30,得到一第三电路基板50。
可以通过激光切割、定深捞型及冲型等方式形成所述斜面316。
本实施例中,通过选用特殊形状的刀具冲型得到所述斜面316。所述斜面316形成于所述第一区域201并与所述缝隙315相接。本实施例中,所述斜面316终止于所述第一绝缘层311相对两表面之间,以使段差处更平缓,并防止斜切时刀具误伤第一导电线路层12导致线路不良。所述斜面316与所述第二绝缘层314靠近所述第二导电线路层32的表面,以及与所述缝隙315的侧壁3151相交。优选地,所述斜面316与所述缝隙315的所述侧壁3151呈110度至160度的夹角,也即,与所述第二绝缘层314靠近所述第二导电线路层32的表面呈10度至70度的夹角。
形成所述斜面316之后,因与所述第二区域202对应的所述第一电路基板10与第二电路基板30之间仅由少量的粘合层20相粘结,故可以通过去除治具沿所述斜面316将所述第二区域202对应的第二电路基板30以及邻近的第一区域201对应的第二电路基板30去除,得到所述第三电路基板50。因所述粘合层20的尺寸略大于所述第一区域201的尺寸且包覆所述缝隙315,故,去除部分所述第二电路基板30后,所述粘合层20在所述第一电路基板10上,所述第二区域202内靠近第一区域201的位置形成了一阶梯状凸起210。也即,所述第三电路基板50的侧壁在段差处附近呈多个阶梯状,而每个阶梯的高度都较小且其中还有一斜面316,从而较现有技术中垂直延伸的侧壁为平缓。
第三步,请参阅图4a,提供覆盖膜层60,将所述覆盖膜层60压合于所述第三电路基板50的远离所述第一基材层11的表面,得到具有段差结构的多层电路板100。
所述覆盖膜层60包括膜层601及胶层602,胶层602用以将膜层601粘结于所述第三电路基板50的表面。本实施例中,所述膜层601的材质与所述第一基材层11、第一绝缘层311及第二绝缘层314的材质可以相同。
请再参阅图4a,本技术方案第二实施例提供的具有段差结构的多层电路板100包括第一电路基板10、第二电路基板30、粘结于所述第一电路基板10与第二电路基板30之间的粘合层20及形成于所述第二电路基板30侧的覆盖膜层60。
所述第一电路基板10包括一第一基材层11及形成在所述第一基材层11上的第一导电线路层12。所述第二电路基板30包括一第二基材层31及形成在所述第二基材层31上的第二导电线路层32。本实施例中,所述第二基材层31包括依次粘结的第一绝缘层311、内层导电线路层312、胶层313及第二绝缘层314。其中,所述粘合层20粘结于所述第一电路基板10的第一导电线路层12与第二电路基板30的第一绝缘层311之间。
所述多层电路板100人为划分出至少一第一区域201及至少一第二区域202,所述第一区域201与第二区域202的交界处即为段差结构的段差处。所述第二电路基板30仅位于所述第一区域201,且所述第二电路基板30包括至少一斜面316,所述斜面316自所述第二绝缘层314远离所述第一绝缘层311的表面向所述第一绝缘层311延伸,与所述第二绝缘层314靠近所述第二导电线路层32的表面呈10度至70度的夹角。所述第二电路基板30还包括至少一侧壁3151,所述侧壁3151与所述粘合层20远离所述第一电路基板10的表面垂直相交。本实施例中,所述斜面316与所述侧壁3151相交,且终止于所述第一绝缘层311的相对两表面之间。所述粘合层20的形状与所述第一区域201的形状相同,尺寸略大于所述第一区域201的尺寸,所述粘合层20形成于所述第一区域201内且自所述第一区域201向所述第二区域202内稍延伸,从而所述粘合层20将所述第二电路基板30粘结于所述第一电路基板10,且还延伸出所述第二电路基板30,在所述第一电路基板10上,所述第二区域202内靠近第一区域201的位置形成一阶梯状凸起210。
所述第一导电线路层12、所述内层导电线路层312及所述第二导电线路层32通过导电孔203相互电性连接。
所述覆盖膜层60包括膜层601及胶层602,所述胶层602用以将膜层601粘结于所述第二电路基板30侧。具体地,本实施例中,所述胶层602与所述第一电路基板10的第一导电线路层12、暴露于所述第一导电线路层12的第一基材层11、所述粘合层20的所述阶梯状凸起210、所述第二电路基板30的所述侧壁3151、所述斜面316、所述第二电路基板30的第二导电线路层32以及暴露于所述第二导电线路层32的第二基材层31均相粘结。
在其他实施例中,请参阅图4b,所述斜面316自所述第二绝缘层314远离所述第一绝缘层311的表面向所述第一绝缘层311延伸,终止于所述第一绝缘层311的靠近所述第二绝缘层314的表面,以及请参阅图4c,所述斜面316自所述第二绝缘层314远离所述第一绝缘层311的表面向所述第一绝缘层311延伸,终止于所述第一绝缘层311远离所述第二绝缘层314的表面。
在其他实施例中,所述第一基材层11及所述第二基材层31的具体叠构可以依待制作的具有断差结构的多层电路板的具体结构而定。具体地,所述第一基材层11及所述第二基材层31可以为至少一层导电层与至少一层绝缘层的交替叠加结构,也可以为多层导电层与多层绝缘层的交替叠加结构,也可以为单层绝缘层。例如,请参阅图5a、5b,所述第二基材层31为单层绝缘层,斜面316分别终止于第二基材层31的两相对表面之间及终止于第二基材层31的靠近所述第一电路基板10的表面。
在其他实施例中,所述具有段差结构的多层电路板还可以为刚挠结合板、硬性电路板、高密度板(HDI)及IC载板等,所述具有段差结构的多层电路板的制作方法还可以用于刚挠结合板、硬性电路板、高密度板(HDI)及IC载板等。
因本案的具有段差结构的多层电路板在段差处附近呈多个阶梯,每个阶梯的高度都较小且其中还有一斜面316,较现有技术中垂直段差为平缓,故,在压合所述覆盖膜层60时,不需要增加胶层602的厚度,即可使胶层602容易地填充覆盖在段差处,而不易产生气泡,从而避免气泡引起的产品不良。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (12)

1.一种具有段差结构的多层电路板的制作方法,包括步骤:
提供一多层电路基板,所述多层电路基板包括第一电路基板、粘合层及第二电路基板;所述第一电路基板包括相粘合的第一基材层及第一导电线路层,所述第二电路基板包括相粘合的第二基材层及第二导电线路层;所述粘合层粘合所述第一导电线路层及所述第二基材层;所述多层电路基板人为划分出至少一第一区域及至少一第二区域;
自所述第一区域内的所述第二电路基板远离所述第一电路基板的表面,向所述第一区域与第二区域交界处,且朝向所述第一电路基板斜切所述多层电路基板的第二电路基板,形成至少一个斜面;
沿所述斜面去除所述第二区域内的以及邻近的第一区域内的第二电路基板;以及
将一覆盖膜层压合于所述第二电路基板侧,得到具有段差结构的多层电路板。
2.如权利要求1所述的具有段差结构的多层电路板的制作方法,其特征在于,斜切所述多层电路基板的第二电路基板时,使所述斜面自所述第二基材层远离所述第一电路基板的表面,向所述第一电路基板方向延伸,终止于所述第二基材层与所述粘合层相贴的表面。
3.如权利要求1所述的具有段差结构的多层电路板的制作方法,其特征在于,斜切所述多层电路基板的第二电路基板时,使所述斜面与所述第二基材层远离所述第二导电线路层的表面呈10度至70度的夹角。
4.如权利要求1所述的具有段差结构的多层电路板的制作方法,其特征在于,对应于所述第一区域与第二区域的交界处,自所述第二基材层靠近所述第一电路基板的表面向所述第二导电线路层方向延伸形成有缝隙。
5.如权利要求1所述的具有段差结构的多层电路板的制作方法,其特征在于,去除部分所述第二电路基板后,所述粘合层在所述第二区域内靠近第一区域的位置形成了一阶梯状凸起。
6.一种具有段差结构的多层电路板,其包括第一电路基板、第二电路基板、粘结于所述第一电路基板与第二电路基板之间的粘合层及形成于所述第二电路基板侧的覆盖膜层;所述第一电路基板包括相粘合的第一基材层及第一导电线路层,所述第二电路基板包括相粘合的第二基材层及第二导电线路层;所述粘合层粘合所述第一导电线路层及所述第二基材层;所述多层电路基板人为划分出至少一第一区域及至少一第二区域,所述第二电路基板仅位于所述第一区域内,且,所述第二电路基板包括至少一斜面,所述斜面自所述第二基材层远离所述第一电路基板的表面向所述第一区域与所述第二区域的交界处,且朝向所述第一电路基板延伸。
7.如权利要求6所述的具有段差结构的多层电路板,其特征在于,所述斜面自所述第二基材层远离所述第一电路基板的表面,向所述第一电路基板方向延伸,终止于所述第二基材层与所述粘合层相贴的表面。
8.如权利要求6所述的具有段差结构的多层电路板,其特征在于,所述斜面与所述第二基材层远离所述第二导电线路层的表面呈10度至70度的夹角。
9.如权利要求6所述的具有段差结构的多层电路板,其特征在于,所述第二基材层具有至少一侧壁,所述侧壁与所述粘合层远离所述第一电路基板的表面垂直相交,所述斜面与所述侧壁相交。
10.如权利要求6所述的具有段差结构的多层电路板,其特征在于,所述第二基材层包括一与所述粘合层相贴的第一绝缘层,所述斜面终止于所述第一绝缘层远离所述第一电路基板的表面。
11.如权利要求6所述的具有段差结构的多层电路板,其特征在于,所述第二基材层包括一与所述粘合层相贴的第一绝缘层,所述斜面终止于所述第一绝缘层相对两表面之间。
12.如权利要求6所述的具有段差结构的多层电路板,其特征在于,所述粘合层形成于所述第一区域内且自所述第一区域向所述第二区域内稍延伸,所述粘合层在所述第二区域内靠近第一区域的位置形成有一阶梯状凸起。
CN201610331411.8A 2016-05-18 2016-05-18 具有段差结构的多层电路板及其制作方法 Active CN107404797B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610331411.8A CN107404797B (zh) 2016-05-18 2016-05-18 具有段差结构的多层电路板及其制作方法
TW105115945A TWI643538B (zh) 2016-05-18 2016-05-23 具有段差結構的多層電路板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610331411.8A CN107404797B (zh) 2016-05-18 2016-05-18 具有段差结构的多层电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN107404797A true CN107404797A (zh) 2017-11-28
CN107404797B CN107404797B (zh) 2019-06-11

Family

ID=60394275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610331411.8A Active CN107404797B (zh) 2016-05-18 2016-05-18 具有段差结构的多层电路板及其制作方法

Country Status (2)

Country Link
CN (1) CN107404797B (zh)
TW (1) TWI643538B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112312639A (zh) * 2019-07-25 2021-02-02 庆鼎精密电子(淮安)有限公司 电路板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1356863A (zh) * 2000-11-27 2002-07-03 松下电工株式会社 多层电路板及其制造方法
CN1913752A (zh) * 2005-08-12 2007-02-14 日本梅克特隆株式会社 混合多层电路基板的制造方法
CN101778534A (zh) * 2009-01-13 2010-07-14 相互股份有限公司 光电混合线路板及其制造方法
US20110252640A1 (en) * 2007-05-17 2011-10-20 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
CN104145536A (zh) * 2012-03-06 2014-11-12 泰科电子日本合同会社 立体层叠布线基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233771B (en) * 2002-12-13 2005-06-01 Victor Company Of Japan Flexible rigid printed circuit board and method of fabricating the board
TWM432222U (en) * 2011-11-18 2012-06-21 Career Technology Mfg Co Ltd Multilayer flexible circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1356863A (zh) * 2000-11-27 2002-07-03 松下电工株式会社 多层电路板及其制造方法
CN1913752A (zh) * 2005-08-12 2007-02-14 日本梅克特隆株式会社 混合多层电路基板的制造方法
US20110252640A1 (en) * 2007-05-17 2011-10-20 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
CN101778534A (zh) * 2009-01-13 2010-07-14 相互股份有限公司 光电混合线路板及其制造方法
CN104145536A (zh) * 2012-03-06 2014-11-12 泰科电子日本合同会社 立体层叠布线基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112312639A (zh) * 2019-07-25 2021-02-02 庆鼎精密电子(淮安)有限公司 电路板及其制作方法

Also Published As

Publication number Publication date
TW201801586A (zh) 2018-01-01
TWI643538B (zh) 2018-12-01
CN107404797B (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
US9402307B2 (en) Rigid-flexible substrate and method for manufacturing the same
TWI380757B (en) Flexible printed circuit board and manufacturing method for the same
CN103906371B (zh) 具有内埋元件的电路板及其制作方法
CN102281725A (zh) 电路板的制作方法
CN104902696B (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
CN108934130A (zh) 软硬结合电路板的制造方法
US9793218B2 (en) Method for manufacturing device embedded substrate, and device embedded substrate
CN107484323B (zh) 多层柔性电路板及其制作方法
CN105845637A (zh) 双面覆晶薄膜封装结构及其制造方法
JP6721143B2 (ja) プリント回路基板及びその製造方法
JP2010003800A (ja) チップ部品及びその製造方法並びに部品内蔵モジュール及びその製造方法
CN107516764A (zh) 天线结构及其制作方法
CN103579173A (zh) 半导体封装件及其制法
CN101242710A (zh) 一种多层电路板及其制造方法
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
CN107404797A (zh) 具有段差结构的多层电路板及其制作方法
CN105448883A (zh) 芯片封装基板及、芯片封装结构及二者之制作方法
CN104703399A (zh) 电路板及其制作方法
CN101547573B (zh) 具有断差结构的电路板的制作方法
TWI739160B (zh) 軟硬複合線路板
CN105530765A (zh) 具有内埋元件的电路板及其制作方法
CN113870732A (zh) 显示装置
CN103796418B (zh) 一种电路板及电路板的制作方法
TWI692279B (zh) 複合電路板及其製造方法
CN208047004U (zh) 树脂基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190429

Address after: 223065 No. 11 Honghai North Road, Huaian Economic and Technological Development Zone, Jiangsu Province

Applicant after: Qing Ding precision electronic (Huaian) Co., Ltd.

Applicant after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Applicant after: Peng Ding Polytron Technologies Inc

Address before: 518105 Yanchuan Yanluo Road, Songgang Street, Baoan District, Shenzhen City, Guangdong Province

Applicant before: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Applicant before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Applicant before: Peng Ding Polytron Technologies Inc

GR01 Patent grant
GR01 Patent grant