CN112289828A - 显示器件及其制造方法 - Google Patents

显示器件及其制造方法 Download PDF

Info

Publication number
CN112289828A
CN112289828A CN202010708123.6A CN202010708123A CN112289828A CN 112289828 A CN112289828 A CN 112289828A CN 202010708123 A CN202010708123 A CN 202010708123A CN 112289828 A CN112289828 A CN 112289828A
Authority
CN
China
Prior art keywords
layer
isolation
isolation layer
light emitting
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010708123.6A
Other languages
English (en)
Inventor
吴胜郁
李明机
杜尚耘
陈清晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112289828A publication Critical patent/CN112289828A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示器件及其制造方法。所述显示器件包括半导体衬底、隔离层、发光层及第二电极。半导体衬底具有像素区及位于像素区周围的外围区。半导体衬底包括多个第一电极及驱动元件层。多个第一电极设置在像素区中且多个第一电极电连接到驱动元件层。隔离层设置在半导体衬底上。隔离层包括设置在外围区中的第一隔离图案，且第一隔离图案具有第一侧表面及与第一侧表面相对的第二侧表面。发光层设置在隔离层及多个第一电极上，且覆盖第一隔离图案的第一侧表面及第二侧表面。第二电极设置在发光层上。

Description

显示器件及其制造方法
技术领域
本揭露实施例涉及一种显示器件及其制造方法。
背景技术
近年来，随着半导体技术快速发展，近眼显示器(near-eye display)受到欢迎。由于当前制作技术中的限制，难以减小显示器件的发光元件之间的间距。用于晶片级近眼显示器中的显示器件的制作技术的开发正在进行，以满足对于尺寸减小及高解析度(resolution)的需求。
发明内容
根据本发明的实施例，一种显示器件包括半导体衬底、隔离层、发光层及第二电极。半导体衬底具有像素区及位于像素区周围的外围区，其中半导体衬底包括多个第一电极及驱动元件层。多个第一电极设置在像素区中且多个第一电极电连接到驱动元件层。隔离层设置在半导体衬底上，其中隔离层包括设置在外围区中的第一隔离图案，第一隔离图案具有第一侧表面及与第一侧表面相对的第二侧表面。发光层设置在隔离层及多个第一电极上，且覆盖第一隔离图案的第一侧表面及第二侧表面。第二电极设置在发光层上。
根据本发明的实施例，一种显示器件包括半导体衬底、隔离层、发光层及第二电极。半导体衬底具有像素区及位于像素区周围的外围区，其中半导体衬底包括多个第一电极及驱动元件层。多个第一电极设置在像素区中，且多个第一电极电连接到驱动元件层。隔离层设置在半导体衬底上，其中隔离层包括位于外围区中的第一开口及位于像素区中的多个第二开口。发光层设置在隔离层上以及第一开口及多个第二开口中。第二电极设置在发光层上。
根据本发明的实施例，一种显示器件的制造方法包括至少以下步骤。提供具有多个器件单元的半导体衬底，其中多个器件单元中的每一者具有像素区及位于像素区周围的外围区，且半导体衬底包括多个第一电极及驱动元件层。多个第一电极设置在像素区中，且多个第一电极电连接到驱动元件层。在半导体衬底上形成隔离层。将隔离层图案化，以在外围区中形成第一开口且在像素区中形成多个第二开口，其中多个第二开口暴露出多个第一电极。在经图案化的隔离层上以及在第一开口及多个第二开口中形成发光层。在发光层上形成第二电极。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1是根据本公开一些实施例的显示器件的示意性剖视图。
图2是根据本公开一些实施例的显示器件的简化俯视图。
图3A到图3F是根据本公开一些实施例的显示器件的制造方法中的各个阶段的示意性剖视图。
图4是根据本公开一些实施例的显示器件的制造方法中的中间阶段的简化俯视图。
图5是根据本公开一些替代实施例的显示器件的示意性剖视图。
附图标号说明
10、20：显示器件
100：半导体衬底
102：衬底
104：驱动元件层
106：内连线结构
108a：第一电极
108b：共用电极
110、110’：隔离层
110p：部分
112：第一隔离图案
114：第二隔离图案
114a：第一图案部分
114b：第二图案部分
120：发光层
130：第二电极
140：介电包封体
A：像素区
B：外围区
D、D2：最小距离
DU：器件单元
H：高度
I-I’、II-II’：线
M1：第一掩模
M2：第二掩模
O1：第一开口
O2：第二开口
OP1：第一开口图案
OP2：第二开口图案
S1：第一侧表面
S2：第二侧表面
S3：第三侧表面
S4：第四侧表面
S5：第五侧表面
S6：第六侧表面
SL1、SL2：切割道
X、Y：方向
Z：厚度方向
具体实施方式
以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件、值、操作、材料、布置等的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。预期存在其他组件、值、操作、材料、布置等。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在…之下”、“在…下方”、“下部的”、“在…上方”、“上部的”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
另外，为易于说明，本文中可能使用例如“第一”、“第二”、“第三”、“第四”等用语来阐述图中所示的相似的元件或特征或者不同的元件或特征，且可根据说明的存在次序或上下文互换地使用。
图1是根据本公开一些实施例的显示器件10的示意性剖视图。图2是根据本公开一些实施例的显示器件10的简化俯视图。具体来说，图1是沿图2所示线I-I’截取的剖视图。为使例示简洁及清晰，在图2所示简化俯视图中仅示出显示器件10的几个元件，例如半导体衬底、隔离层、第一电极及第二电极，且这些元件未必在同一平面中。
参照图1及图2，显示器件10包括半导体衬底100、隔离层110、发光层120及第二电极130。在一些实施例中，显示器件10还可包括介电包封体140。在一些实施例中，显示器件10是自发光式显示器件(self-luminescent displaydevice)。在某些实施例中，显示器件10是有机发光二极管(organic light-emittingdiode，OLED)显示器件。在一些替代实施例中，显示器件10还包括其他所需元件，例如覆盖板、玻璃和/或透明遮蔽罩(shielding)。也就是说，本公开的显示器件10并不仅限于图1中所绘示的显示器件10。在一些实施例中，覆盖板与半导体衬底100彼此相对地设置。在一些实施例中，覆盖板可为柔性衬底，例如聚合物衬底或塑料衬底。然而，本公开并不仅限于此。在一些替代实施例中，覆盖板是刚性衬底，例如玻璃衬底、石英衬底或硅衬底。
在一些实施例中，半导体衬底100具有像素区A及位于像素区A周围的外围区B。如图2中所示，在俯视图中，外围区B具有环形形状。在一些实施例中，半导体衬底100包括衬底102、驱动元件层104、内连线结构106、多个第一电极108a及共用电极108b。在一些实施例中，衬底102由以下材料制成：元素半导体材料，例如结晶硅、金刚石或锗；化合物半导体材料，例如碳化硅、砷化镓、砷化铟或磷化铟；或者合金半导体材料，例如硅锗、碳化硅锗、磷化镓砷或磷化镓铟。在一些实施例中，衬底102是块状半导体材料。举例来说，衬底102可为块状硅衬底，例如由单晶硅形成的块状衬底、经掺杂的硅衬底、未经掺杂的硅衬底或绝缘体上硅(silicon-on-insulator，SOI)衬底，其中经掺杂的硅衬底的掺杂剂可为N型掺杂剂、P型掺杂剂或其组合。
在一些实施例中，驱动元件层104设置在衬底102上。在一些实施例中，驱动元件层104包括形成在驱动元件层104中的有源组件(例如，晶体管等)和/或无源组件(例如，电阻器、电容器、电感器等)。在一些实施例中，驱动元件层104是互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)电路层。
在一些实施例中，内连线结构106用于连接到驱动元件层104中的有源组件(未示出)和/或无源组件(未示出)。在一些实施例中，内连线结构106包括绝缘层(未示出)及设置在绝缘层中的多个金属特征(未示出)。在一些实施例中，绝缘层包括位于驱动元件层104上的层间介电(inter-layer dielectric，ILD)层以及位于层间介电层之上的至少一个金属间介电(inter-metal dielectric，IMD)层。在一些实施例中，绝缘层的材料包括氧化硅、氮氧化硅、氮化硅、低介电常数(低k)材料或其组合。绝缘层可为单层或多层式结构。在一些实施例中，金属特征包括金属线及通孔(未示出)。在一些实施例中，金属特征的材料包括钨(W)、铜(Cu)、铜合金、铝(Al)、铝合金或其组合。在一些实施例中，内连线结构106通过双镶嵌工艺(dual damascene process)形成。在替代实施例中，内连线结构106通过多个单镶嵌工艺(single damascene process)形成。在又一些替代实施例中，内连线结构106通过电镀工艺形成。
在一些实施例中，多个第一电极108a设置在像素区A中。在一些实施例中，多个第一电极108a中的一些第一电极108a设置在像素区A中且进一步延伸到外围区B中，如图1中所示。然而，本公开并不仅限于此。在一些替代实施例中，没有第一电极108a设置在外围区B中。在一些实施例中，第一电极108a通过内连线结构106电连接到驱动元件层104中的有源组件(未示出)和/或无源组件(未示出)。也就是说，驱动信号可通过驱动元件层104中的有源组件(未示出)及内连线结构106传送到第一电极108a。在一些实施例中，第一电极108a的材料包括透明导电材料。在某些实施例中，透明导电材料可包括金属氧化物导电材料，例如氧化铟锡、氧化铟锌、氧化铝锡、氧化铝锌、氧化铟镓锌、其他合适的氧化物或者上述材料中的至少两者形成的堆叠层。然而，本公开并不仅限于此。在一些替代实施例中，第一电极108a的材料包括不透明导电材料。在某些实施例中，不透明导电材料包括金属。在一些实施例中，第一电极108a设置在内连线结构106的例示顶表面之上，如图1中所示。然而，本公开并不仅限于此。在一些替代实施例中，第一电极108a嵌置在内连线结构106中。在一些实施例中，第一电极108a通过光刻工艺(photolithography process)及刻蚀工艺形成。例如，形成第一电极108a的方法可包括：通过合适的制作技术(例如化学气相沉积(chemical vapordeposition，CVD)、物理气相沉积(physical vapor deposition，PVD)或蒸镀)将导电材料层完全地形成在内连线结构106上；且接着执行光刻工艺及刻蚀工艺以将导电材料层图案化。在显示器件10中，第一电极108a的数目可少于或多于图2中所绘示的数目，且可基于需求和/或设计布局来指定；本公开并不特别局限于此。
在一些实施例中，共用电极108b设置在外围区B中。在一些实施例中，共用电极108b电性接地(例如，0V)。在一些实施例中，共用电极108b的材料包括透明导电材料。在某些实施例中，透明导电材料包括金属氧化物导电材料，例如氧化铟锡、氧化铟锌、氧化铝锡、氧化铝锌、氧化铟镓锌、其他合适的氧化物或者上述材料中的至少两者形成的堆叠层。然而，本公开并不仅限于此。在一些替代实施例中，共用电极108b的材料包括不透明导电材料。在某些实施例中，不透明导电材料包括金属。在某些实施例中，共用电极108b的材料与第一电极108a的材料相同。在某些实施例中，共用电极108b的材料不同于第一电极108a的材料。在一些实施例中，共用电极108b设置在内连线结构106的例示顶表面之上，如图1中所示。然而，本公开并不仅限于此。在一些替代实施例中，共用电极108b嵌置在内连线结构106中。在一些实施例中，共用电极108b通过光刻工艺及刻蚀工艺形成。形成共用电极108b的方法可包括：通过合适的制作技术(例如化学气相沉积(CVD)、物理气相沉积(PVD)或蒸镀)将导电材料层完全地形成在内连线结构106上；接着执行光刻工艺及刻蚀工艺以将导电材料层图案化。在一些实施例中，共用电极108b与第一电极108a在同一工艺中形成。也就是说，共用电极108b与第一电极108a均源自相同的导电材料层。然而，本公开并不仅限于此。在一些替代实施例中，共用电极108b与第一电极108a在独自的工艺中形成。如图2中所示，在外围区B中设置一个共用电极108b，但本公开并不仅限于此。共用电极108b的数目可多于图2中所绘示的数目，且可基于需求和/或设计布局来指定。
在一些实施例中，隔离层110设置在半导体衬底100上。在一些实施例中，隔离层110的材料包括氧化硅、氮氧化硅、氮化硅或其组合。在某些实施例中，隔离层110是氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)层。在一些实施例中，隔离层110通过光刻工艺及刻蚀工艺形成。
在一些实施例中，隔离层110包括第一隔离图案112及第二隔离图案114，且第一隔离图案112位于第二隔离图案114周围。在一些实施例中，第一隔离图案112设置在外围区B中。如图2中所示，在俯视图中，第一隔离图案112具有环形形状。在一些实施例中，第一隔离图案112具有第一侧表面S1及与第一侧表面S1相对的第二侧表面S2。第一隔离图案112的第二侧表面S2面朝第二隔离图案114，如图2中所示。第二侧表面S2比第一侧表面S1更靠近像素区A，如图1中所示。在一些实施例中，如图1中所示，第一侧表面S1的横截面轮廓与第二侧表面S2的横截面轮廓实质上彼此对称。第一侧表面S1的横截面轮廓与第二侧表面S2的横截面轮廓可为彼此的镜像。利用此种配置，第一侧表面S1的横截面轮廓与第二侧表面S2的横截面轮廓可被认为实质上相同。
在一些实施例中，第二隔离图案114设置在像素区A中。在一些实施例中，第二隔离图案114具有多个第一图案部分114a及多个第二图案部分114b。在一些实施例中，如图2中所示，多个第一图案部分114a沿与半导体衬底100的厚度方向Z垂直的方向X排列，且多个第二图案部分114b沿与厚度方向Z垂直的方向Y排列，其中方向X垂直于方向Y。在一些实施例中，每一第一图案部分114a沿方向Y延伸，且每一第二图案部分114b沿方向X延伸，如图2中所示。如图2中所示，多个第一图案部分114a连接到多个第二图案部分114b以构成网格结构(mesh structure)。
在一些实施例中，每一第一图案部分114a具有第三侧表面S3及与第三侧表面S3相对的第四侧表面S4，且每一第二图案部分114b具有第五侧表面S5及与第五侧表面S5相对的第六侧表面S6。在一些实施例中，如图1中所示，第三侧表面S3的横截面轮廓与第四侧表面S4的横截面轮廓实质上彼此对称。第三侧表面S3的横截面轮廓与第四侧表面S4的横截面轮廓可为彼此的镜像。利用此种配置，第三侧表面S3的横截面轮廓与第四侧表面S4的横截面轮廓可被认为实质上相同。相似地，如图1中所示，第五侧表面S5的横截面轮廓与第六侧表面S6的横截面轮廓实质上彼此对称，因此第五侧表面S5的横截面轮廓与第六侧表面S6的横截面轮廓可被认为实质上相同。此外，在一些实施例中，如图1中所示，第三侧表面S3的横截面轮廓与第五侧表面S5的横截面轮廓实质上相同。也就是说，在第二隔离图案114中，第一图案部分114a与第二图案部分114b具有实质上一致的侧表面的横截面轮廓。在一些实施例中，如图1中所示，第一侧表面S1的横截面轮廓与第三侧表面S3的横截面轮廓实质上相同。也就是说，在隔离层110中，第一隔离图案112与第二隔离图案114具有实质上一致的侧表面的横截面轮廓。在某些实施例中，第一隔离图案112的侧表面的横截面轮廓与第二隔离图案114的侧表面的横截面轮廓之间的轮廓尺寸差小于约10％。
在一些实施例中，隔离层110具有位于外围区B中的第一开口O1以及位于像素区A中的多个第二开口O2。在一些实施例中，多个第二开口O2中的一些第二开口O2设置在像素区A中且进一步延伸到外围区B中，如图1中所示。然而，本公开并不仅限于此。在一些替代实施例中，没有第二开口O2设置在外围区B中。
具体来说，一同参照图1与图2，第一开口O1是具有由隔离层110界定的单个侧壁的未封闭式开口。第一隔离图案112的第一侧表面S1可被视为第一开口O1的侧壁。在一些实施例中，如图1中所示，共用电极108b沿半导体衬底100的厚度方向Z在衬底102上的垂直投影落在第一开口O1沿半导体衬底100的厚度方向Z在衬底102上的垂直投影的跨度内。也就是说，在制造显示器件10的过程期间，在一些阶段中，共用电极108b可被第一开口O1暴露出。
另外，一同参照图1与图2，每一第二开口O2是封闭式开口，所述封闭式开口沿厚度方向Z在衬底102上的垂直投影呈矩形形状。换句话说，每一第二开口O2具有四个侧壁。然而，本公开并不仅限于此。在一些替代实施例中，每一第二开口O2沿厚度方向Z在衬底102上的垂直投影在俯视图中可呈现多边形形状或任何合适的形状。在一些实施例中，每一第二开口O2的侧壁由隔离层110界定。详细来说，如图2中所示，位于像素区A的边缘处的多个第二开口O2中的每一者的侧壁由第一隔离图案112及第二隔离图案114二者界定，且位于像素区A的中心处的多个第二开口O2中的每一者的侧壁仅由第二隔离图案114界定。也就是说，第一隔离图案112的第二侧表面S2、第一图案部分114a的第三侧表面S3及第四侧表面S4以及第二图案部分114b的第五侧表面S5及第六侧表面S6可被视为第二开口O2的侧壁。一同参照图1与图2，第一隔离图案112的第二侧表面S2、第一图案部分114a的第三侧表面S3及第二图案部分114b的第五侧表面S5可被视为图1中所示的例示左侧第二开口O2的侧壁，第一隔离图案112的第二侧表面S2，第一图案部分114a的第三侧表面S3、另一第一图案部分114a的第四侧表面S4及第二图案部分114b的第五侧表面S5可被视为图1中所示的例示中心第二开口O2的侧壁，且第一图案部分114a的第三侧表面S3、另一第一图案部分114a的第四侧表面S4、第二图案部分114b的第五侧表面S5及另一第二图案部分114b的第六侧表面S6可被视为图1中所示的例示右侧第二开口O2的侧壁。
在一些实施例中，如图1及图2中所示，多个第二开口O2对应于下伏的多个第一电极108a设置。详细来说，如图1及图2中所示，第一电极108a沿半导体衬底100的厚度方向Z在衬底102上的垂直投影与对应的第二开口O2沿半导体衬底100的厚度方向Z在衬底102上的垂直投影的跨度局部地交叠。也就是说，在制造显示器件10的过程期间，在形成第二开口O2的阶段中，第一电极108a被第二开口O2局部地暴露出。如上所述，第一电极108a的数目并不仅限于图2中所绘示的数目，因此与第一电极108a对应的第二开口O2的数目也并不仅限于图2中所绘示的数目，且可基于需求和/或设计布局来指定。
在一些实施例中，发光层120设置在隔离层110及多个第一电极108a上。在一些实施例中，发光层120可为可用于显示器件中且是所属领域中的普通技术人员众所周知的任何发光层。在一些实施例中，发光层120的材料可包括呈红色、绿色、蓝色、白色、其他合适颜色的有机发光材料或者所述发光材料的组合。例如，在某些实施例中，发光层120包含白色有机发光材料。在一些实施例中，发光层120还包括其他有机功能层，例如电子传输层、电子注入层、孔洞传输层、孔洞注入层或所述功能层的组合。
在一些实施例中，发光层120不连续地设置在隔离层110及多个第一电极108a上，如图1中所示。具体来说，在形成发光层120的过程期间，由于侧表面的横截面轮廓，发光层120会被隔离层110切割。也就是说，隔离层110被配置成使发光层120不连续地设置。只要隔离层110可使发光层120不连续地设置，隔离层110的侧表面的横截面轮廓的配置可并不仅限于图1中所绘示的配置，且可基于需求和/或设计布局来指定。
在一些实施例中，发光层120的一些部分设置在多个第二开口O2中。详细来说，如图1中所示，设置在多个第二开口O2中的发光层120的一些部分直接接触下伏的且被第二开口O2暴露出的多个第一电极108a。此外，如图1中所示，设置在多个第二开口O2中的发光层120的一些部分覆盖由隔离层110界定的多个第二开口O2的侧壁。也就是说，第一隔离图案112的第二侧表面S2、第一图案部分114a的第三侧表面S3及第四侧表面S4以及第二图案部分114b的第五侧表面S5及第六侧表面S6被发光层120覆盖。
在一些实施例中，发光层120的一部分设置在第一开口O1中。详细来说，如图1中所示，设置在第一开口O1中的发光层120的所述部分覆盖由隔离层110界定的第一开口O1的侧壁(即，第一隔离图案112的第一侧表面S1)及被第一开口O1暴露出的半导体衬底100的例示顶表面的一部分。也就是说，设置在第一开口O1中的发光层120的所述部分从第一隔离图案112的第一侧表面S1延伸到外围区B中未被第一隔离图案112覆盖的半导体衬底100的例示顶表面。此外，如图1中所示，设置在第一开口O1中的发光层120的所述部分的外边缘与第一隔离图案112的第一侧表面S1(即，第一开口O1的侧壁)之间的最小距离D等于或大于隔离层110的高度H的一半。也就是说，设置在第一开口O1中的发光层120的所述部分的外边缘向第一隔离图案112的第一侧表面S1突出最小距离D。换句话说，半导体衬底100被设置在第一开口O1中的发光层120的所述部分覆盖最小距离D的范围。如图1中所示，沿与半导体衬底100的厚度方向Z垂直的方向X，在半导体衬底100的例示顶表面上的垂直投影中，整个发光层120的最外边缘的投影位置位于整个隔离层110的最外边缘的投影位置旁边的最小距离D处。
在一些实施例中，第二电极130设置在发光层120上。在一些实施例中，第二电极130从像素区A朝外围区B延伸，如图2中所示。此外，在一些实施例中，第二电极130设置在第一开口O1及多个第二开口O2中，如图1中所示。在一些实施例中，第二电极130直接接触下伏的共用电极108b，以与半导体衬底100电连接。如上所述，共用电极108b可电接地，使得第二电极130也可电接地。在一些实施例中，第二电极130的材料包括透明导电材料。在某些实施例中，透明导电材料包括或为金属氧化物导电材料，例如氧化铟锡、氧化铟锌、氧化铝锡、氧化铝锌、氧化铟镓锌、其他合适的氧化物或者上述材料中的至少两者形成的堆叠层。然而，本公开并不仅限于此。在一些替代实施例中，第二电极130的材料包括不透明导电材料。在某些实施例中，不透明导电材料包括金属。
在一些实施例中，第一电极108a、设置在第二开口O2中且与下伏的所述第一电极108a直接接触的发光层120的部分、以及沿厚度方向Z与所述发光层120的部分交叠的第二电极130的部分构成发光元件。在显示器件10中，在像素区A中设置有多个发光元件。由于第一电极108a的数目并不仅限于图2中所绘示的数目，因此显示器件10中的发光元件的数目也并不仅限于图2中所绘示的数目，且可基于需求和/或设计布局来指定。在某些实施例中，发光元件可为OLED元件。详细来说，发光元件的发光层120由在第一电极108a与第二电极130之间产生的电压差驱动发光。由于驱动信号可通过驱动元件层104中的有源组件(未示出)传送到第一电极108a，因此显示器件10中的发光元件可由驱动元件层104中的有源组件(未示出)控制。在一些实施例中，第一电极108a充当发光元件的阳极，且第二电极130充当发光元件的阴极。然而，本公开并不仅限于此。在一些替代实施例中，根据设计要求，第一电极108a充当发光元件的阴极，且第二电极130充当发光元件的阳极。
在一些实施例中，第二电极130连续地设置在发光层120及共用电极108b上，如图1中所示。具体来说，由于隔离层110的侧表面(例如，第一隔离图案112的第一侧表面S1及第二侧表面S2、第一图案部分114a的第三侧表面S3及第四侧表面S4以及第二图案部分114b的第五侧表面S5及第六侧表面S6)被发光层120覆盖，第二电极130被下伏的发光层120抬高，使得第二电极130远离将使层(例如，发光层120)不连续的隔离层110的侧表面。此外，当设置在第一开口O1中的发光层120的部分的外边缘与第一隔离图案112的第一侧表面S1之间的最小距离D等于或大于隔离层110的高度H的一半时，被下伏的发光层120提高的第二电极130可避免被隔离层110切割。这样一来，第二电极130具有良好的连续性，且因此可确保显示器件10的电良率。
在一些实施例中，介电包封体140包封且覆盖第二电极130。在一些实施例中，介电包封体140填充到第一开口O1中，以在侧向上包封第二电极130。在一些实施例中，介电包封体140包封显示器件10中的发光元件，以将发光元件与湿气、杂质等隔离。在一些实施例中，介电包封体140的材料包括氧化硅、氮化硅、氧化铝、碳氮化硅(SiCN)、氮氧化硅、丙烯酸树脂(acrylic resin)、六甲基二硅氧烷(hexamethyl disiloxane，HMDSO)或玻璃，但本发明并不仅限于此。
以下将参照图3A到图3F以及图4详细阐述制造显示器件10的方法。图3A到图3F是根据本公开一些实施例的显示器件10的制造方法中的各个阶段的示意性剖视图。图4是根据本公开一些实施例的显示器件10的制造方法中的中间阶段的简化俯视图。具体来说，图3A是沿图4所示线II-II’截取的剖视图。
参照图3A及图4，提供半导体衬底100。在一些实施例中，半导体衬底100可为半导体晶片。这样一来，图3A到图3F中例示的显示器件10的制造方法可被视为晶片级工艺(wafer level process)。在一些实施例中，如图4中所示，半导体衬底100具有排列成阵列的多个器件单元DU。每一器件单元DU对应于半导体晶片的一部分。如图4中所示，多个器件单元DU由多条切割道SL1及多条切割道SL2界定。在一些实施例中，如图4中所示，多条切割道SL1沿与半导体衬底100的厚度方向Z垂直的方向X排列，且多条切割道SL2沿与厚度方向Z垂直的方向Y排列，其中方向X垂直于方向Y。在一些实施例中，每一切割道SL1沿方向Y延伸，且每一切割道SL2沿方向X延伸，如图4中所示。另外，如图4中所示，多条切割道SL1交叉穿过多条切割道SL2以提供多个列及多个行。器件单元DU的数目、切割道SL1的数目及切割道SL2的数目可小于或大于图4中所绘示的数目，且可基于需求和/或设计布局来指定；本公开并不特别局限于此。
在一些实施例中，如图4中所示，多个器件单元DU中的每一者内部是像素区A及外围区B。在图3A所示的阶段处，半导体衬底100可具有排列成阵列的多个像素区A。以上已阐述了像素区A及外围区B的细节，且在本文中将不再予以赘述。在一些实施例中，如图3A中所示，多个器件单元DU中的每一者可包括衬底102、驱动元件层104、内连线结构106、多个第一电极108a及共用电极108b。在一些实施例中，在图3A所示的阶段处，多个器件单元DU的衬底102彼此连接。相似地，在一些实施例中，在图3A所示的阶段处，多个器件单元DU的驱动元件层104彼此连接，且多个器件单元DU的内连线结构106彼此连接。以上已阐述了衬底102、驱动元件层104、内连线结构106、第一电极108a及共用电极108b的细节，且在本文中将不再予以赘述。
参照图3B，在半导体衬底100上形成隔离层110’，以覆盖第一电极108a及共用电极108b。在一些实施例中，隔离层110’的材料包括氧化硅、氮氧化硅、氮化硅或其组合。在某些实施例中，隔离层110’是氧化物-氮化物-氧化物(ONO)层。在一些实施例中，通过化学气相沉积(CVD)或任何其他合适的膜沉积方法形成隔离层110’。
参照图3C，将隔离层110’图案化以形成隔离层110。在一些实施例中，通过执行光刻工艺及刻蚀工艺形成隔离层110。在一些实施例中，通过至少以下步骤形成隔离层110。首先，在隔离层110’之上形成光刻胶层(未示出)。在一些实施例中，可通过旋转涂布或其他合适的方法形成光刻胶层。此后，将光刻胶层图案化以形成经图案化的光刻胶层，且使用经图案化的光刻胶层作为掩模对隔离层110’进行刻蚀，以形成隔离层110。接着移除或剥离经图案化的光刻胶层。在一些实施例中，通过干式刻蚀工艺、湿式刻蚀工艺或其组合来对隔离层110’进行刻蚀。在一些实施例中，可通过例如刻蚀、灰化或其他合适的移除工艺来移除或剥离经图案化的光刻胶层。
在一些实施例中，如图3C中所示，隔离层110包括第一隔离图案112及第二隔离图案114，且第二隔离图案114具有多个第一图案部分114a及多个第二图案部分114b。在图3C中，为简洁起见，示出一个第一图案部分114a及一个第二图案部分114b。基于上述对图1及图2的说明，所属领域中的技术人员可理解，可形成多个第一图案部分114a及多个第二图案部分114b以提供网格结构。
在一些实施例中，如图3C中所示，第一隔离图案112的第一侧表面S1的横截面轮廓与第一隔离图案112的第二侧表面S2的横截面轮廓实质上彼此对称。第一图案部分114a的第三侧表面S3的横截面轮廓与第一图案部分114a的第四侧表面S4的横截面轮廓实质上彼此对称。第二图案部分114b的第五侧表面S5的横截面轮廓与第二图案部分114b的第六侧表面S6的横截面轮廓实质上彼此对称。第一侧表面S1的横截面轮廓、第三侧表面S3的横截面轮廓及第五侧表面S5的横截面轮廓实质上彼此相同。第二侧表面S2的横截面轮廓、第四侧表面S4的横截面轮廓及第六侧表面S6的横截面轮廓实质上彼此相同。以此种方式进行配置，第一侧表面S1的横截面轮廓、第二侧表面S2的横截面轮廓、第三侧表面S3的横截面轮廓、第四侧表面S4的横截面轮廓、第五侧表面S5的横截面轮廓及第六侧表面S6的横截面轮廓可被认为实质上彼此相同。鉴于此，可通过使用单个掩模执行光刻工艺来形成隔离层110。这样一来，隔离层110的形成过程简单且成本低。
此外，在一些实施例中，如图3C中所示，在对隔离层110’执行图案化步骤之后，在隔离层110中形成第一开口O1及多个第二开口O2。详细来说，如图3C中所示，共用电极108b被第一开口O1暴露出，且多个第一电极108a的一些部分被多个第二开口O2暴露出。以上已阐述了隔离层110的其他细节，且在本文中将不再予以赘述。
参照图3D，在隔离层110上以及第一开口O1及多个第二开口O2中形成发光层120。发光层120设置在像素区A及外围区B二者中。在一些实施例中，通过蒸镀或任何其他合适的膜沉积方法形成发光层120。如图3D中所示，利用具有第一开口图案OP1的第一掩模M1来形成发光层120。在图3D中，为简洁起见，示出一个第一开口图案OP1。基于上述对图3A及图4的说明，所属领域中的技术人员可理解，在第一掩模M1中形成与多个器件单元DU对应的多个第一开口图案OP1。
在一些实施例中，提供第一开口图案OP1以界定发光层120的位置。在一些实施例中，第一开口图案OP1在半导体衬底100的厚度方向Z上暴露出隔离层110。如图3D中所示，由于隔离层110的侧表面的横截面轮廓，发光层120不连续地形成在隔离层110上。也就是说，即使整个隔离层110被第一开口图案OP1暴露出，隔离层110的一些部分110p仍不会被发光层120覆盖。在一些实施例中，第一开口图案OP1的边界与第一隔离图案112的第一侧表面S1之间的最小距离D2等于或大于隔离层110的高度H的一半。使用第一掩模M1与隔离层110之间的此种位置关系，设置在第一开口O1中的发光层120的部分的外边缘与第一隔离图案112的第一侧表面S1之间的最小距离D等于或大于隔离层110的高度H的一半。以上已阐述了发光层120的其他细节，且在本文中将不再予以赘述。
参照图3E，在发光层120上形成第二电极130。在一些实施例中，通过蒸镀、化学气相沉积(CVD)、物理气相沉积(PVD)或任何其他合适的膜沉积方法形成第二电极130。详细来说，如图3E中所示，利用具有第二开口图案OP2的第二掩模M2来形成第二电极130。在图3E中，为简洁起见，示出一个第二开口图案OP2。如图3A及图4中例示以及如上所述，在第二掩模M2中可形成与多个器件单元DU对应的多个第二开口图案OP2。
在一些实施例中，提供第二开口图案OP2以界定第二电极130的位置。在一些实施例中，第二开口图案OP2在半导体衬底100的厚度方向Z上暴露出发光层120。如图3E中所示，第二电极130被形成为在半导体衬底100之上从像素区A连续地延伸到外围区B。具体来说，第二电极130被下伏的发光层120抬高，使得第二电极130远离导致所述层(例如，发光层120)的不连续性的隔离层110的侧表面。此外，在某些实施例中，发光层120延伸到外围区B中的半导体衬底100的例示顶表面上的最小距离D等于或大于隔离层110的高度H的一半，使得被下伏的发光层120抬高的第二电极130可避免被隔离层110切割。这样一来，第二电极130被形成为具有良好的连续性，且因此可确保显示器件10的电良率。通过将最小距离D布置成等于或大于隔离层110的高度H的一半，即使使用单个掩模形成隔离层110以使所有侧表面具有会破坏形成在隔离层110上的层的一致的横截面轮廓，第二电极130仍可连续地形成在半导体衬底100之上，以确保显示器件10的电良率。因此，制造显示器件10的复杂性及成本得到降低，且显示器件10的良率及性能得到改善。
在一些实施例中，第二开口图案OP2在半导体衬底100的厚度方向Z上暴露出共用电极108b。利用第二掩模M2形成的第二电极130直接接触下伏的共用电极108b，以提供与半导体衬底100的电连接。以上已阐述了第二电极130的其他细节，且在本文中将不再予以赘述。
参照图3F，在第二电极130之上形成介电包封体140。在一些实施例中，如图3F中所示，介电包封体140完全地形成在半导体衬底100之上。在一些实施例中，通过化学气相沉积(CVD)、蒸镀或任何其他合适的制作技术形成介电包封体140。以上已阐述了介电包封体140的其他细节，且在本文中将不再予以赘述。
在形成介电包封体140之后，执行单体化工艺来切割半导体衬底100及介电包封体140，以提供多个显示器件10。举例来说，通过沿如图4中所示的排列在多个器件单元DU之间的多条切割道SL1及多条切割道SL2进行切割来执行单体化工艺以将各别显示器件10隔开。单体化工艺可为激光切割工艺、机械切割工艺或其他合适的工艺。在一些实施例中，单体化工艺是通过旋转刀片或激光束进行切分。在一些实施例中，显示器件10适用于近眼显示应用。
尽管各个工艺被示出并阐述为一系列动作或事件，然而应理解，此种动作或事件的例示次序不被解释为具有限制性意义。另外，并不要求所有所例示的工艺均实施本公开的一个或多个实施例。
在图3A到图3F中所示的显示器件10的制造方法中，将发光层120形成为以最小距离D的范围覆盖外围区B中的半导体衬底100，同时将隔离层110的第一隔离图案112形成为不直接接触共用电极108b。可通过使用掩模回拉工艺(mask pull-back process)来完成隔离层110的形成。在一些实施例中，掩模回拉工艺包括对用于界定隔离层110的第一开口O1的掩模中的开口图案进行加宽。然而，本公开并不仅限于此。在下文中，将参照图5阐述其他实施例。
图5是根据本公开一些替代实施例的显示器件的示意性剖视图。参照图5及图1，图5所示显示器件20与被例示为沿图2所示线I-I’截取的横截面的图1所示显示器件10相似。因此，使用相同的参考编号指代相同或类似的部件，且在本文中不再对其予以赘述。以下阐述显示器件20与显示器件10之间的差异。
参照图5，在显示器件20中，发光层120以最小距离D的范围覆盖外围区B中的半导体衬底100，同时隔离层110的第一隔离图案112被形成为直接接触共用电极108b。在此种情形中，可通过使用掩模回拉工艺来完成发光层120的形成。在用以形成发光层120的掩模回拉工艺中，用于界定发光层120的位置的第一掩模M1的第一开口图案OP1(如图3D中所示)可被加宽以暴露出隔离层110及共用电极108b二者。
根据一些实施例，一种显示器件包括半导体衬底、隔离层、发光层及第二电极。所述半导体衬底具有像素区及位于所述像素区周围的外围区，其中所述半导体衬底包括多个第一电极及驱动元件层。所述多个第一电极设置在所述像素区中且所述多个第一电极电连接到所述驱动元件层。所述隔离层设置在所述半导体衬底上，其中所述隔离层包括设置在所述外围区中的第一隔离图案，所述第一隔离图案具有第一侧表面及与所述第一侧表面相对的第二侧表面。所述发光层设置在所述隔离层及所述多个第一电极上，且覆盖所述第一隔离图案的所述第一侧表面及所述第二侧表面。所述第二电极设置在所述发光层上。
在一些实施例中，所述第二侧表面比所述第一侧表面更靠近所述像素区，且所述发光层的外边缘与所述第一侧表面之间的最小距离等于或大于所述隔离层的高度的一半。
在一些实施例中，所述隔离层还包括设置在所述像素区中的第二隔离图案，所述第二隔离图案具有多个第一图案部分及多个第二图案部分，所述多个第一图案部分沿第一方向排列，所述多个第二图案部分沿第二方向排列，所述第一方向垂直于所述第二方向，且所述多个第一图案部分中的每一者具有第三侧表面及与所述第三侧表面相对的第四侧表面。
在一些实施例中，所述第一侧表面的横截面轮廓、所述第二侧表面的横截面轮廓、所述第三侧表面的横截面轮廓及所述第四侧表面的横截面轮廓实质上相同。
在一些实施例中，所述半导体衬底还包括共用电极，所述共用电极设置在所述外围区中且电连接到所述第二电极。
在一些实施例中，所述发光层不连续地设置在所述隔离层及所述多个第一电极上，且所述第二电极连续地设置在所述发光层上。
在一些实施例中，所述第一隔离图案具有环形形状。
在一些实施例中，所述显示器件还包括介电包封体，所述介电包封体包封且覆盖所述第二电极。
根据一些实施例，一种显示器件包括半导体衬底、隔离层、发光层及第二电极。所述半导体衬底具有像素区及位于所述像素区周围的外围区，其中所述半导体衬底包括多个第一电极及驱动元件层。所述多个第一电极设置在所述像素区中，且所述多个第一电极电连接到所述驱动元件层。所述隔离层设置在所述半导体衬底上，其中所述隔离层包括位于所述外围区中的第一开口及位于所述像素区中的多个第二开口。所述发光层设置在所述隔离层上以及所述第一开口及所述多个第二开口中。所述第二电极设置在所述发光层上。
在一些实施例中，所述发光层覆盖由所述隔离层界定的所述第一开口的侧壁及由所述隔离层界定的所述多个第二开口的多个侧壁。
在一些实施例中，设置在所述多个第二开口中的所述发光层接触所述多个第一电极。
在一些实施例中，设置在所述第一开口中的所述发光层的外边缘与由所述隔离层界定的所述第一开口的所述侧壁之间的最小距离等于或大于所述隔离层的高度的一半。
在一些实施例中，由所述隔离层界定的所述第一开口的所述侧壁的横截面轮廓与由所述隔离层界定的所述多个第二开口的所述多个侧壁中的每一者的横截面轮廓实质上相同。
在一些实施例中，所述显示器件还包括介电包封体，所述介电包封体包封所述第二电极且填充在所述第一开口中。
根据一些实施例，一种显示器件的制造方法包括至少以下步骤。提供具有多个器件单元的半导体衬底，其中所述多个器件单元中的每一者具有像素区及位于所述像素区周围的外围区，且所述半导体衬底包括多个第一电极及驱动元件层。所述多个第一电极设置在所述像素区中，且所述多个第一电极电连接到所述驱动元件层。在所述半导体衬底上形成隔离层。将所述隔离层图案化，以在所述外围区中形成第一开口且在所述像素区中形成多个第二开口，其中所述多个第二开口暴露出所述多个第一电极。在经图案化的所述隔离层上以及在所述第一开口及所述多个第二开口中形成发光层。在所述发光层上形成第二电极。
在一些实施例中，将所述隔离层图案化包括：使用单个掩模对所述隔离层执行光刻工艺。
在一些实施例中，形成所述发光层包括：提供具有第一开口图案的第一掩模；以及执行第一沉积工艺，以对应于所述第一掩模的所述第一开口图案而在经图案化的所述隔离层上形成所述发光层，其中所述第一开口图案在所述半导体衬底的厚度方向上暴露出经图案化的所述隔离层。
在一些实施例中，在所述第一沉积工艺期间，所述第一掩模的所述第一开口图案的边界与由经图案化的所述隔离层界定的所述第一开口的侧壁之间的最小距离等于或大于经图案化的所述隔离层的高度的一半。
在一些实施例中，形成所述第二电极包括：提供具有第二开口图案的第二掩模；以及执行第二沉积工艺，以对应于所述第二掩模的所述第二开口图案而在所述发光层上形成所述第二电极，其中所述第二开口图案在所述半导体衬底的所述厚度方向上暴露出所述发光层。
在一些实施例中，所述显示器件的制造方法还包括：在所述第二电极之上形成介电包封体；以及执行单体化工艺，以切割所述半导体衬底及所述介电包封体。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。

Claims (10)

1.一种显示器件，包括：
半导体衬底，具有像素区及位于所述像素区周围的外围区，其中所述半导体衬底包括多个第一电极及驱动元件层，所述多个第一电极设置在所述像素区中，且所述多个第一电极电连接到所述驱动元件层；
隔离层，设置在所述半导体衬底上，其中所述隔离层包括设置在所述外围区中的第一隔离图案，且所述第一隔离图案具有第一侧表面及与所述第一侧表面相对的第二侧表面；
发光层，设置在所述隔离层及所述多个第一电极上，且覆盖所述第一隔离图案的所述第一侧表面及所述第二侧表面；以及
第二电极，设置在所述发光层上。
2.根据权利要求1所述的显示器件，其中所述第二侧表面比所述第一侧表面更靠近所述像素区，且所述发光层的外边缘与所述第一侧表面之间的最小距离等于或大于所述隔离层的高度的一半。
3.根据权利要求1所述的显示器件，其中所述隔离层还包括设置在所述像素区中的第二隔离图案，所述第二隔离图案具有多个第一图案部分及多个第二图案部分，所述多个第一图案部分沿第一方向排列，所述多个第二图案部分沿第二方向排列，所述第一方向垂直于所述第二方向，且所述多个第一图案部分中的每一者具有第三侧表面及与所述第三侧表面相对的第四侧表面，其中所述第一侧表面的横截面轮廓、所述第二侧表面的横截面轮廓、所述第三侧表面的横截面轮廓及所述第四侧表面像素的横截面轮廓实质上相同。
4.根据权利要求1所述的显示器件，其中所述发光层不连续地设置在所述隔离层及所述多个第一电极上，且所述第二电极连续地设置在所述发光层上。
5.一种显示器件，包括：
半导体衬底，具有像素区及位于所述像素区周围的外围区，其中所述半导体衬底包括多个第一电极及驱动元件层，所述多个第一电极设置在所述像素区中，且所述多个第一电极电连接到所述驱动元件层；
隔离层，设置在所述半导体衬底上，其中所述隔离层包括位于所述外围区中的第一开口及位于所述像素区中的多个第二开口；
发光层，设置在所述隔离层上以及所述第一开口及所述多个第二开口中；以及
第二电极，设置在所述发光层上。
6.根据权利要求5所述的显示器件，其中所述发光层覆盖由所述隔离层界定的所述第一开口的侧壁及由所述隔离层界定的所述多个第二开口的多个侧壁。
7.根据权利要求6所述的显示器件，其中由所述隔离层界定的所述第一开口的所述侧壁的横截面轮廓与由所述隔离层界定的所述多个第二开口的所述多个侧壁中的每一者的横截面轮廓实质上相同。
8.一种显示器件的制造方法，包括：
提供具有多个器件单元的半导体衬底，其中所述多个器件单元中的每一者具有像素区及位于所述像素区周围的外围区，所述半导体衬底包括多个第一电极及驱动元件层，所述多个第一电极设置在所述像素区中，且所述多个第一电极电连接到所述驱动元件层；
在所述半导体衬底上形成隔离层；
将所述隔离层图案化，以在所述外围区中形成第一开口且在所述像素区中形成多个第二开口，其中所述多个第二开口暴露出所述多个第一电极；
在经图案化的所述隔离层上以及在所述第一开口及所述多个第二开口中形成发光层；以及
在所述发光层上形成第二电极。
9.根据权利要求8所述的显示器件的制造方法，其中将所述隔离层图案化包括：使用单个掩模对所述隔离层执行光刻工艺。
10.根据权利要求8所述的显示器件的制造方法，其中形成所述发光层包括：
提供具有第一开口图案的第一掩模；以及
执行第一沉积工艺，以对应于所述第一掩模的所述第一开口图案而在经图案化的所述隔离层上形成所述发光层，其中所述第一开口图案在所述半导体衬底的厚度方向上暴露出经图案化的所述隔离层，其中在所述第一沉积工艺期间，所述第一掩模的所述第一开口图案的边界与由经图案化的所述隔离层界定的所述第一开口的侧壁之间的最小距离等于或大于经图案化的所述隔离层的高度的一半。
CN202010708123.6A 2019-07-24 2020-07-22 显示器件及其制造方法 Pending CN112289828A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962877846P 2019-07-24 2019-07-24
US62/877,846 2019-07-24
US16/866,519 2020-05-04
US16/866,519 US11239305B2 (en) 2019-07-24 2020-05-04 Display device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN112289828A true CN112289828A (zh) 2021-01-29

Family

ID=74098709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010708123.6A Pending CN112289828A (zh) 2019-07-24 2020-07-22 显示器件及其制造方法

Country Status (5)

Country Link
US (2) US11239305B2 (zh)
KR (1) KR102356843B1 (zh)
CN (1) CN112289828A (zh)
DE (1) DE102020113613A1 (zh)
TW (1) TWI755792B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239305B2 (en) * 2019-07-24 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Display device and manufacturing method thereof
KR20210063508A (ko) * 2019-11-22 2021-06-02 삼성디스플레이 주식회사 표시 장치 제조 방법
TWI757097B (zh) * 2021-02-17 2022-03-01 友達光電股份有限公司 顯示面板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752818B2 (ja) * 2007-07-06 2011-08-17 ソニー株式会社 有機ｅｌ表示装置、電子機器、有機ｅｌ表示装置用の基板および有機ｅｌ表示装置の製造方法
JP4506810B2 (ja) * 2007-10-19 2010-07-21 ソニー株式会社 表示装置
KR101182673B1 (ko) 2009-05-13 2012-09-14 네오뷰코오롱 주식회사 유기전계발광소자 및 그 제조방법
TWI463986B (zh) 2012-08-29 2014-12-11 Univ China Medical 胚芽乳酸桿菌ｃｍｕ９９５菌株之新用途
US9614191B2 (en) 2013-01-17 2017-04-04 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related methods
US9444050B2 (en) 2013-01-17 2016-09-13 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related method
KR102076666B1 (ko) 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
KR102362189B1 (ko) * 2015-04-16 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102446425B1 (ko) * 2015-11-17 2022-09-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP2017174606A (ja) * 2016-03-23 2017-09-28 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及びその製造方法
KR102651136B1 (ko) * 2016-04-12 2024-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102373441B1 (ko) * 2017-03-31 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
US10818856B2 (en) * 2017-05-18 2020-10-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for fabricating thin film transistor, method for fabricating array substrate, and a display apparatus
CN109148592B (zh) * 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
JP6742277B2 (ja) * 2017-07-03 2020-08-19 株式会社Ｊｏｌｅｄ 表示装置および表示装置の製造方法
CN110911440B (zh) * 2018-09-14 2020-10-16 云谷（固安）科技有限公司 显示面板、显示屏和显示终端
KR20200047941A (ko) * 2018-10-26 2020-05-08 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 제조 방법
JP7086822B2 (ja) * 2018-11-08 2022-06-20 株式会社ジャパンディスプレイ 表示装置、及びその製造方法
US11239305B2 (en) * 2019-07-24 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
TWI755792B (zh) 2022-02-21
US20210028266A1 (en) 2021-01-28
US20220149141A1 (en) 2022-05-12
US11239305B2 (en) 2022-02-01
KR20210013532A (ko) 2021-02-04
DE102020113613A1 (de) 2021-01-28
TW202105716A (zh) 2021-02-01
KR102356843B1 (ko) 2022-02-07
US11812646B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
US11812646B2 (en) Display device and manufacturing method thereof
US7247878B2 (en) Dual panel-type organic electroluminescent device
US9478594B2 (en) Organic electroluminescence display device and method of manufacturing organic electroluminescence display device
TWI531053B (zh) 半導體裝置與其形成方法與影像感測裝置
CN111863929B (zh) 显示基板及其制备方法、显示装置
KR20180054983A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN109390372B (zh) 像素结构及其形成方法、显示屏
KR102453674B1 (ko) 표시 장치 및 이러한 장치를 제조하기 위한 방법
US20230006178A1 (en) Display panel, display apparatus, and method for manufacturing display panel
CN113421904B (zh) 显示面板及其制作方法
CN110416260B (zh) 显示面板、显示装置和显示面板的制造方法
TW201803020A (zh) 半導體裝置的形成方法
CN212625587U (zh) 显示基板和显示装置
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN111627933B (zh) 主动元件基板及其制造方法
US10930814B1 (en) Method of manufacturing multi-color light emitting pixel unit
US11784171B2 (en) Semiconductor device
CN112310327B (zh) 显示面板和显示装置
CN114695494A (zh) Oled显示面板及其制作方法
CN109904210B (zh) 一种显示基板及其制作方法、显示装置
US11527674B2 (en) Method of manufacturing light-emitting device
CN114171552A (zh) 显示基板及其制造方法和显示装置
CN110571358B (zh) 半导体器件及其制造方法
KR100763758B1 (ko) 정렬 키 어셈블리의 제조 방법
CN117063629A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination