CN112185449A - 存储器系统以及操作存储器系统的方法 - Google Patents

存储器系统以及操作存储器系统的方法 Download PDF

Info

Publication number
CN112185449A
CN112185449A CN201911133027.7A CN201911133027A CN112185449A CN 112185449 A CN112185449 A CN 112185449A CN 201911133027 A CN201911133027 A CN 201911133027A CN 112185449 A CN112185449 A CN 112185449A
Authority
CN
China
Prior art keywords
threshold voltage
memory
memory cells
voltage distribution
distribution monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911133027.7A
Other languages
English (en)
Inventor
金钟旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112185449A publication Critical patent/CN112185449A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本技术涉及一种存储器系统以及操作存储器系统的方法。该存储器系统包括：存储器装置，其包括多个半导体存储器；以及控制器，其用于在操作期间控制存储器装置对所述多个半导体存储器中的每一个执行测试编程操作和阈值电压分布监测操作。控制器基于作为阈值电压分布监测操作的结果获得的监测信息来设定各个半导体存储器的操作性能参数。

Description

存储器系统以及操作存储器系统的方法
技术领域
本公开涉及电子装置，更具体地，涉及一种存储器系统以及操作该存储器系统的方法。
背景技术
最近，计算机环境的范式已转变为普适计算，其使得计算机系统能够随时随地使用。因此，诸如移动电话、数字相机和笔记本计算机的便携式电子装置的使用快速增加。这种便携式电子装置通常使用存储器系统，该存储器系统使用存储器装置(即，数据存储装置)。数据存储装置用作便携式电子装置的主存储装置或辅助存储装置。
使用存储器装置的数据存储装置具有这样的优点：由于不存在机械驱动器，所以稳定性和耐久性优异，信息的存取速度非常快，并且功耗低。作为具有这些优点的存储器系统的示例，数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。
存储器装置被大致分成易失性存储器装置和非易失性存储器装置。
非易失性存储器装置的写入速度和读取速度相对低，然而，非易失性存储器装置即使电源被切断也维持存储数据。因此，非易失性存储器装置用于存储不管电源如何均要维持的数据。非易失性存储器装置包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。闪存被分为NOR型和NAND型。
发明内容
根据本公开的实施方式的存储器系统包括：存储器装置，其包括多个半导体存储器；以及控制器，其用于在操作期间控制存储器装置对所述多个半导体存储器中的每一个执行测试编程操作和第一阈值电压分布监测操作。控制器基于作为第一阈值电压分布监测操作的结果获得的第一监测信息来设定各个半导体存储器的操作性能参数。
根据本公开的实施方式的存储器系统包括：存储器装置，其包括多个半导体存储器，各个半导体存储器包括多个存储块；以及控制器，其被配置为控制存储器装置在通电操作期间执行cam数据读操作并基于从存储器装置接收的cam数据来设定各个半导体存储器的操作性能参数。所述多个半导体存储器中的每一个依次执行测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作，并且将作为第一阈值电压分布监测操作和第二阈值电压分布监测操作的结果获得的监测信息作为cam数据存储在所述多个存储块当中的cam块中。
根据本公开的实施方式的操作存储器系统的方法包括以下步骤：对所选存储块执行测试编程操作和第一阈值电压分布监测操作；对执行了测试编程操作的所选存储块执行测试擦除操作和第二阈值电压分布监测操作；基于第一阈值电压分布监测操作的结果和第二阈值电压分布监测操作的结果来设定所选存储块的操作性能参数；以及在所选存储块的所有操作期间参考操作性能参数执行所有操作。
附图说明
图1是用于描述根据本公开的实施方式的存储器系统的框图。
图2是用于描述图1的控制器的配置的框图。
图3是用于描述图1的半导体存储器的图。
图4是用于描述图3的存储块的图。
图5是用于描述三维配置的存储块的实施方式的图。
图6是用于描述根据本公开的实施方式的存储器系统的操作的流程图。
图7是用于描述存储器单元的阈值电压分布的阈值电压分布图。
图8是用于描述根据本公开的实施方式的第一阈值电压分布监测操作的阈值电压分布图。
图9是用于描述根据本公开的另一实施方式的第一阈值电压分布监测操作的阈值电压分布图。
图10是用于描述编程为固态编程状态的存储器单元的测试擦除操作的阈值电压分布图。
图11是用于描述根据本公开的实施方式的第二阈值电压分布监测操作的阈值电压分布图。
图12是用于描述根据本公开的另一实施方式的第二阈值电压分布监测操作的阈值电压分布图。
图13是用于描述根据本公开的实施方式的半导体存储器的测试操作的流程图。
图14是用于描述根据本公开的另一实施方式的存储器系统的操作方法的流程图。
图15是用于描述存储器系统的另一实施方式的图。
图16是用于描述存储器系统的另一实施方式的图。
图17是用于描述存储器系统的另一实施方式的图。
图18是用于描述存储器系统的另一实施方式的图。
具体实施方式
仅示出根据本说明书或申请中所公开的构思的实施方式的具体结构或功能描述，以描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可按照各种形式实现，描述不限于本说明书或申请中所描述的实施方式。
由于可对根据本公开的构思的实施方式应用各种修改和改变并且根据本公开的构思的实施方式可具有各种形式，所以特定实施方式将在附图中示出并在说明书或申请中描述。然而，应该理解，根据本公开的构思的实施方式不应被解释为限于特定公开形式，而是包括不脱离本公开的精神和技术范围的所有改变、等同物或替代。
尽管可使用诸如“第一”、“第二”等的术语来描述各种组件，但这些组件不应限于上述术语。上述术语可仅用于将一个组件与另一组件相区分。例如，在不脱离根据本公开的构思的范围的情况下，第一组件可被称为第二组件，类似地，第二组件可被称为第一组件。
应该理解，当组件被称为“连接”或“联接”到另一组件时，该组件可直接连接或联接到另一元件，或者也可存在中间组件。相反，应该理解，当组件被称为“直接连接”或“直接联接”到另一组件时，不存在中间组件。描述组件之间的关系的其它表达(例如，“在...之间”、“直接在...之间”或“与...相邻”、“与...直接相邻”等)应该类似地解释。
本说明书中所使用的术语仅用于描述特定实施方式，而非旨在限制本公开。除非上下文另外清楚地指示，否则单数表达包括复数表达。在本说明书中，应该理解，术语“包括”、“具有”等指示存在本说明书中所描述的特征、数量、步骤、操作、组件、部件或其组合，但没有排除存在或添加一个或更多个其它特征、数量、步骤、操作、组件、部件或其组合的可能。
只要没有不同地定义，本文所使用的所有术语(包括技术术语或科学术语)具有本公开所属领域的技术人员通常理解的含义。通常使用的词典中定义的术语应该被解释为具有在相关领域的上下文中解释的相同含义，并且除非在本说明书中另外清楚地定义，否则不应被解释为具有理想的或过于形式的含义。
在描述实施方式时，在本公开的技术领域中熟知并且不与本公开直接相关的技术内容的描述将被省略。这旨在通过省略不必要的描述来更清楚地公开本公开的主旨。
以下，将参照附图描述本公开的实施方式，以使得本公开所属领域的技术人员可容易地实现本公开的技术精神。
本公开的实施方式提供一种存储器系统以及操作该存储器系统的方法，其通过监测存储器单元的阈值电压分布来确定存储器装置的可靠性级别并基于所确定的可靠性级别来设定存储器系统的性能参数。
本技术可在执行测试编程和测试擦除操作之后监测存储器单元的阈值电压分布并基于监测结果来确定半导体存储器的可靠性级别。另外，本技术可通过基于半导体存储器的可靠性级别调节存储器系统的性能参数来改进存储器系统的可靠性和寿命。
图1是示出根据本公开的实施方式的存储器系统的框图。
参照图1，存储器系统1000包括存储器装置1100、控制器1200和主机1300。存储器装置1100包括多个半导体存储器100。多个半导体存储器100可被分成多个组。尽管在本公开的实施方式中主机1300被示出并描述为被包括在存储器系统1000中，但是存储器系统1000可被配置为仅包括控制器1200和存储器装置1100，并且主机可被配置为设置在存储器系统1000的外部。
在图1中，存储器装置1100的多个组分别通过第一通道CH1至第n通道CHn与控制器1200通信。各个半导体存储器100将稍后参照图3描述。
由半导体存储器100配置的多个组中的每一个被配置为通过一个公共通道与控制器1200通信。控制器1200被配置为通过多个通道CH1至CHn来控制存储器装置1100的多个半导体存储器100。
控制器1200连接在主机1300和存储器装置1100之间。控制器1200被配置为响应于来自主机1300的请求而访问存储器装置1100。例如，控制器1200被配置为响应于从主机1300接收的主机命令Host_CMD而控制存储器装置1100的读、写、擦除和后台操作。在写操作期间，主机1300可将数据和地址与主机命令Host_CMD一起发送。在读操作期间，主机1300可将地址与主机命令Host_CMD一起发送。控制器1200被配置为提供存储器装置1100和主机1300之间的接口。控制器1200被配置为驱动用于控制存储器装置1100的固件。
根据本公开的实施方式的控制器1200可响应于主机1300的测试操作请求而控制存储器装置1100针对多个半导体存储器100执行测试编程操作和测试擦除操作。另外，存储器装置1100被控制为在测试编程操作之后执行第一阈值电压分布监测操作并在测试擦除操作之后执行第二阈值电压分布监测操作，以确定包括在多个半导体存储器中的每一个中的多个存储块的可靠性级别。控制器1200可基于所确定的可靠性级别来设定和重置包括在多个半导体存储器100中的每一个中的多个存储块的操作性能参数。例如，控制器1200可基于第一阈值电压分布监测操作的结果和第二阈值电压分布监测操作的结果将包括在多个半导体存储器100中的每一个中的多个存储块11中的每一个分类为至少两个可靠性类别，并且可基于所分类的可靠性类别来设定和重置多个存储块11中的每一个的操作性能参数。操作性能参数可包括对应存储块的垃圾收集操作循环、与各个编程状态对应的阈值电压分布位置、最大擦除计数规范、读回收循环、在读重试操作期间使用的读电压的数量等。例如，当可靠性级别是高类别时，垃圾收集操作循环、最大擦除计数规范和读回收循环可增加并且在读重试操作期间使用的读电压的数量可减少。另外，当可靠性级别是低类别时，垃圾收集操作循环、最大擦除计数规范和读回收循环可减小，在读重试操作期间使用的读电压的数量可减少，多个编程状态当中的具有相对高的阈值电压分布的编程状态的阈值电压分布可增加，并且具有相对低的阈值电压分布的编程状态的阈值电压分布可减小。
根据本公开的另一实施方式的控制器1200在存储器系统1000的通电操作期间读取存储在存储器装置1100的多个半导体存储器100中的每一个中的内容可寻址存储器(cam)数据，并基于包括在读取的cam数据中的阈值电压分布监测信息来确定多个半导体存储器100中的每一个的可靠性级别。控制器1200可基于所确定的可靠性级别来设定和重置多个半导体存储器100的操作性能参数。操作性能参数可包括对应存储块的垃圾收集操作循环、与各个编程状态对应的阈值电压分布位置、最大擦除计数规范、读回收循环、在读重试操作期间使用的读电压的数量等。多个半导体存储器100中的每一个在被封装到存储器系统1000中之前在晶圆级别执行测试编程操作和测试擦除操作。多个半导体存储器100中的每一个在测试编程操作之后执行第一阈值电压分布监测操作，在测试擦除操作之后执行第二阈值电压分布监测操作以生成阈值电压分布监测信息，并将所生成的监测信息存储在对应半导体存储器100的cam块中。
主机1300包括诸如计算机、PDA、PMP、MP3播放器、相机、摄像机或移动电话的便携式电子装置。主机1300可通过主机命令Host_CMD请求存储器系统1000的写操作、读操作、擦除操作等。主机1300可针对存储器装置1100的写操作向控制器1200发送与写命令对应的主机命令Host_CMD、数据和地址，并且可针对读操作向控制器1200发送与读命令对应的主机命令Host_CMD和地址。此时，地址可以是逻辑地址。
控制器1200和存储器装置1100可被集成到一个半导体装置中。作为实施方式的示例，控制器1200和存储器装置1100可被集成到一个半导体装置中以配置存储卡。例如，控制器1200和存储器装置1100可被集成到一个半导体装置中，以配置诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)和通用闪存装置(UFS)的存储卡。
控制器1200和存储器装置1100可被集成到一个半导体装置中以配置固态驱动器(SSD)。半导体驱动器(SSD)包括被配置为将数据存储在半导体存储器100中的存储装置。
作为另一示例，存储器系统1000作为诸如计算机、超级移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数字相机、3维电视、数字音频记录仪、数字音频播放器、数字照片记录仪、数字照片播放器、数字视频记录仪和数字视频播放器、能够在无线环境中发送和接收信息的装置的电子装置的各种组件之一、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置车联网的各种电子装置之一、RFID装置、或者配置计算系统的各种组件之一来提供。
作为实施方式的示例，存储器装置1100或存储器系统1000可作为各种类型的封装安装。例如，存储器装置1100或存储器系统1000可按照诸如堆叠式封装(PoP)、球格阵列(BGA)、芯片级封装(CSP)、带引线的塑料芯片载体(PLCC)、塑料双列直插封装(PDIP)、华夫晶片封装、晶圆形式晶片、板载芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄四方扁平封装(TQFP)、小外形(SOIC)、收缩型小外形封装(SSOP)、薄小外形(TSOP)、薄四方扁平封装(TQFP)、系统封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理层叠封装(WSP)的方法来封装和安装。
图2是用于描述图1的控制器的图。
参照图2，控制器1200可包括主机控制电路1210、处理器1220、缓冲存储器1230、存储器性能控制块1240、纠错电路1250、闪存控制电路1260和总线1270。
总线1270可被配置为在控制器1200的组件之间提供通道。
主机控制电路1210可控制图1的主机1300与缓冲存储器1230之间的数据传输。作为示例，主机控制电路1210可控制将从主机1300输入的数据缓冲到缓冲存储器1230的操作。作为另一示例，主机控制电路1210可控制将缓冲在缓冲存储器1230中的数据输出到主机1300的操作。
主机控制电路1210可被配置为包括主机接口。
处理器1220可控制控制器1200的所有操作，并执行逻辑运算。处理器1220可通过主机控制电路1210来与图1的主机1300通信，并且可通过闪存控制电路1260来与图1的存储器装置1100通信。另外，处理器1220可使用缓冲存储器1230作为操作存储器、高速缓存存储器或缓冲器来控制存储器系统1000的操作。处理器1220可通过生成命令队列来按照优先级次序重新布置从主机1300接收的多个主机命令以控制闪存控制电路1260。处理器1220可包括闪存转换层(以下称为“FTL”)1221。
闪存转换层1221可将固件存储在缓冲存储器1230、直接连接到处理器1220的附加存储器(未示出)或处理器1220中的存储空间中。闪存层1221可在写操作期间映射与从图1的主机1300输入的地址(例如，逻辑地址)对应的物理地址。另外，闪存转换层1221在读操作期间检查映射到从主机1300输入的逻辑地址的物理地址。
闪存转换层1221可响应于从主机1300接收的与测试操作对应的主机命令而控制闪存控制电路1260以使得图1的存储器装置1100依次执行测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作。
缓冲存储器1230可用作处理器1220的操作存储器、高速缓存存储器或缓冲器。缓冲存储器1230可存储由处理器1220执行的代码和命令。缓冲存储器1230可存储由处理器1220处理的数据。
缓冲存储器1230可包括写缓冲器1231和读缓冲器1232。写缓冲器1231在写操作期间暂时地存储从主机1300接收的数据，并且当与写操作对应的内部命令被发送到存储器装置1100时将暂时存储的数据发送到存储器装置1100。读缓冲器1232在读操作期间暂时地存储从存储器装置1100接收的数据，然后将暂时存储的数据发送到主机1300。
缓冲存储器1230可包括静态RAM(SRAM)或动态RAM(DRAM)。
存储器性能控制块1240基于图1的存储器装置1100的第一阈值电压分布监测操作的结果和第二阈值电压分布监测操作的结果来设定和重置包括在存储器装置1100中的多个存储块的操作性能参数。即，存储器性能控制块1240可基于第一阈值电压分布监测操作和第二阈值电压分布监测操作的结果来确定各个存储块的可靠性级别并将其分类为任一个类别，并且可基于所分类的可靠性类别来设定和重置多个存储块11中的每一个的操作性能参数。操作性能参数可包括对应存储块的垃圾收集操作循环、与各个编程状态对应的阈值电压分布位置、最大擦除计数规范、读回收循环、在读重试操作期间使用的读电压的数量等。设定或重置的存储块的操作性能参数优选在存储块的所有操作期间使用。即，优选处理器1220在对应存储块的所有操作期间检查对应存储块的操作性能参数并基于操作性能参数来控制对应存储块的所有操作。例如，处理器1220可基于操作性能参数来控制对应存储块的垃圾收集和读回收操作。处理器1220可在对应存储块的编程操作期间基于与编程状态对应的阈值电压分布来调节编程验证电平，在读操作期间设定读重试电压的数量，并调节对应存储块的最大擦除计数次数，以确定是否处理坏块。
作为另一实施方式，存储器性能控制块1240可在存储器系统1000的通电操作期间从存储器装置1100接收读取的cam数据，基于包括在所接收的cam数据中的阈值电压分布监测信息来将包括在存储器装置1100中的图1的多个半导体存储器100中的每一个的可靠性级别确定并分类为多个可靠性类别当中的任一个类别，并且可基于所分类的可靠性类别来设定和重置多个存储块11中的每一个的操作性能参数。操作性能参数可包括对应存储块的垃圾收集操作循环、与各个编程状态对应的阈值电压分布位置、最大擦除计数规范、读回收循环、在读重试操作期间使用的读电压的数量等。优选设定或重置的半导体存储器的操作性能参数在对应半导体存储器的所有操作期间使用。即，优选处理器1220在对应半导体存储器的所有操作期间检查对应半导体存储器的操作性能参数并基于操作性能参数来控制对应半导体存储器的所有操作。例如，处理器1220可基于操作性能参数来控制包括在对应半导体存储器中的多个存储块的垃圾收集和读回收操作。处理器1220可在对应存储块的编程操作期间基于与编程状态对应的阈值电压分布来调节编程验证电平，在读操作期间设定读重试电压的数量，并调节包括在对应半导体存储器中的对应存储块的最大擦除计数次数，以确定是否处理坏块。
作为示例，存储器性能控制块1240可作为处理器1220的组件包括在处理器1220中。
纠错电路1250可执行纠错。纠错电路1250可通过闪存控制电路1260基于要写到图1的存储器装置1100的数据执行纠错编码(ECC编码)。纠错编码的数据可通过闪存控制电路1260传送到存储器装置1100。纠错电路1250可通过闪存控制电路1260对从存储器装置1100接收的数据执行纠错解码(ECC解码)。纠错电路1250可被配置成多个纠错码(ECC)电路之一，并且多个ECC电路可具有不同的纠错能力。即，多个ECC电路中的每一个具有不同的最大错误允许比特数。另外，纠错电路1250可在读操作期间检测并计数从存储器装置1100接收的数据的错误比特并且可将所计数的错误比特数发送到处理器1220。
作为示例，纠错电路1250可作为闪存控制电路1260的组件被包括在闪存控制电路1260中。
闪存控制电路1260响应于处理器1220所生成的命令队列而生成并输出用于控制存储器装置1100的内部命令。闪存控制电路1260可在写操作期间通过将缓冲到缓冲存储器1230的写缓冲器1231的数据发送到存储器装置1100来控制写操作。作为另一示例，闪存控制电路1260可在读操作期间响应于命令队列控制将从存储器装置1100读取的数据缓冲到缓冲存储器1230的读缓冲器1232的操作。作为另一示例，闪存控制电路1260可在测试操作期间响应于命令队列控制存储器装置1100执行测试编程、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作，并且可从存储器装置1100接收第一阈值电压分布监测操作和第二阈值电压分布监测操作的结果以将第一阈值电压分布监测操作和第二阈值电压分布监测操作的结果发送到存储器性能控制块1240。
闪存控制电路1260可包括闪存接口。
图3是用于描述图1的半导体存储器100的图。
参照图3，半导体存储器100可包括存储数据的存储器单元阵列10。半导体存储器100可包括外围电路200，外围电路200被配置为执行将数据存储在存储器单元阵列10中的编程操作、输出所存储的数据的读操作以及擦除所存储的数据的擦除操作。半导体存储器100可包括控制逻辑300，控制逻辑300根据图1的控制器1200的控制来控制外围电路200。控制逻辑300可被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑300可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
存储器单元阵列10可包括存储块MB1至MBk和11(k是正整数)。局部线LL和位线BL1至BLm(m是正整数)可连接到存储块MB1至MBk和11中的每一个。例如，局部线LL可包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多条字线。另外，局部线LL可包括布置在第一选择线和字线之间以及第二选择线和字线之间的虚拟线。这里，第一选择线可以是源极选择线，第二选择线可以是漏极选择线。例如，局部线LL可包括字线、漏极选择线和源极选择线以及源极线SL。例如，局部线LL还可包括虚拟线。例如，局部线LL还可包括管线。局部线LL可分别连接到存储块MB1至MBk和11，并且位线BL1至BLm可共同连接到存储块MB1至MBk和11。存储块MB1至MBk和11可按照二维或三维结构实现。例如，在二维结构的存储块11中，存储器单元可布置在平行于基板的方向上。例如，在三维结构的存储块11中，存储器单元可在与基板垂直的方向上层叠。在本公开的实施方式中，多个存储块MB1至MBk和11中的至少任一个存储块(例如，MB1)可被定义为内容可寻址存储(CAM)块，CAM块可存储cam数据，cam数据包括作为在半导体存储器的测试编程操作和测试擦除操作之后执行的第一阈值电压分布监测操作和第二阈值电压分布监测操作的结果获得的阈值电压分布监测信息。
外围电路200可被配置为在控制逻辑300的控制下执行所选存储块11的编程操作、读操作和擦除操作。另外，外围电路200可被配置为在控制逻辑300的控制下执行所选存储块11的第一阈值电压分布监测操作和第二阈值电压分布监测操作。例如，外围电路200可包括电压发生电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250、通过/失败确定器(通过/失败检查电路)260和源极线驱动器270。
电压发生电路210可响应于操作信号OP_CMD来生成用于编程操作、读操作、擦除操作和阈值电压监测操作的各种操作电压Vop。另外，电压发生电路210可响应于操作信号OP_CMD选择性对局部线LL进行放电。例如，电压发生电路210可在控制逻辑300的控制下生成编程电压、验证电压、通过电压、监测读电压和选择晶体管操作电压。
行解码器220可响应于控制信号AD_signals将操作电压Vop传送到连接到所选存储块11的局部线LL。例如，行解码器220可响应于控制信号AD_signals将在电压发生电路210中生成的操作电压(例如，编程电压、验证电压、通过电压、监测读电压等)选择性地施加到局部线LL当中的字线。
行解码器220在编程电压施加操作期间响应于控制信号AD_signals将在电压发生电路210中生成的编程电压施加到局部线LL当中的所选字线并将在电压发生电路210中生成的通过电压施加到剩余未选字线。另外，行解码器220在读操作期间响应于控制信号AD_signals将在电压发生电路210中生成的读电压施加到局部线LL当中的所选字线并将在电压发生电路210中生成的通过电压施加到剩余未选字线。另外，行解码器220在阈值电压监测操作期间响应于控制信号AD_signals将在电压发生电路210中生成的监测读电压施加到局部线LL当中的所选字线并将在电压发生电路210中生成的通过电压施加到剩余未选字线。
页缓冲器组230可包括连接到位线BL1至BLm的多个页缓冲器PB1至PBm和231。页缓冲器PB1至PBm和231可响应于页缓冲器控制信号PBSIGNALS而操作。例如，页缓冲器PB1至PBm和231可在编程操作期间暂时地存储要编程的数据，或者在读操作、验证操作或阈值电压监测操作期间感测位线BL1至BLm的电压或电流。
列解码器240可响应于列地址CADD在输入/输出电路250和页缓冲器组230之间传送数据。例如，列解码器240可通过数据线DL与页缓冲器231交换数据，或者可通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可将从图1的控制器1200接收的内部命令CMD和地址ADD传送到控制逻辑300，或者可与列解码器240交换数据DATA。
通过/失败确定器260可在读操作期间响应于允许比特VRY_BIT<#>而生成基准电流，将从页缓冲器组230接收的感测电压VPB与通过基准电流生成的基准电压进行比较，并输出通过信号PASS或失败信号FAIL。
源极线驱动器270可通过源极线SL连接到包括在存储器单元阵列10中的存储器单元，并且可控制施加到源极线SL的电压。源极线驱动器270可从控制逻辑300接收源极线控制信号CTRL_SL，并且可基于源极线控制信号CTRL_SL来控制施加到源极线SL的源极线电压。
控制逻辑300可响应于内部命令CMD和地址ADD来输出操作信号OP_CMD、控制信号AD_signals、页缓冲器控制信号PBSIGNALS和允许比特VRY_BIT<#>以控制外围电路200。另外，控制逻辑300可响应于通过信号PASS或失败信号FAIL来确定验证操作通过还是失败。
图4是用于描述图3的存储块的图。
参照图4，存储块11可连接到彼此平行布置在第一选择线和第二选择线之间的多条字线WL1至WL16。这里，第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。例如，存储块11可包括连接在位线BL1至BLm与源极线SL之间的多个串ST。位线BL1至BLm可分别连接到串ST，并且源极线SL可共同连接到串ST。由于串ST可被配置为彼此相同，所以作为示例将描述连接到第一位线BL1的串ST。
串ST可包括串联连接在源极线SL与第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16以及漏极选择晶体管DST。一个串ST可包括源极选择晶体管SST和漏极选择晶体管DST中的至少一个或更多个，并且可包括超过图中所示的数量的存储器单元F1至F16。
源极选择晶体管SST的源极可连接到源极线SL，并且漏极选择晶体管DST的漏极可连接到第一位线BL1。存储器单元F1至F16可串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可连接到源极选择线SSL，漏极选择晶体管DST的栅极可连接到漏极选择线DSL，存储器单元F1至F16的栅极可连接到多条字线WL1至WL16。包括在不同串ST中的存储器单元当中的连接到同一字线的一组存储器单元可被称为物理页PPG。因此，存储块11可包括字线WL1至WL16的数量的物理页PPG。
一个存储器单元可存储一比特的数据。这通常被称为单级单元(SLC)。在这种情况下，一个物理页PPG可存储一个逻辑页(LPG)数据。一个逻辑页(LPG)数据可包括一个物理页PPG中所包括的单元数量的数据比特。另外，一个存储器单元可存储两比特或更多比特的数据。这通常被称为多级单元(MLC)。在这种情况下，一个物理页PPG可存储两个或更多个逻辑页(LPG)数据。
图5是用于描述三维配置的存储块的实施方式的图。
参照图5，存储器单元阵列10可包括多个存储块MB1至MBk和11。存储块11可包括多个串ST11至ST1m和ST21至ST2m。多个串ST11至ST1m和ST21至ST2m中的每一个可沿着垂直方向(Z方向)延伸。在存储块11中，m个串可布置在行方向(X方向)上。在图5中，两个串布置在列方向(Y方向)上，但这是为了描述方便，三个或更多个串可布置在列方向(Y方向)上。
多个串ST11至ST1m和ST21至ST2m中的每一个可包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
各个串的源极选择晶体管SST可连接在源极线SL与存储器单元MC1至MCn之间。布置在同一行中的串的源极选择晶体管可连接到同一源极选择线。布置在第一行中的串ST11至ST1m的源极选择晶体管可连接到第一源极选择线SSL1。布置在第二行中的串ST21至ST2m的源极选择晶体管可连接到第二源极选择线SSL2。作为另一实施方式，串ST11至ST1m和ST21至ST2m的源极选择晶体管可共同连接到一条源极选择线。
各个串的第一存储器单元MC1至第n存储器单元MCn可在源极选择晶体管SST与漏极选择晶体管DST之间彼此串联连接。第一存储器单元MC1至第n存储器单元MCn的栅极可分别连接到第一字线WL1至第n字线WLn。
作为实施方式，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚拟存储器单元。当设置虚拟存储器单元时，可稳定地控制对应串的电压或电流。因此，存储在存储块11中的数据的可靠性可改进。
各个串的漏极选择晶体管DST可连接在位线与存储器单元MC1至MCn之间。布置在行方向上的串的漏极选择晶体管DST可连接到在行方向上延伸的漏极选择线。第一行的串ST11至ST1m的漏极选择晶体管DST可连接到第一漏极选择线DSL1。第二行的串ST21至ST2m的漏极选择晶体管DST可连接到第二漏极选择线DSL2。
图6是用于描述根据本公开的实施方式的存储器系统的操作的流程图。
图7是用于描述存储器单元的阈值电压分布的阈值电压分布图。
图8是用于描述根据本公开的实施方式的第一阈值电压分布监测操作的阈值电压分布图。
图9是用于描述根据本公开的另一实施方式的第一阈值电压分布监测操作的阈值电压分布图。
图10是用于描述编程为固态编程状态的存储器单元的测试擦除操作的阈值电压分布图。
图11是用于描述根据本公开的实施方式的第二阈值电压分布监测操作的阈值电压分布图。
图12是用于描述根据本公开的另一实施方式的第二阈值电压分布监测操作的阈值电压分布图。
将参照图1至图12如下描述根据本公开的实施方式的存储器系统的操作。
当从主机1300到控制器1200接收到与测试操作对应的主机命令Host_CMD时(S610)，控制器1200的处理器1220生成与测试操作对应的命令队列。优选在测试操作期间针对与测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作对应的命令对命令队列进行排队。闪存控制电路1260响应于处理器1220所生成的命令队列来生成并输出用于控制存储器装置1100的测试操作的内部命令CMD。
存储器装置1100的多个半导体存储器100中的每一个响应于内部命令CMD来执行测试编程操作(S620)。
在本公开的实施方式中，作为示例将描述半导体存储器100可通过三级单元(TLC)方法编程的情况。三级单元(TLC)方法可将存储器单元编程为具有擦除状态P0和多个编程状态P1至P7的阈值电压分布，如图7所示。
多个半导体存储器100中的每一个将多个编程状态P1至P7中的任一个编程状态定义为固态编程状态SPT。在本公开的实施方式中，编程状态P5被定义为固态编程状态SPT。在测试编程操作期间，多个半导体存储器100中的每一个将包括在多个存储块MB1至MBk中的存储器单元编程为固态编程状态SPT。即，包括在存储器装置1100中的所有半导体存储器100中的每一个将包括在所有存储块MB1至MBk中的存储器单元编程为固态编程状态SPT。
存储器装置1100的多个半导体存储器100中的每一个响应于内部命令CMD在测试编程操作之后执行第一阈值电压分布监测操作(S630)。
在包括在半导体存储器100中的存储器单元被编程为固态编程状态SPT之后，一些存储器单元的阈值电压可如图8所示增加。可在读操作期间在不同的编程状态下读取这些存储器单元，因此半导体存储器100的可靠性可降低。第一阈值电压分布监测操作是在测试编程操作之后检查具有高于正常固态编程状态SPT的阈值电压分布的阈值电压的存储器单元的操作(S620)。
将参照图3和图8如下描述根据本公开的实施方式的第一阈值电压分布监测操作。
首先，执行针对所选物理页PPG的第一阈值电压分布监测操作。电压发生电路210响应于操作信号OP_CMD来生成第一监测读电压1st MR和通过电压，并且行解码器220将第一监测读电压1st MR施加到所选存储块的所选字线并将通过电压施加到剩余未选字线。第一监测读电压1st MR优选是与正常固态编程状态SPT的最高阈值电压相同的电压。页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量来检测与所选字线对应的一个物理页PPG中所包括的存储器单元当中具有高于第一监测读电压1st MR的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。通过/失败确定器260使用感测电压VPB对具有高于第一监测读电压1st MR的阈值电压的存储器单元的数量进行计数。在实施方式中，页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量在与所选字线对应的一个物理页PPG中所包括的存储器单元当中(即，将第一监测读电压1st MR用作作为正常固态编程状态SPT的最高阈值电压的电压)检测具有高于正常阈值电压范围的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。
此后，对下一物理页PPG执行上述第一阈值电压分布监测操作。
按照上述方法执行针对包括在存储块中的所有物理页的第一阈值电压分布监测操作，以检测包括在所选存储块中的多个存储器单元当中具有高于第一监测读电压1st MR的阈值电压的存储器单元。
可对包括在半导体存储器100中的所有存储块11执行上述第一阈值电压分布监测操作，并且关于各个存储块11的所检测的存储器单元的数量的信息可被输出到控制器1200。
将参照图3和图8如下描述根据本公开的另一实施方式的第一阈值电压分布监测操作。
执行针对所选物理页PPG的第一阈值电压分布监测操作。电压发生电路210响应于操作信号OP_CMD来生成第一监测读电压1st MR和通过电压，并且行解码器220将第一监测读电压1st MR施加到所选存储块的所选字线并将通过电压施加到剩余未选字线。第一监测读电压1st MR优选是与正常固态编程状态SPT的最高阈值电压相同的电压。页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量来检测与所选字线对应的一个物理页PPG中所包括的存储器单元当中具有高于第一监测读电压1st MR的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。通过/失败确定器260使用感测电压VPB对具有高于第一监测读电压1st MR的阈值电压的存储器单元的数量进行计数。
此后，电压发生电路210响应于操作信号OP_CMD来生成第二监测读电压2nd MR和通过电压，并且行解码器220将第二监测读电压2nd MR施加到所选存储块的所选字线并将通过电压施加到剩余未选字线。第二监测读电压2nd MR优选高于第一监测读电压1st MR。页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量来检测与所选字线对应的一个物理页PPG中所包括的存储器单元当中具有高于第二监测读电压2nd MR的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。通过/失败确定器260使用感测电压VPB对具有高于第二监测读电压2nd MR的阈值电压的存储器单元的数量进行计数。
基于具有高于第一监测读电压1st MR的阈值电压的存储器单元的数量以及具有高于第二监测读电压2nd MR的阈值电压的存储器单元的数量来计算阈值电压增加的存储器单元当中具有最大阈值电压的存储器单元的阈值电压(端点(右))。即，在编程为固态编程状态的存储器单元的阈值电压分布当中计算右尾值。例如，基于第一监测读电压1st MR与第二监测读电压2nd MR之间的电压差以及具有高于第一监测读电压1st MR的阈值电压的存储器单元的数量与具有高于第二监测读电压2nd MR的阈值电压的存储器单元的数量之间的差值来计算最大阈值电压值(端点(右))。
在本公开的实施方式中，基于具有高于第一监测读电压1st MR的阈值电压的存储器单元的数量以及具有高于第二监测读电压2nd MR的阈值电压的存储器单元的数量来计算阈值电压增加的存储器单元当中具有最大阈值电压的存储器单元的阈值电压。然而，为了增加最大阈值电压值的准确性，可使用等于正常固态编程状态SPT的最高阈值电压的电压以及高于阈值电压的至少两个或更多个监测读电压来执行第一阈值电压监测操作。
此后，对下一物理页PPG执行上述第一阈值电压分布监测操作。
按照上述方法执行针对存储块中所包括的所有物理页的第一阈值电压分布监测操作，以检测包括在所选存储块中的多个存储器单元当中具有高于第一监测读电压1st MR的阈值电压的存储器单元。另外，可计算并测量所检测的存储器单元当中具有最高阈值电压的存储器单元的阈值电压值。
可对包括在半导体存储器100中的所有存储块11执行上述第一阈值电压分布监测操作，并且关于各个存储块11的所检测的存储器单元的数量和最大阈值电压值的信息可被输出到控制器1200。
将参照图3和图9如下描述根据本公开的另一实施方式的第一阈值电压分布监测操作。
执行针对所选物理页PPG的第一阈值电压分布监测操作。电压发生电路210响应于操作信号OP_CMD来生成第一监测读电压1st MR和通过电压，并且行解码器220将第一监测读电压1st MR施加到所选存储块的所选字线并将通过电压施加到剩余未选字线。第一监测读电压1st MR优选是与正常固态编程状态SPT的最高阈值电压相同的电压。页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量来检测与所选字线对应的一个物理页PPG中所包括的存储器单元当中具有高于第一监测读电压1st MR的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。通过/失败确定器260使用感测电压VPB对具有高于第一监测读电压1st MR的阈值电压的存储器单元的数量进行计数。
此后，电压发生电路210响应于操作信号OP_CMD来生成第二监测读电压2nd MR和通过电压，并且行解码器220将第二监测读电压2nd MR施加到所选存储块的所选字线并将通过电压施加到剩余未选字线。第二监测读电压2nd MR优选比第一监测读电压1st MR高阶跃电压ΔV。页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量来检测与所选字线对应的一个物理页PPG中所包括的存储器单元当中具有高于第二监测读电压2nd MR的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。通过/失败确定器260使用感测电压VPB来对具有高于第二监测读电压2nd MR的阈值电压的存储器单元的数量进行计数。
当具有高于第二监测读电压2nd MR的阈值电压的存储器单元的数量大于设定数量(例如，1)时，比第二监测读电压2nd MR高阶跃电压ΔV的第三监测读电压3rd MR被施加到所选字线，并且感测位线BL1至BLm的电位电平或电流量以检测具有高于第三监测读电压3rd MR的阈值电压的存储器单元。
如上所述，监测读电压(例如，1st MR至6th MR)逐渐增加阶跃电压ΔV并被施加，并且通过感测位线BL1至BLm的电位电平或电流量将具有高于所施加的监测读电压的阈值电压的存储器单元的数量等于或小于设定数量时施加的监测读电压(例如，6th MR)确定为对应页的最大阈值电压值(端点(右))。
此后，对下一物理页PPG执行第一阈值电压分布监测操作以检测具有高于第一监测读电压1st MR的阈值电压的存储器单元的数量和最大阈值电压值(端点(右))。
可执行针对包括在存储块中的所有物理页的第一阈值电压分布监测操作以检测包括在所选存储块中的多个存储器单元当中具有高于第一监测读电压1st MR的阈值电压的存储器单元，并且可测量所检测的存储器单元当中具有最高阈值电压的存储器单元的阈值电压值。
可对包括在半导体存储器100中的所有存储块11执行上述第一阈值电压分布监测操作，并且关于各个存储块11的所检测的存储器单元的数量和最大阈值电压值的信息可被输出到控制器1200。
在执行图6的第一阈值电压分布监测操作S630之后，存储器装置1100的多个半导体存储器100中的每一个响应于内部命令CMD执行各个存储块的测试擦除操作(S640)。
测试擦除操作可以是将固态编程状态SPT的存储器单元擦除为软擦除状态(SET)的操作，如图10所示。软擦除状态SET具有低于固态编程状态SPT的阈值电压分布并且可具有高于0V的阈值电压分布。
可通过将比半导体存储器的正常擦除操作期间使用的擦除电压低的擦除电压施加到所选存储块的源极线SL来执行测试擦除操作。例如，当在正常擦除操作期间18V的擦除电压被施加到源极线SL时，在测试擦除操作期间9V的擦除电压可被施加到源极线SL。
存储器装置1100的多个半导体存储器100中的每一个响应于内部命令CMD而执行各个存储块的第二阈值电压分布监测操作(S650)。
在包括在半导体存储器100中的存储器单元被测试擦除为软擦除状态SET之后，一些存储器单元的阈值电压可低于阈值电压正常的软擦除状态SET，如图11所示。这些存储器单元的阈值电压分布在擦除操作期间可低于其它存储器单元并且在下一编程操作期间可未被编程为正常状态，从而降低半导体存储器100的可靠性。第二阈值电压分布监测操作是在测试擦除操作S640之后检查具有低于正常软擦除状态SET的阈值电压分布的阈值电压的存储器单元的操作。
将参照图3和图11如下描述根据本公开的实施方式的第二阈值电压分布监测操作。
首先，执行针对所选物理页PPG的第二阈值电压分布监测操作。电压发生电路210响应于操作信号OP_CMD来生成第一监测读电压1st MR’和通过电压，并且行解码器220将第一监测读电压1st MR’施加到所选存储块的所选字线并将通过电压施加到剩余未选字线。第一监测读电压1st MR’优选是与正常软擦除状态SET的最低阈值电压相同的电压。页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量来检测与所选字线对应的一个物理页PPG中所包括的存储器单元当中具有低于第一监测读电压1st MR’的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。通过/失败确定器260使用感测电压VPB对具有低于第一监测读电压1st MR’的阈值电压的存储器单元的数量进行计数。在实施方式中，页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量在与所选字线对应的一个物理页PPG中所包括的存储器单元当中(即，将第一监测读电压1st MR’用作作为正常软擦除状态SET的最低阈值电压的电压)检测具有低于正常阈值电压范围的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。
此后，对下一物理页PPG执行上述第二阈值电压分布监测操作。
按照上述方法执行针对包括在存储块中的所有物理页的第二阈值电压分布监测操作，以检测包括在所选存储块中的多个存储器单元当中具有低于第一监测读电压1stMR’的阈值电压的存储器单元。
可对包括在半导体存储器100中的所有存储块11执行上述第二阈值电压分布监测操作，并且关于各个存储块11的所检测的存储器单元的数量的信息可被输出到控制器1200。
将参照图3和图11如下描述根据本公开的另一实施方式的第二阈值电压分布监测操作。
执行针对所选物理页PPG的第二阈值电压分布监测操作。电压发生电路210响应于操作信号OP_CMD来生成第一监测读电压1st MR’和通过电压，并且行解码器220将第一监测读电压1st MR’施加到所选存储块的所选字线并将通过电压施加到剩余未选字线。第一监测读电压1st MR’优选是与正常软擦除状态SET的最低阈值电压相同的电压。页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量来检测与所选字线对应的一个物理页PPG中所包括的存储器单元当中具有低于第一监测读电压1st MR’的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。通过/失败确定器260使用感测电压VPB对具有低于第一监测读电压1st MR’的阈值电压的存储器单元的数量进行计数。
此后，电压发生电路210响应于操作信号OP_CMD来生成第二监测读电压2nd MR’和通过电压，并且行解码器220将第二监测读电压2nd MR’施加到所选存储块的所选字线并将通过电压施加到剩余未选字线。第二监测读电压2nd MR’优选低于第一监测读电压1stMR’。页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量来检测与所选字线对应的一个物理页PPG中所包括的存储器单元当中具有低于第二监测读电压2nd MR’的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。通过/失败确定器260使用感测电压VPB对具有低于第二监测读电压2nd MR’的阈值电压的存储器单元的数量进行计数。
基于具有低于第一监测读电压1st MR’的阈值电压的存储器单元的数量以及具有低于第二监测读电压2nd MR’的阈值电压的存储器单元的数量来计算阈值电压减小的存储器单元当中具有最小阈值电压的存储器单元的阈值电压(端点(左))。即，在编程为软擦除状态的存储器单元的阈值电压分布当中计算左尾值。例如，基于第一监测读电压1st MR’与第二监测读电压2nd MR’之间的电压差以及具有低于第一监测读电压1st MR’的阈值电压的存储器单元的数量与具有低于第二监测读电压2nd MR’的阈值电压的存储器单元的数量之间的差值来计算最小阈值电压值(端点(左))。
在本公开的实施方式中，基于具有低于第一监测读电压1st MR’的阈值电压的存储器单元的数量以及具有低于第二监测读电压2nd MR’的阈值电压的存储器单元的数量来计算阈值电压减小的存储器单元当中具有最小阈值电压的存储器单元的阈值电压。然而，为了增加最小阈值电压值的准确性，可使用等于正常软擦除状态SET的最低阈值电压的电压以及低于阈值电压的至少两个或更多个监测读电压来执行第二阈值电压监测操作。
此后，对下一物理页PPG执行上述第二阈值电压分布监测操作。
按照上述方法执行针对包括在存储块中的所有物理页的第二阈值电压分布监测操作，以检测包括在所选存储块中的多个存储器单元当中具有低于第一监测读电压1stMR’的阈值电压的存储器单元。另外，可计算并测量所检测的存储器单元当中具有最低阈值电压的存储器单元的阈值电压值。
可对包括在半导体存储器100中的所有存储块11执行上述第二阈值电压分布监测操作，并且关于各个存储块11的所检测的存储器单元的数量和最大阈值电压值的信息可被输出到控制器1200。
将参照图3和图12如下描述根据本公开的另一实施方式的第二阈值电压分布监测操作。
执行针对所选物理页PPG的第二阈值电压分布监测操作。电压发生电路210响应于操作信号OP_CMD来生成第一监测读电压1st MR’和通过电压，并且行解码器220将第一监测读电压1st MR’施加到所选存储块的所选字线并将通过电压施加到剩余未选字线。第一监测读电压1st MR’优选是与正常软擦除状态SET的最低阈值电压相同的电压。页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量来检测与所选字线对应的一个物理页PPG中所包括的存储器单元当中具有低于第一监测读电压1st MR’的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。通过/失败确定器260使用感测电压VPB对具有低于第一监测读电压1st MR’的阈值电压的存储器单元的数量进行计数。
此后，电压发生电路210响应于操作信号OP_CMD来生成第二监测读电压2nd MR’和通过电压，并且行解码器220将第二监测读电压2nd MR’施加到所选存储块的所选字线并将通过电压施加到剩余未选字线。第二监测读电压2nd MR优选比第一监测读电压1st MR低阶跃电压。页缓冲器组230通过感测位线BL1至BLm的电位电平或电流量来检测与所选字线对应的一个物理页PPG中所包括的存储器单元当中具有低于第二监测读电压2nd MR’的阈值电压的存储器单元，并生成与所检测的存储器单元的数量对应的感测电压VPB。通过/失败确定器260使用感测电压VPB对具有低于第二监测读电压2nd MR’的阈值电压的存储器单元的数量进行计数。
当具有低于第二监测读电压2nd MR’的阈值电压的存储器单元的数量大于设定数量(例如，1)时，比第二监测读电压2nd MR’低阶跃电压的第三监测读电压3rd MR’被施加到所选字线，并且感测位线BL1至BLm的电位电平或电流量以检测具有低于第三监测读电压3rd MR的阈值电压的存储器单元。
如上所述，监测读电压(例如，1st MR’至5th MR’)逐渐减小阶跃电压并被施加，并且通过感测位线BL1至BLm的电位电平或电流量将具有高于所施加的监测读电压的阈值电压的存储器单元的数量等于或小于设定数量时施加的监测读电压(例如，6th MR’)确定为对应页的最小阈值电压值(端点(左))。
此后，对下一物理页PPG执行第二阈值电压分布监测操作以检测具有低于第一监测读电压1st MR’的阈值电压的存储器单元的数量和最小阈值电压值(端点(左))。
可执行针对存储块中所包括的所有物理页的第二阈值电压分布监测操作，以检测包括在所选存储块中的多个存储器单元当中具有低于第一监测读电压1st MR’的阈值电压的存储器单元，并且可测量所检测的存储器单元当中具有最低阈值电压的存储器单元的阈值电压值。
可对包括在半导体存储器100中的所有存储块11执行上述第二阈值电压分布监测操作，并且关于各个存储块11的所检测的存储器单元的数量和最小阈值电压值的信息可被输出到控制器1200。
控制器1200的存储器性能控制块1240基于图1的存储器装置1100的第一阈值电压分布监测操作和第二阈值电压分布监测操作的结果来确定包括在存储器装置1100中的多个存储块的可靠性级别(S660)。例如，基于作为第一阈值电压分布监测操作的结果接收的具有高于正常固态编程状态的阈值电压分布的阈值电压的存储器单元的数量和最大阈值以及作为第二阈值电压分布监测操作的结果接收的具有低于正常软擦除状态的阈值电压分布的阈值电压的存储器单元的数量和最小阈值，存储器性能控制块1240将包括在存储器装置1100中的多个存储块中的每一个的可靠性级别确定并分类为多个可靠性类别中的任一个。
存储器性能控制块1240基于所分类的可靠性类别来设定或重置多个存储块11中的每一个的操作性能参数(S670)。
处理器1220可在对应半导体存储器的所有操作期间检查对应半导体存储器的操作性能参数并基于操作性能参数来控制对应半导体存储器的所有操作。
如上所述，根据本公开的实施方式，当主机1300请求测试操作时，可执行包括在存储器装置1100中的各个存储块的测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作以确定各个存储块的可靠性级别并基于所确定的可靠性级别来设定各个存储块的操作性能参数。即，可基于各个存储块的可靠性级别来调节垃圾收集操作循环、与各个编程状态对应的阈值电压分布位置、最大擦除计数规范、读回收循环、在读重试操作期间使用的读电压的数量等，从而改进存储器系统的可靠性和寿命。
在上述本公开的实施方式中，作为示例描述了对包括在存储块中的所有物理页执行测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作以设定存储块的操作性能参数。然而，可在存储块中所包括的物理页当中选择至少一个代表性物理页，并且可对所选代表性物理页执行测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作以设定对应存储块的操作性能参数。
图13是用于描述根据本公开的实施方式的半导体存储器的测试操作的流程图。
下面所描述的半导体存储器的测试操作可在晶圆级别执行。
对各个半导体存储器中所包括的多个存储块当中的至少一个所选存储块(例如，MB2)执行测试编程操作(S1310)。此时，所选存储块可考虑多个存储块11当中除了cam块(例如，MB1)之外的存储器单元阵列10中的设置位置来选择。例如，可通过选择布置在存储器单元阵列10的中央区域和边缘区域中的存储块来执行测试编程操作。
测试编程操作可按照与上面参照图6描述的测试编程操作(S620)类似的方法来执行。即，包括在所选存储块MB2中的存储器单元被编程为固态编程状态SPT。
当测试编程操作S1310完成时，执行第一阈值电压分布监测操作(S1320)。
第一阈值电压分布监测操作可按照与上面参照图6描述的第一阈值电压分布监测操作S630类似的方法来执行。此时，对包括在存储器单元阵列10中的所有存储块当中执行测试编程操作的一些存储块执行第一阈值电压分布监测操作。
作为第一阈值电压分布监测操作的结果，可测量包括在所选存储块中的存储器单元当中具有高于第一监测读电压1st MR的阈值电压的存储器单元的数量和最大阈值电压值。
此后，对所选存储块MB2执行测试擦除操作(S1330)。测试擦除操作可按照与上面参照图6描述的测试擦除操作S640类似的方法来执行。即，包括在所选存储块MB2中的存储器单元从固态编程状态SPT被擦除为软擦除状态SET。
此后，执行第二阈值电压分布监测操作(S1340)。
第二阈值电压分布监测操作可按照与上面参照图6描述的第二阈值电压分布监测操作S650类似的方法来执行。作为第二阈值电压分布监测的结果，可测量包括在所选存储块中的存储器单元当中具有低于第一监测读电压1st MR’的阈值电压的存储器单元的数量和最小阈值电压值。
作为上述第一阈值电压分布监测操作的结果获得的监测信息以及作为第二阈值电压分布监测操作的结果获得的监测信息作为cam数据被编程在存储器单元阵列10的cam块(例如，MB1)中(S1350)。即，具有高于第一监测读电压1st MR的阈值电压的存储器单元的数量、最大阈值电压值、具有低于第一监测读电压1st MR’的阈值电压的存储器单元的数量和最小阈值电压值作为cam数据被编程在cam块(例如，MB1)中。
如上所述，在本公开的实施方式中，可在半导体存储器的晶圆级测试中对多个存储块当中的一些所选存储块执行测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作，并且作为阈值电压分布监测操作的结果获得的监测信息可被存储在cam块中。
在上述本公开的实施方式中，作为示例描述了对包括在半导体存储器中的多个存储块当中的所选存储块中所包括的所有物理页执行测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作，以设定存储块的操作性能参数。然而，可在存储块中所包括的物理页当中选择至少一个代表性物理页，并且可对所选代表性物理页执行测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作。此时，所选代表性物理页可以是包括在存储块中的物理页当中电特性易受影响的最差物理页。
图14是用于描述根据本公开的另一实施方式的存储器系统的操作方法的流程图。
将参照图1、图3和图14如下描述根据本公开的另一实施方式的存储器系统的操作方法。
在本公开的另一实施方式中，作为示例，包括在存储器装置1100中的多个半导体存储器100中的每一个如上面参照图13所述在晶圆级别执行测试操作，并且监测信息被编程在cam块中。
当电源电压被施加到存储器系统1000并且执行通电操作(S1410)时，处理器1220生成命令队列以执行cam数据读操作。闪存控制块1260响应于命令队列来生成并输出用于控制多个半导体存储器100的cam数据读操作的内部命令CMD。
多个半导体存储器100中的每一个响应于内部命令CMD读取存储在cam块MB1中的cam数据并将所读取的cam数据发送到控制器1200的存储器性能控制块1240(S1420)。
存储器性能控制块1240基于cam数据来确定各个半导体存储器100的可靠性级别(S1430)。例如，存储器性能控制块1240基于从各个半导体存储器读取的cam数据中所包括的第一阈值电压分布监测信息和第二阈值电压分布监测信息将包括在存储器装置1100中的多个半导体存储器100中的每一个的可靠性级别确定并分类为多个可靠性类别当中的任一个。
存储器性能控制块1240基于分类的可靠性类别来设定或重置多个半导体存储器100中的每一个的操作性能参数(S1440)。例如，当半导体存储器的可靠性级别为高类别时，垃圾收集操作循环、最大擦除计数规范和读回收循环可增加并且在读重试操作期间使用的读电压的数量可减少。另外，当可靠性级别为低类别时，垃圾收集操作循环、最大擦除计数规范和读回收循环可减小，在读重试操作期间使用的读电压的数量可减少，多个编程状态当中具有相对高的阈值电压分布的编程状态的阈值电压分布可增加，并且具有相对低的阈值电压分布的编程状态的阈值电压分布可减小。
当从主机1300接收到与对应半导体存储器的所有操作对应的主机命令Host_CMD时，处理器1220检查对应半导体存储器的操作性能参数，并基于操作性能参数来控制半导体存储器的所有操作(S1450)。
如上所述，根据本公开的实施方式，在半导体存储器的晶圆级别执行测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作，并且作为第一阈值电压分布监测操作和第二阈值电压分布监测操作的结果获得的监测信息作为cam数据被存储在各个半导体存储器的cam块中。此后，半导体存储器和控制器被封装以制造存储器系统。在存储器系统的通电操作期间对各个半导体存储器的cam块执行读操作，并且基于所读取的cam数据来确定各个半导体存储器的可靠性级别。可基于所确定的可靠性级别来设定各个半导体存储块的操作性能参数。即，可基于各个存储块的可靠性级别来调节垃圾收集操作循环、与各个编程状态对应的阈值电压分布位置、最大擦除计数规范、读回收循环、在读重试操作期间使用的读电压的数量等，从而改进存储器系统的可靠性和寿命。
图15是用于描述存储器系统的另一实施方式的图。
参照图15，存储器系统30000可被实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可包括存储器装置1100以及能够控制存储器装置1100的操作的控制器1200。控制器1200可在处理器3100的控制下控制存储器装置1100的数据存取操作(例如，编程操作、擦除操作或读操作)。
编程在存储器装置1100中的数据可在控制器1200的控制下通过显示器3200输出。
无线电收发器3300可通过天线ANT来发送和接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收的无线电信号转换为可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号并将所处理的信号发送到控制器1200或显示器3200。控制器1200可将由处理器3100处理的信号编程到存储器装置1100。另外，无线电收发器3300可将从处理器3100输出的信号转换为无线电信号，并且通过天线ANT将转换的无线电信号输出到外部装置。输入装置3400可以是能够输入用于控制处理器3100的操作的控制信号或者要由处理器3100处理的数据的装置。输入装置3400可被实现为诸如触摸板或计算机鼠标的指点装置、键区或键盘。处理器3100可控制显示器3200的操作以使得从控制器1200输出的数据、从无线电收发器3300输出的数据或者从输入装置3400输出的数据通过显示器3200输出。
根据实施方式，能够控制存储器装置1100的操作的控制器1200可被实现为处理器3100的一部分，或者也可被实现为与处理器3100分离的芯片。另外，控制器1200可通过图2所示的控制器的示例来实现。另外，存储器装置1100可通过图3所示的半导体存储器100的示例来实现。
图16是用于描述存储器系统的另一示例的图。
参照图16，存储器系统40000可被实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可包括存储器装置1100以及能够控制存储装置1100的数据处理操作的控制器1200。
处理器4100可根据通过输入装置4200输入的数据通过显示器4300来输出存储在存储器装置1100中的数据。例如，输入装置4200可被实现为诸如触摸板或计算机鼠标的指点装置、键区或键盘。
处理器4100可控制存储器系统40000的总体操作，并且控制控制器1200的操作。根据实施方式，能够控制存储器装置1100的操作的控制器1200可被实现为处理器4100的一部分，或者可被实现为与处理器4100分离的芯片。另外，控制器1200可通过图2所示的控制器的示例来实现。另外，存储器装置1100可通过图3所示的半导体存储器100的示例来实现。
图17是用于描述存储器系统的另一实施方式的图。
参照图17，存储器系统50000可被实现为图像处理装置，例如数字相机、设置有数字相机的便携式电话、设置有数字相机的智能电话或设置有数字相机的平板PC。
存储器系统50000包括存储器装置1100以及能够控制存储器装置1100的数据处理操作(例如，编程操作、擦除操作或读操作)的控制器1200。
存储器系统50000的图像传感器5200可将光学图像转换为数字信号。转换的数字信号可被发送到处理器5100或控制器1200。在处理器5100的控制下，转换的数字信号可通过显示器5300输出，或者通过控制器1200存储在存储器装置1100中。另外，存储在存储器装置1100中的数据可在处理器5100或控制器1200的控制下通过显示器5300输出。
根据实施方式，能够控制存储器装置1100的操作的控制器1200可被实现为处理器5100的一部分，或者可被实现为与处理器5100分离的芯片。另外，控制器1200可通过图2所示的控制器的示例来实现。另外，存储器装置1100可通过图3所示的半导体存储器100的示例来实现。
图18是用于描述存储器系统的另一实施方式的图。
参照图18，存储器系统70000可被实现为存储卡或智能卡。存储器系统70000可包括存储器装置1100、控制器1200和卡接口7100。
控制器1200可控制存储器装置1100与卡接口7100之间的数据交换。根据实施方式，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。另外，控制器1200可通过图2所示的控制器的示例来实现。另外，存储器装置1100可通过图3所示的半导体存储器100的示例来实现。
卡接口7100可根据主机60000的协议来对主机60000与控制器1200之间的数据交换进行接口。根据实施方式，卡接口7100可支持通用串行总线(USB)协议和芯片间(IC)-USB协议。这里，卡接口可指能够支持主机60000所使用的协议的硬件、安装在硬件中的软件或者信号传输方法。
当存储器系统70000连接到主机60000(例如，PC、平板PC、数字相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，接口6200可在微处理器6100的控制下通过卡接口7100和控制器1200与存储器装置1100执行数据通信。
尽管本公开的具体实施方式描述了特定实施方式，但在不脱离本公开的范围和技术精神的情况下，可进行各种改变和修改。因此，本公开的范围不应限于上述实施方式，应该由本公开的权利要求的等同物以及以下权利要求确定。
尽管参照实施方式和附图描述了本公开，但本公开不限于上述实施方式，本公开所属领域的技术人员可从所公开的描述进行各种改变和修改。
因此，本公开的范围不应限于所描述的实施方式，应该由权利要求的等同物以及以下权利要求确定。
在上述实施方式中，可选地，所有步骤可被执行或省略。另外，各个实施方式中的步骤无需按顺序发生，可颠倒。此外，本说明书和附图中所公开的本公开的实施方式仅是用于容易地描述本说明书的技术内容并方便本说明书的理解的特定示例，而非限制本说明书的范围。即，对于本公开所属领域的技术人员而言显而易见的是，基于本公开的技术精神的其它修改示例也是可能的。
此外，本说明书和附图公开了本公开的实施方式。尽管使用了特定术语，但它们以一般含义使用，是为了容易地描述本公开的技术内容并方便本公开的理解，而非旨在限制本公开的范围。对于本公开所属领域的技术人员而言显而易见的是，除了本文所公开的实施方式之外可实现基于本公开的技术精神的其它修改示例。
相关申请的交叉引用
本申请要求2019年7月2日提交于韩国知识产权局的韩国专利申请号10-2019-0079709的优先权，其完整公开通过引用并入本文。

Claims (26)

1.一种存储器系统，该存储器系统包括：
存储器装置，该存储器装置包括多个半导体存储器；以及
控制器，该控制器用于在操作期间控制所述存储器装置对所述多个半导体存储器中的每一个执行测试编程操作和第一阈值电压分布监测操作，
其中，所述控制器基于作为所述第一阈值电压分布监测操作的结果获得的第一监测信息来设定各个所述半导体存储器的操作性能参数。
2.根据权利要求1所述的存储器系统，其中，所述控制器在所述操作期间控制所述存储器装置在执行所述第一阈值电压分布监测操作之后对所述多个半导体存储器中的每一个执行测试擦除操作和第二阈值电压分布监测操作，并且基于作为所述第二阈值电压分布监测操作的结果获得的第二监测信息和所述第一监测信息来设定所述操作性能参数。
3.根据权利要求2所述的存储器系统，其中，所述多个半导体存储器中的每一个包括多个存储块，并且
所述多个半导体存储器中的每一个在所述测试编程操作期间将所述多个存储块编程为固态编程状态。
4.根据权利要求3所述的存储器系统，其中，所述固态编程状态是多个编程状态之一。
5.根据权利要求3所述的存储器系统，其中，所述多个半导体存储器中的每一个在所述第一阈值电压分布监测操作期间检测所述多个存储块中所包括的存储器单元当中的具有高于所述固态编程状态的正常阈值电压范围的阈值电压的第一存储器单元的数量。
6.根据权利要求5所述的存储器系统，其中，所述多个半导体存储器中的每一个对所述多个存储块中的每一个执行所述第一阈值电压分布监测操作，在所述第一阈值电压分布监测操作期间测量具有高于第一监测读电压的阈值电压的所述第一存储器单元的数量以及具有高于第二监测读电压的阈值电压的第二存储器单元的数量，并且基于所述第一存储器单元的数量和所述第二存储器单元的数量来计算所述存储器单元的最大阈值电压值，所述第一监测读电压等于所述正常阈值电压范围的最高阈值电压，并且
所述第二监测读电压高于所述第一监测读电压。
7.根据权利要求6所述的存储器系统，其中，所述多个半导体存储器中的每一个将包括所述多个存储块中的每一个的所述最大阈值电压值和所述第一存储器单元的数量的所述第一监测信息发送到所述控制器。
8.根据权利要求3所述的存储器系统，其中，所述多个半导体存储器中的每一个在所述测试擦除操作期间将编程为所述固态编程状态的所述多个存储块擦除为软擦除状态。
9.根据权利要求8所述的存储器系统，其中，所述软擦除状态具有高于0V的阈值电压分布，其中，0V为0伏特，并且
所述多个半导体存储器中的每一个在所述测试擦除操作期间使用电位电平低于正常擦除操作的正常擦除电压的擦除电压来执行所述测试擦除操作。
10.根据权利要求8所述的存储器系统，其中，所述多个半导体存储器中的每一个在所述第二阈值电压分布监测操作期间检测所述多个存储块中所包括的存储器单元当中的具有低于所述软擦除状态的正常阈值电压范围的阈值电压的第三存储器单元的数量。
11.根据权利要求10所述的存储器系统，其中，所述多个半导体存储器中的每一个对所述多个存储块中的每一个执行所述第二阈值电压分布监测操作，在所述第二阈值电压分布监测操作期间测量具有低于第三监测读电压的阈值电压的所述第三存储器单元的数量以及具有低于第四监测读电压的阈值电压的第四存储器单元的数量，并且基于所述第三存储器单元的数量和所述第四存储器单元的数量来计算所述存储器单元的最小阈值电压值，所述第三监测读电压等于所述正常阈值电压范围的最低阈值电压，并且
所述第四监测读电压低于所述第三监测读电压。
12.根据权利要求11所述的存储器系统，其中，所述多个半导体存储器中的每一个将包括所述多个存储块中的每一个的所述最小阈值电压值和所述第三存储器单元的数量的所述第二监测信息发送到所述控制器。
13.根据权利要求1所述的存储器系统，其中，所述操作性能参数包括所述多个半导体存储器中的每一个中所包括的多个存储块中的每一个的垃圾收集操作循环、最大擦除计数规范、读回收循环、在读重试操作期间使用的读电压的数量以及多个编程状态中的每一个的阈值电压分布位置中的至少一个。
14.一种存储器系统，该存储器系统包括：
存储器装置，该存储器装置包括多个半导体存储器，各个半导体存储器包括多个存储块；以及
控制器，该控制器被配置为控制所述存储器装置在通电操作期间执行内容可寻址存储器cam数据读操作，并且基于从所述存储器装置接收的cam数据来设定各个所述半导体存储器的操作性能参数，
其中，所述多个半导体存储器中的每一个依次执行测试编程操作、第一阈值电压分布监测操作、测试擦除操作和第二阈值电压分布监测操作，并且将作为所述第一阈值电压分布监测操作和所述第二阈值电压分布监测操作的结果获得的监测信息作为所述cam数据存储在所述多个存储块当中的cam块中。
15.根据权利要求14所述的存储器系统，其中，所述操作性能参数包括所述多个半导体存储器中的每一个中所包括的所述多个存储块中的每一个的垃圾收集操作循环、最大擦除计数规范、读回收循环、在读重试操作期间使用的读电压的数量以及多个编程状态中的每一个的阈值电压分布位置中的至少一个。
16.根据权利要求14所述的存储器系统，其中，所述多个半导体存储器中的每一个在所述测试编程操作期间将所述多个存储块中的至少一个所选存储块编程为固态编程状态，并且
所述固态编程状态是多个编程状态中的一个编程状态。
17.根据权利要求16所述的存储器系统，其中，所述多个半导体存储器中的每一个对所述多个存储块中的所述至少一个所选存储块执行所述第一阈值电压分布监测操作，在所述第一阈值电压分布监测操作期间测量具有高于第一监测读电压的阈值电压的第一存储器单元的数量以及具有高于第二监测读电压的阈值电压的第二存储器单元的数量，并且基于所述第一存储器单元的数量和所述第二存储器单元的数量来计算所述存储器单元的最大阈值电压值，所述第一监测读电压等于所述固态编程状态的正常阈值电压范围的最高阈值电压，并且
所述第二监测读电压高于所述第一监测读电压。
18.根据权利要求16所述的存储器系统，其中，所述多个半导体存储器中的每一个在所述测试擦除操作期间将所述至少一个所选存储块擦除为软擦除状态，并且
所述软擦除状态具有高于0V的阈值电压分布，其中，0V为0伏特。
19.根据权利要求18所述的存储器系统，其中，所述多个半导体存储器中的每一个对所述多个存储块中的所述至少一个所选存储块执行所述第二阈值电压分布监测操作，在所述第二阈值电压分布监测操作期间测量具有低于第三监测读电压的阈值电压的第三存储器单元的数量以及具有低于第四监测读电压的阈值电压的第四存储器单元的数量，并且基于所述第三存储器单元的数量和所述第四存储器单元的数量来计算所述存储器单元的最小阈值电压值，所述第三监测读电压等于所述软擦除状态的正常阈值电压范围的最低阈值电压，并且
所述第四监测读电压低于所述第三监测读电压。
20.一种操作存储器系统的方法，该方法包括以下步骤：
对所选存储块执行测试编程操作和第一阈值电压分布监测操作；
对执行了所述测试编程操作的所述所选存储块执行测试擦除操作和第二阈值电压分布监测操作；
基于所述第一阈值电压分布监测操作的结果和所述第二阈值电压分布监测操作的结果来设定所述所选存储块的操作性能参数；以及
在所述所选存储块的所有操作期间参考所述操作性能参数执行所有操作。
21.根据权利要求20所述的方法，其中，所述操作性能参数包括对应存储块的垃圾收集操作循环、最大擦除计数规范、读回收循环、在读重试操作期间使用的读电压的数量以及多个编程状态中的每一个的阈值电压分布位置中的至少一个。
22.根据权利要求20所述的方法，其中，所述所选存储块在所述测试编程操作期间被编程为固态编程状态，并且所述固态编程状态是多个编程状态中的一个编程状态。
23.根据权利要求22所述的方法，其中，所述第一阈值电压分布监测操作测量所述所选存储块中所包括的存储器单元当中的具有高于第一监测读电压的阈值电压的第一存储器单元的数量和具有高于第二监测读电压的阈值电压的第二存储器单元的数量，并且基于所述第一存储器单元的数量和所述第二存储器单元的数量来计算所述存储器单元的最大阈值电压值，所述第一监测读电压等于所述固态编程状态的正常阈值电压范围的最高阈值电压，并且
所述第二监测读电压高于所述第一监测读电压。
24.根据权利要求20所述的方法，其中，所述所选存储块在所述测试擦除操作期间被擦除为软擦除状态，所述软擦除状态具有高于0V的阈值电压分布，其中，0V为0伏特。
25.根据权利要求24所述的方法，其中，在所述第二阈值电压分布监测操作期间，测量所述所选存储块中所包括的存储器单元当中的具有低于第三监测读电压的阈值电压的第三存储器单元的数量和具有低于第四监测读电压的阈值电压的第四存储器单元的数量，并且基于所述第三存储器单元的数量和所述第四存储器单元的数量来计算所述存储器单元的最小阈值电压值，所述第三监测读电压等于所述软擦除状态的正常阈值电压范围的最低阈值电压，并且
所述第四监测读电压低于所述第三监测读电压。
26.根据权利要求20所述的方法，该方法还包括以下步骤：
将作为所述第一阈值电压分布监测操作的结果和所述第二阈值电压分布监测操作的结果获得的监测信息存储在内容可寻址存储器cam块中；以及
在所述存储器系统的通电操作期间读取存储在所述cam块中的所述监测信息。
CN201911133027.7A 2019-07-02 2019-11-19 存储器系统以及操作存储器系统的方法 Withdrawn CN112185449A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190079709A KR20210003633A (ko) 2019-07-02 2019-07-02 메모리 시스템 및 이의 동작 방법
KR10-2019-0079709 2019-07-02

Publications (1)

Publication Number Publication Date
CN112185449A true CN112185449A (zh) 2021-01-05

Family

ID=73919045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911133027.7A Withdrawn CN112185449A (zh) 2019-07-02 2019-11-19 存储器系统以及操作存储器系统的方法

Country Status (3)

Country Link
US (1) US11474890B2 (zh)
KR (1) KR20210003633A (zh)
CN (1) CN112185449A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472206A (zh) * 2022-07-26 2022-12-13 上海江波龙数字技术有限公司 存储器的坏块检测方法、测试设备及存储介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11487436B2 (en) * 2020-08-17 2022-11-01 Micron Technology, Inc. Trims corresponding to logical unit quantity
KR20230072062A (ko) 2021-11-17 2023-05-24 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US20240061605A1 (en) * 2022-08-16 2024-02-22 Micron Technology, Inc. Techniques for priority information
KR20240086061A (ko) * 2022-12-09 2024-06-18 삼성전자주식회사 스토리지 장치, 스토리지 시스템 및 그것의 로깅 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090164710A1 (en) * 2007-12-20 2009-06-25 Samsung Electronics Co., Ltd. Semiconductor memory system and access method thereof
CN101471135A (zh) * 2007-12-24 2009-07-01 海力士半导体有限公司 闪存器件及其操作方法
US20100034021A1 (en) * 2008-08-05 2010-02-11 Seok Jin Joo Method of controlling operation of flash memory device
KR20100037278A (ko) * 2008-10-01 2010-04-09 주식회사 하이닉스반도체 불휘발성 메모리 소자의 모니터링 방법
US20130033933A1 (en) * 2011-08-05 2013-02-07 Seong Je Park Adjusting operational parameters for memory cells
US20130047132A1 (en) * 2011-08-16 2013-02-21 Samsung Electronics Co., Ltd. Method of designing nonvolatile memory device
CN105097034A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 非易失性存储系统以及存储控制器的操作方法
US20180204623A1 (en) * 2011-12-09 2018-07-19 Toshiba Memory Corporation Non-volatile semiconductor storage device
CN109716282A (zh) * 2018-12-07 2019-05-03 长江存储科技有限责任公司 用于编程存储器系统的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0664920B2 (ja) * 1989-10-20 1994-08-22 株式会社東芝 不揮発性メモリ
JPH03283200A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法
US6044020A (en) * 1998-07-28 2000-03-28 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device with a row decoder circuit
US6550028B1 (en) * 1999-10-19 2003-04-15 Advanced Micro Devices, Inc. Array VT mode implementation for a simultaneous operation flash memory device
KR100542701B1 (ko) * 2003-11-18 2006-01-11 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 문턱전압 측정 방법
JP4342383B2 (ja) * 2004-06-22 2009-10-14 株式会社東芝 半導体記憶装置
US7325177B2 (en) * 2004-11-17 2008-01-29 Silicon Storage Technology, Inc. Test circuit and method for multilevel cell flash memory
KR100749736B1 (ko) * 2005-06-13 2007-08-16 삼성전자주식회사 플래시 메모리 장치 및 그것의 소거 방법
US7403438B2 (en) * 2006-07-12 2008-07-22 Infineon Technologies Flash Gmbh & Co. Kg Memory array architecture and method for high-speed distribution measurements
US20080195903A1 (en) * 2007-02-14 2008-08-14 Qimonda Flash Gmbh & Co. Kg Non-volatile memory device with built-in test control unit and methods of testing and repairing a cell array
US8248856B2 (en) * 2010-10-20 2012-08-21 Seagate Technology Llc Predictive read channel configuration
US9349476B2 (en) * 2013-02-21 2016-05-24 Sandisk Technologies Inc. Methods, systems, and computer readable media for early detection of potential flash failures using an adaptive system level algorithm based on flash program verify
KR102081415B1 (ko) 2013-03-15 2020-02-25 삼성전자주식회사 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법
KR102579879B1 (ko) * 2016-11-14 2023-09-18 삼성전자주식회사 비휘발성 메모리 장치 및 그 독출 방법
CN108958961B (zh) * 2017-05-22 2021-11-30 上海宝存信息科技有限公司 数据储存装置以及数据错误管理方法
US10558518B2 (en) * 2017-11-13 2020-02-11 International Business Machines Corporation Dynamic adjustments within memory systems
US10418097B2 (en) * 2017-11-27 2019-09-17 Western Digital Technologies, Inc. Non-volatile storage system with read calibration
US10741251B2 (en) * 2017-12-08 2020-08-11 Sandisk Technologies Llc Non-volatile memory with fast partial page operation
US10725699B2 (en) * 2017-12-08 2020-07-28 Sandisk Technologies Llc Microcontroller instruction memory architecture for non-volatile memory
US10381095B1 (en) * 2018-02-28 2019-08-13 Sandisk Technologies Llc Non-volatile memory with smart erase verify
US11164634B2 (en) * 2019-06-24 2021-11-02 Western Digital Technologies, Inc. Non-volatile storage system with fast SLC operation
KR102690420B1 (ko) * 2020-04-07 2024-08-01 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
KR20210129490A (ko) * 2020-04-20 2021-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US11183255B1 (en) * 2020-07-09 2021-11-23 Stmicroelectronics S.R.L. Methods and devices for erasing non-volatile memory

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090164710A1 (en) * 2007-12-20 2009-06-25 Samsung Electronics Co., Ltd. Semiconductor memory system and access method thereof
CN101471135A (zh) * 2007-12-24 2009-07-01 海力士半导体有限公司 闪存器件及其操作方法
US20100034021A1 (en) * 2008-08-05 2010-02-11 Seok Jin Joo Method of controlling operation of flash memory device
KR20100037278A (ko) * 2008-10-01 2010-04-09 주식회사 하이닉스반도체 불휘발성 메모리 소자의 모니터링 방법
US20130033933A1 (en) * 2011-08-05 2013-02-07 Seong Je Park Adjusting operational parameters for memory cells
US20130047132A1 (en) * 2011-08-16 2013-02-21 Samsung Electronics Co., Ltd. Method of designing nonvolatile memory device
US20180204623A1 (en) * 2011-12-09 2018-07-19 Toshiba Memory Corporation Non-volatile semiconductor storage device
CN105097034A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 非易失性存储系统以及存储控制器的操作方法
CN109716282A (zh) * 2018-12-07 2019-05-03 长江存储科技有限责任公司 用于编程存储器系统的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472206A (zh) * 2022-07-26 2022-12-13 上海江波龙数字技术有限公司 存储器的坏块检测方法、测试设备及存储介质
CN115472206B (zh) * 2022-07-26 2023-11-21 上海江波龙数字技术有限公司 存储器的坏块检测方法、测试设备及存储介质

Also Published As

Publication number Publication date
US20210004282A1 (en) 2021-01-07
US11474890B2 (en) 2022-10-18
KR20210003633A (ko) 2021-01-12

Similar Documents

Publication Publication Date Title
US11210004B2 (en) Controller memory system to perform a single level cell (SLC), or multi level cell (MLC) or triple level cell (TLC) program operation on a memory block
US11474890B2 (en) Memory system and method of operating memory system
US20200202952A1 (en) Controller, memory system including the controller, and operating method of the memory system
CN111324550B (zh) 存储器系统及其操作方法
US11004504B2 (en) Controller, memory system including the controller, and operating method of the memory system
US20200202932A1 (en) Memory device, memory system including the memory device, and method for operating the memory device
CN111338976A (zh) 存储器系统以及存储器系统的操作方法
KR20200038812A (ko) 메모리 시스템 및 그것의 동작 방법
US20210210148A1 (en) Memory system and operating method thereof
CN111951871A (zh) 存储器装置、包括存储器装置的存储器系统及其操作方法
CN111240585B (zh) 控制器、包括控制器的存储器系统及其操作方法
US11113189B2 (en) Memory system to perform read reclaim and garbage collection, and method of operating the same
US20200160918A1 (en) Memory system and method of operating the same
US20200125281A1 (en) Memory system and method of operating the same
US11114172B2 (en) Memory system and method of operating the same
US11093325B2 (en) Controller, memory system including the same, and method of operating memory system
CN113744782A (zh) 存储器装置及其操作方法
US20200159672A1 (en) Memory system and method of operating the same
US20210134383A1 (en) Memory system and operating method of the memory system
CN111681699B (zh) 存储器装置及操作存储器装置的方法
CN118629467A (zh) 半导体存储器装置及其操作方法
KR20200068496A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210105

WW01 Invention patent application withdrawn after publication