KR20100037278A - 불휘발성 메모리 소자의 모니터링 방법 - Google Patents

불휘발성 메모리 소자의 모니터링 방법 Download PDF

Info

Publication number
KR20100037278A
KR20100037278A KR1020080096520A KR20080096520A KR20100037278A KR 20100037278 A KR20100037278 A KR 20100037278A KR 1020080096520 A KR1020080096520 A KR 1020080096520A KR 20080096520 A KR20080096520 A KR 20080096520A KR 20100037278 A KR20100037278 A KR 20100037278A
Authority
KR
South Korea
Prior art keywords
monitoring
read voltage
cell
read
voltage
Prior art date
Application number
KR1020080096520A
Other languages
English (en)
Inventor
김형석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080096520A priority Critical patent/KR20100037278A/ko
Publication of KR20100037278A publication Critical patent/KR20100037278A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 모니터링 셀 영역에서 선택된 모니터링 셀을 독출(read)하여 패스(pass)하면 리얼 셀 영역에 포함된 리얼 셀을 독출하고, 페일(fail)되면 독출 전압의 레벨을 판별하는 단계, 독출 전압이 최대 독출 전압이 아니면 독출 전압을 증가시키고, 최대 독출 전압이면 모니터링 셀 영역을 리셋하여 독출 전압의 레벨을 판별하는 단계를 반복 수행하는 단계를 포함하는 불휘발성 메모리 소자의 모니터링 방법으로 이루어진다.
전하 트랩 소자, 독출, 독출 전압, 간섭

Description

불휘발성 메모리 소자의 모니터링 방법{Monitoring method of non-volatile memory device}
본 발명은 불휘발성 메모리 소자의 모니터링 방법에 관한 것으로, 특히 독출 동작을 모니터링할 수 있는 불휘발성 메모리 소자의 모니터링 방법에 관한 것이다.
불휘발성 메모리 소자(non-volatile memory device)의 대표적인 소자로 플로팅 게이트(floating gate)를 사용하는 플래시 메모리 소자를 예로 들 수 있다. 플로팅 게이트는 일반적으로 폴리실리콘으로 형성할 수 있으나, 부피에 따라 전하의 트랩(trap) 특성이 비례하기 때문에 집적화에 한계가 있다.
이에 따라, 전하의 트랩 특성이 우수한 전하 트랩 소자(charge trap device; CTD)가 개발되고 있다. 전하 트랩 소자(CTD)의 전하 트랩층은 질화막으로 주로 형성하할 수 있으며, 우수한 전하 트랩 특성으로 인하여 집적도를 증가시키기에 용이하다.
하지만, 전하 트랩층은 우수한 전하 트랩 특성을 가지는 반면에 소거(erse) 동작을 수행하기가 어려우며, 독출(read) 동작 시에도 프로그램(program) 되려는 특성이 있다. 구체적으로 설명하면, 독출 동작을 수행하기 위해서는 워드라인에 독출 전압을 인가하여 차지(charge)된 비트라인의 전위 차에 따라 프로그램 또는 소거 셀을 구분할 수 있다. 이때, 워드라인으로 인가되는 독출 전압에 의하여 선택된 메모리 셀의 문턱전압이 증가할 수 있다.
도 1은 종래의 문턱전압 분포 변화를 설명하기 위한 도면이다.
도 1을 참조하면, 전하 트랩 소자(CTD)를 사용하여 독출 동작을 반복하여 실시하면, 워드라인에 인가되는 독출 전압에 의하여 소프트 프로그램이 수행되어 소거 상태(A) 또는 프로그램 상태의 문턱전압 분포가 증가할 수 있다. 예를 들면, 소거 상태(A)의 문턱전압 분포가 증가하는 경우(A'), 소거 셀을 프로그램 셀로 잘못 인식할 수 있다. 또한, 다수개의 문턱전압 분포 구간을 가지는 멀티 레벨 셀(multi level cell; MLC)에서 프로그램 상태의 문턱전압 분포가 증가하는 경우(B'), 프로그램 상태를 잘못 인식할 수 있다. 예를 들면, 제1 프로그램 상태의 문턱전압 분포가 증가하여 서로 다른 비트(bit)인 제2 프로그램 상태의 문턱전압 분포로 잘못 인식할 수가 있다.
이와 같이, 독출 동작을 반복실시하다 보면 문턱전압이 증가할 수 있으므로, 불휘발성 메모리 소자의 신뢰도가 저하될 수 있다.
본 발명이 해결하고자 하는 과제는, 메모리 셀 어레이에 모니터링 영역을 구비하며, 독출 동작 시 모니터링 셀을 먼저 독출하여 패스(pass)하면 리얼 셀을 독출하고, 모니터링 셀의 데이터가 바뀌면 독출 전압을 상승시킨 후에 리얼 셀을 독출한다.
본 발명에 따른 불휘발성 메모리 소자의 모니터링 방법은, 모니터링 셀 영역에서 선택된 모니터링 셀을 독출(read)하여 패스(pass)하면 리얼 셀 영역에 포함된 리얼 셀을 독출하고, 페일(fail)되면 독출 전압의 레벨을 판별하는 단계를 포함한다. 독출 전압이 최대 독출 전압이 아니면 독출 전압을 증가시키고, 최대 독출 전압이면 모니터링 셀 영역을 리셋하여 독출 전압의 레벨을 판별하는 단계를 포함하는 불휘발성 메모리 소자의 모니터링 방법으로 이루어진다.
선택된 모니터링 셀은 소거 상태(erase state)이며, 선택된 모니터링 셀을 독출(read)하여 소거 상태로 독출하면 패스(pass)하고, 프로그램 상태로 독출하면 페일(fail)된다.
독출 전압의 레벨을 판별하는 단계는, 독출 전압이 최대 독출 전압인지를 판별하는 단계이다.
모니터링 셀 영역을 리셋할 때, 모니터링 셀 영역의 모든 모니터링 셀들을 소거하고, 선택된 모니터링 셀을 제외한 나머지 모니터링 셀들을 프로그램 시키는 단계를 포함한다.
독출 전압은 1V 내지 10V의 전압으로 인가하며, 독출 전압은 0.2V 내지 0.5V 단위로 증가시킨다. 모니터링 셀 영역을 리셋할 때, 리얼 셀 영역도 동시에 리셋한다.
본 발명은, 메모리 셀 어레이에 모니터링 영역을 구비하며, 독출 동작 시 모니터링 셀을 먼저 독출하여 패스(pass)하면 리얼 셀을 독출하고, 모니터링 셀의 데이터가 바뀌면 독출 전압을 상승시킨 후에 리얼 셀을 독출함으로써 리얼 셀 영역의 메모리 셀 상태를 모니터링 할 수 있으므로 독출 동작에 대한 신뢰도를 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 따른 불휘발성 메모리 소자 및 모니터링 방법을 설명하기 위한 블럭도이다.
도 2를 참조하면, 불휘발성 메모리 소자는 메모리 셀 어레이(200)를 포함한다. 불휘발성 메모리 소자 중에서도 전하 트랩 소자(charge trap device; CTD)를 예로 들면, 전하 트랩 소자(CTD)는 반도체 기판의 상부에 게이트 절연막, 전하 트랩층, 베리어층 및 콘트롤 게이트를 적층하여 형성할 수 있다. 특히, 전하 트랩층은 질화막으로 형성할 수 있으며, 질화막은 전하의 트랩 특성이 매우 우수한 물질로 평가되고 있다. 메모리 셀 어레이(200)는 데이터가 저장되는 리얼 셀 영역(210) 및 메모리 셀을 모니터링(monitoring)하는 모니터링 셀 영역(220)을 포함한다. 독출(read) 동작 시, 모니터링 셀 영역(220)에서 독출 데이터에 변화가 감지되면 독출 전압을 높인 후에 리얼 셀 영역(210)의 메모리 셀에 대하여 독출 동작을 수행한다. 구체적으로 설명하면 다음과 같다.
도 3은 도 2의 메모리 셀 영역을 구체적으로 설명하기 위한 회로도이다.
도 3을 참조하면, 리얼 셀 영역(210)과 모니터링 셀 영역(220)은 드레인 셀렉트 라인(DSL), 워드라인(WL0 내지 WLn; n은 정수), 소스 셀렉트 라인(SSL) 및 공통 소스 셀렉트 라인(CSL)을 통하여 전기적으로 연결된다.
모니터링 셀 영역(220)은 리얼 셀 영역(210)과 동일한 구조로 형성할 수 있다. 다수개의 스트링들(ST1 내지 STk; k는 정수)을 포함한다. 이 중에서, 제1 스트링(ST1)을 예를 들어 구체적으로 설명하면 다음과 같다.
제1 스트링(ST1)은 드레인 셀렉트 트랜지스터(DST), 제0 내지 제n 모니터링 셀(C0 내지 Cn) 및 소스 셀렉트 트랜지스터(SST)를 포함한다. 드레인 셀렉트 트랜 지스터(DST)의 드레인(drain)은 비트라인(BL1)과 연결되고, 소스 셀렉트 트랜지스터(SST)의 소스(source)는 공통 소스 라인(CSL)과 연결된다. 제0 내지 제n 모니터링 셀(C0 내지 Cn)은 드레인 셀렉트 트랜지스터(DST)와 소스 셀렉트 트랜지스터(SST) 사이에서 직렬로 연결된다. 서로 다른 스트링(ST1 내지 STk)에 포함된 드레인 셀렉트 트랜지스터(DST)의 게이트가 연결되어 드레인 셀렉트 라인(DSL)이 되고, 소스 셀렉트 트랜지스터(SST)의 게이트가 연결되어 소스 셀렉트 라인(SSL)이 된다. 또한, 서로 다른 스트링(ST1 내지 STk)에 포함된 제0 내지 제n 모니터링 셀(C0 내지 Cn)의 게이트와 리얼 셀 영역(210)에 포함된 리얼 셀들의 게이트가 연결되어 워드라인(WL0 내지 WLn)이 된다.
모니터링 셀 영역(220)을 사용한 독출(read) 동작의 모니터링 방법은 다음과 같다.
모니터링 셀 영역(220)의 상태(state)는 독출(read) 동작시 교란 특성이 매루 잘 일어나는 환경으로 설정해 놓는다. 구체적으로 설명하면, 독출 동작은 선택된 워드라인에는 독출 전압을 인가하고, 나머지 워드라인에는 패스 전압을 인가하여 비트라인의 전위 변화를 감지하여 데이터를 판단한다. 이때, 전하 트랩 소자(CTD)의 경우, 주변에 프로그램된 셀들이 많을수록 간섭을 많이 받게 되고, 이로 인해 소거 셀이 프로그램될 수가 있다. 선택된 워드라인에 연결된 소거 셀이 프로그램되면 문턱전압이 높아지므로 선택된 워드라인에 인가되는 독출전압으로 전류가 통과하기가 어려워진다. 이러한 원리를 이용하여, 모니터링 셀 영역(220)을 이용한 독출 동작을 모니터링 할 수 있다.
구체적으로 설명하면, 제0 내지 제n 모니터링 셀들(C0 내지 Cn) 중 일부는 프로그램하고, 나머지 일부는 소거한다. 이때, 모니터링의 신뢰도를 향상하기 위해서는 프로그램 셀의 개수가 소거 셀의 개수보다 많은 것이 바람직하며, 예를 들면, 제0 내지 제n 모니터링 셀들(C0 내지 Cn) 중 어느 하나의 모니터링 셀만 소거시키고, 나머지 모니터링 셀들은 프로그램시킨다. 예를 들면, 드레인 셀렉트 트랜지스터(DST)와 이웃하는 제n 모니터링 셀(Cn)만 소거시키고, 나머지 제0 내지 제n-1 모니터링 셀(C0 내지 Cn-1)은 프로그램시킨다. 이때, 제n 워드라인(WLn)과 연결된 모든 제n 모니터링 셀(Cn)들을 소거시키는 것이 바람직하다. 즉, 제n 워드라인(WLn)에 연결된 제n 모니터링 셀(Cn)들이 모니터링 동작을 수행하게 된다.
도 4는 본 발명에 따른 불휘발성 메모리 소자의 모니터링 방법을 설명하기 위한 순서도이다.
도 3 및 도 4를 참조하면, 독출 동작은 다음과 같은 순서로 수행할 수 있다.
독출 동작은 모니터링 셀을 먼저 독출(400)한다. 이어서, 모니터링 셀의 상태가 소거 상태이면 패스(pass)하여 리얼 셀 영역(210)에 포함된 리얼 셀을 독출(404)한다. 한편, 모니터링 셀의 상태가 프로그램 상태로 판별되면(fail) 선택된 워드라인에 인가된 독출 전압이 최대 독출 전압인지를 판별하고(401), 독출 전압이 최대 독출 전압이 아니면 독출 전압 레벨을 상승시키고(402) 다시 모니터링 셀에 독출 동작을 수행(400)한다. 이때, 독출 전압은 1V 내지 10V의 전압으로 인가할 수 있으며, 낮은 레벨의 전압(예컨대, 1V)부터 시작하여 독출 전압의 레벨을 점차 높이면서(402) 모니터링 동작을 수행한다. 예를 들면, 독출 전압은 0.2V 내지 0.5V 단위로 증가시킬 수 있다. 만약, 독출 전압이 최대 독출 전압인 경우, 리얼 셀 영역(210)과 모니터링 영역(220)을 리셋(reset)한다. 바람직하게는, 리얼 셀 영역(210)에서는 선택된 블럭의 모든 리얼 셀들을 소거하고, 모니터링 영역(220)에 포함된 모든 모니터링 셀들(C0 내지 Cn)은 소거(erase)한다. 이어서, 모니터링용으로 사용할 제n 워드라인(WLn)에 연결된 모니터링 셀(Cn)을 제외한 나머지 모니터링 셀(C0 내지 Cn-1)을 다시 프로그램하여 독출 동작시 간섭 현상에 취약한 환경을 형성한다. 이때, 프로그램 동작은 페이지(page) 단위의 프로그램 방법으로 수행할 수 있다. 이어서, 리얼 셀 영역(210)의 선택된 리얼 셀을 다시 독출한다. 이때, 독출 전압은 초기의 독출 전압으로 인가하는 것이 바람직하다.
상술한 바와 같이, 모니터링 셀 영역(220)을 이용하면, 독출 전압에 의해 프로그램되는 실시간으로 모니터링 할 수 있으므로, 비휘발성 메모리 소자의 신뢰도를 향상시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래의 문턱전압 분포 변화를 설명하기 위한 도면이다.
도 2는 본 발명에 따른 불휘발성 메모리 소자 및 모니터링 방법을 설명하기 위한 블럭도이다.
도 3은 도 2의 메모리 셀 영역을 구체적으로 설명하기 위한 회로도이다.
도 4는 본 발명에 따른 불휘발성 메모리 소자의 모니터링 방법을 설명하기 위한 순서도이다.

Claims (7)

  1. 모니터링 셀 영역의 선택된 모니터링 셀을 독출(read)하는 단계;
    상기 선택된 모니터링 셀이 프로그램 상태인 경우, 독출 전압의 레벨을 판별하는 단계; 및
    상기 독출 전압이 최대 독출 전압이 아니면 상기 독출 전압을 증가시키고, 최대 독출 전압이면 상기 모니터링 셀 영역을 리셋하여 상기 독출 전압의 레벨을 판별하는 단계를 반복 수행하는 단계를 포함하는 불휘발성 메모리 소자의 모니터링 방법.
  2. 제 1 항에 있어서,
    상기 선택된 모니터링 셀이 소거상태인 경우, 리얼 셀 영역에 포함된 리얼 셀을 독출하는 단계를 더 포함하는 불휘발성 메모리 소자의 모니터링 방법.
  3. 제 1 항에 있어서,
    상기 독출 전압의 레벨을 판별하는 단계는, 상기 독출 전압이 최대 독출 전압인지를 판별하는 단계인 불휘발성 메모리 소자의 모니터링 방법.
  4. 제 1 항에 있어서,
    상기 모니터링 셀 영역을 리셋할 때, 상기 모니터링 셀 영역의 모든 모니터 링 셀들을 소거하는 단계; 및
    선택된 모니터링 셀을 제외한 나머지 모니터링 셀들을 프로그램 시키는 단계를 포함하는 불휘발성 메모리 소자의 모니터링 방법.
  5. 제 1 항에 있어서,
    상기 독출 전압은 1V 내지 10V의 전압으로 인가하는 불휘발성 메모리 소자의 모니터링 방법.
  6. 제 1 항에 있어서,
    상기 독출 전압은 0.2V 내지 0.5V 단위로 증가시키는 불휘발성 메모리 소자의 모니터링 방법.
  7. 제 1 항에 있어서,
    상기 모니터링 셀 영역을 리셋할 때, 상기 리얼 셀 영역도 동시에 리셋하는 불휘발성 메모리 소자의 모니터링 방법.
KR1020080096520A 2008-10-01 2008-10-01 불휘발성 메모리 소자의 모니터링 방법 KR20100037278A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080096520A KR20100037278A (ko) 2008-10-01 2008-10-01 불휘발성 메모리 소자의 모니터링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080096520A KR20100037278A (ko) 2008-10-01 2008-10-01 불휘발성 메모리 소자의 모니터링 방법

Publications (1)

Publication Number Publication Date
KR20100037278A true KR20100037278A (ko) 2010-04-09

Family

ID=42214512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080096520A KR20100037278A (ko) 2008-10-01 2008-10-01 불휘발성 메모리 소자의 모니터링 방법

Country Status (1)

Country Link
KR (1) KR20100037278A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170090683A (ko) * 2016-01-29 2017-08-08 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
CN112185449A (zh) * 2019-07-02 2021-01-05 爱思开海力士有限公司 存储器系统以及操作存储器系统的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170090683A (ko) * 2016-01-29 2017-08-08 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
CN112185449A (zh) * 2019-07-02 2021-01-05 爱思开海力士有限公司 存储器系统以及操作存储器系统的方法

Similar Documents

Publication Publication Date Title
KR100874911B1 (ko) 리드 디스터브 특성을 개선하는 플래쉬 메모리 어레이의독출 방법
KR101552211B1 (ko) 플래시 메모리 장치, 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템
KR102161738B1 (ko) 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
US7414891B2 (en) Erase verify method for NAND-type flash memories
CN105448336B (zh) 半导体存储装置
KR100853481B1 (ko) 비휘발성 메모리 소자 및 그 독출방법
JP4881401B2 (ja) Ｎａｎｄ型フラッシュメモリ
KR101184814B1 (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
JP5019198B2 (ja) 半導体記憶装置
JP4504405B2 (ja) 半導体記憶装置
CN109545260B (zh) 非易失性存储器装置和对非易失性存储器装置编程的方法
KR101053002B1 (ko) 비휘발성 반도체 기억 장치 및 그 소거 검증 방법
JP2010009733A (ja) 不揮発性半導体記憶装置
KR101076880B1 (ko) 낸드 플래시 메모리소자의 프로그램 방법
KR20150048094A (ko) 스택형 비휘발성 메모리 디바이스 내의 선택 게이트 트랜지스터들에 대한 임계 전압 조정
KR20120121170A (ko) 반도체 장치 및 이의 동작 방법
US8243521B2 (en) Method for kink compensation in a memory
KR20090102262A (ko) 전하의 측면 이동을 줄일 수 있는 메모리 장치의 작동 방법
JP2008091011A (ja) フラッシュメモリ素子とそのプログラム方法
KR100776901B1 (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 리커버리 방법
KR20160051530A (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
US11367487B2 (en) Nonvolatile memory device and erase method thereof
JP2009301599A (ja) 不揮発性半導体記憶装置
KR20100106767A (ko) 불휘발성 메모리 소자의 프로그램 방법
KR20140026141A (ko) 반도체 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination