CN111933567A - 一种浅沟槽隔离结构的制造方法 - Google Patents
一种浅沟槽隔离结构的制造方法 Download PDFInfo
- Publication number
- CN111933567A CN111933567A CN202011019947.9A CN202011019947A CN111933567A CN 111933567 A CN111933567 A CN 111933567A CN 202011019947 A CN202011019947 A CN 202011019947A CN 111933567 A CN111933567 A CN 111933567A
- Authority
- CN
- China
- Prior art keywords
- layer
- shallow trench
- hard mask
- dry etching
- etching process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 77
- 238000005530 etching Methods 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 238000001312 dry etching Methods 0.000 claims abstract description 43
- 150000004767 nitrides Chemical class 0.000 claims abstract description 42
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 12
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 10
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 239000002861 polymer material Substances 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 24
- 239000010703 silicon Substances 0.000 abstract description 24
- 239000010410 layer Substances 0.000 description 128
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229940114081 cinnamate Drugs 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- WBYWAXJHAXSJNI-VOTSOKGWSA-M trans-cinnamate Chemical compound [O-]C(=O)\C=C\C1=CC=CC=C1 WBYWAXJHAXSJNI-VOTSOKGWSA-M 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种浅沟槽隔离结构的制造方法。所述制造方法包括：于一衬底上形成一硬式掩膜层，并刻蚀形成浅沟槽，所述硬式掩膜层包括垫氧化层和位于所述垫氧化层上的垫氮化层；于所述浅沟槽内和所述硬式掩膜层上形成一阻挡层；使用第一干刻蚀制程刻蚀所述阻挡层的一部分，直至停止在所述垫氮化层；使用第二干刻蚀制程以纵向和侧向刻蚀所述硬式掩膜层及剩余阻挡层的一部分，直至停止在所述衬底上，而形成带有圆角的浅沟槽，所述第二干刻蚀制程采用的偏置功率为0~98W；使用第三干刻蚀制程移除所述带有圆角的浅沟槽中剩余的阻挡层。基于本发明保证了优异的侧向刻蚀效率及避免了对硅的损伤。
Description
技术领域
本发明属于集成电路技术领域，特别是涉及一种浅沟槽隔离结构的制造方法。
背景技术
浅沟槽隔离(Shallow Trench Isolation, STI)工艺是集成电路功能一重要制程，其可防止相邻的半导体器件之间的电流泄漏，以及发挥其他电学性能的作用。目前，在通过刻蚀，制造浅沟槽隔离结构的过程中为避免尖端放电的问题，往往需要钝化浅沟槽隔离结构的角部，避免出现导致潜在问题，例如电性，良率不稳定的情况出现。
目前浅沟槽隔离结构的钝化角部，一般通过湿法刻蚀侧向推移衬底上的氧化硅和氮化硅后进行钝化，然而利用氢氟酸蚀刻氧化硅时，浅沟槽中的衬底都会有损伤，而且操作复杂，虽然也有一些利用干法刻蚀进行侧向推移衬底上的氧化硅和氮化硅后进行钝化，但是由于刻蚀选择性的问题，难以保证预期的钝化效果，侧向刻蚀效率低，而且由于在刻蚀过程中没有形成保护层，仍不可避免的对衬底造成了损失。因此，提供一种新的浅沟槽隔离结构的制造方法十分重要。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的制造方法，解决了现有刻蚀形成浅沟槽隔离结构时，对衬底损伤的问题，以及电性，良率不稳定的问题，所述制造方法操作简单方便。
为实现上述目的，本发明是通过以下技术方案实现的：
本发明提供浅沟槽隔离结构的制造方法，其包括：于一衬底上形成一硬式掩膜层，并刻蚀所述硬式掩膜层和所述衬底以形成浅沟槽，所述硬式掩膜层包括垫氧化层和位于所述垫氧化层上的垫氮化层；于所述浅沟槽内和所述硬式掩膜层上形成一阻挡层；使用第一干刻蚀制程刻蚀所述阻挡层的一部分，直至停止在所述垫氮化层；使用第二干刻蚀制程以纵向和侧向刻蚀所述硬式掩膜层及剩余阻挡层的一部分，直至停止在所述衬底上，而形成带有圆角的浅沟槽，所述第二干刻蚀制程采用的偏置功率为0~98W；使用第三干刻蚀制程移除所述带有圆角的浅沟槽中剩余的阻挡层。
在本发明公开的一些实施例中，所述阻挡层为光敏高分子材料构成的层。
在本发明公开的一些实施例中，所述第二干刻蚀制程中所述垫氮化层的材料对所述衬底的材料的刻蚀选择比为5:1~12:1。
在本发明公开的一些实施例中，所述第二干刻蚀中使用的刻蚀气体选自氟甲烷、二氟甲烷、氧气的组合。
在本发明公开的一些实施例中，所述氟甲烷、二氟甲烷、氧气的流量比为（50~150）：（25~100）：（25~100）。
在本发明公开的一些实施例中，所述第二干刻蚀制程侧向刻蚀所述硬式掩膜层的侧向距离为1~15nm。
在本发明公开的一些实施例中，所述第一干刻蚀制程中使用的刻蚀气体包括四氟化碳，所述四氟化碳的流量为50~100 sccm。
在本发明公开的一些实施例中，所述第三干刻蚀制程中使用的刻蚀气体包括氧气。
在本发明公开的一些实施例中，通过氧气等离子体灰化移除所述剩余的阻挡层。
在本发明公开的一些实施例中，还包括在所述带有圆角的浅沟槽中沉积绝缘介质，平坦化所述绝缘介质的步骤。
本发明解决了现有的浅沟槽隔离结构中侧向推移硬式掩膜层不足以及钝化角部的时对衬底损伤的问题，保证了器件的良率。本发明利用了多次干刻蚀的方式藉由光敏高分子材料作为阻挡层进行保护，进而使用高选择比的蚀刻方式纵向和侧向刻蚀衬底上方的硬式掩膜层及阻挡层，直至停止在所述衬底上，从而自然形成浅沟槽角部圆弧化的效果，使得所述浅沟槽隔离结构的电性或良率不受影响。此外，由于在刻蚀过程中受阻挡层的保护，本发明避免了对衬底的损伤，蚀刻安全方便，易控制，避免了一些不被期望的隐患问题，以及降低因湿蚀刻做混酸需要评估新机台的成本。其他的特征、优势还可以参考本发明公开在内的权利要求书、说明书中的内容。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的浅沟槽隔离结构的制造方法的流程示意图。
图2为对应步骤S1中在硅衬底上形成垫氮化层和垫氧化层时的器件的结构示意图。
图3为对应步骤S1中形成图案化光阻层时的器件的结构示意图。
图4为对应对应步骤S1中形成隔离沟槽时的器件的结构示意图。
图5为对应步骤S2中形成阻挡层时的器件的结构示意图。
图6为对应步骤S3中器件的结构示意图。
图7为对应步骤S4中器件的结构示意图。
图8为对应步骤S5中器件的结构示意图。
图9为在浅沟槽中沉积绝缘介质时的器件的结构示意图。
图10为平坦化沉积绝缘介质时的器件的结构示意图。
图11为移除硬式掩膜层时的器件的结构示意图。
附图说明：
100浅沟槽隔离结构；110硅衬底；110a浅沟槽；120 垫氧化层；130 垫氮化层；140图案化光阻层；150阻挡层；200绝缘介质；S1~S5 步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
如图1至图11所示，本发明制造的浅沟槽隔离结构100具有圆角结构的沟槽，并可以在沟槽内可以根据实际需要填充绝缘介质200，例氧化物，并进一步地在封装半导体器件时形成半导体器件隔离结构，具有优异的电性或良率。所述带有圆角的浅沟槽隔离结构100可以适用于28nm到90nm的集成电路制程，进一步地例如28nm到55nm的集成电路制程，进一步地，可以用于制备例如CMOS元器件，例如NMOS晶体管和PMOS晶体管。
如图1至图10所示，本发明的浅沟槽隔离结构的制造方法包括在衬底，例如硅衬底110初次刻蚀出浅沟槽110a，之后，利用光阻作为阻挡层150，进行多次干法刻蚀以最终形成圆角结构，之后，可以向浅沟槽中沉积及平坦化绝缘介质200制造得到浅沟槽隔离结构100，根据本发明提供的方法保证了钝化角部所需要的空间和尺寸，自然形成浅沟槽角部圆弧化的效果的同时，对例如硅衬底110表面几乎没有损伤，使得所述浅沟槽隔离结构100的电性或良率不受影响。
如图1所示，所述浅沟槽隔离结构100的制造方法包括：
—S1，于一衬底上形成一硬式掩膜层，并刻蚀所述硬式掩膜层和所述衬底以形成浅沟槽，所述硬式掩膜层包括垫氧化层和位于所述垫氧化层上的垫氮化层；
—S2，于所述浅沟槽内和所述硬式掩膜层上形成一阻挡层；
—S3，使用第一干刻蚀制程刻蚀所述阻挡层的一部分，直至停止在所述垫氮化层；
—S4，使用第二干刻蚀制程以纵向和侧向刻蚀所述硬式掩膜层及剩余阻挡层的一部分，直至停止在所述衬底上，而形成带有圆角的浅沟槽，所述第二干刻蚀制程采用的偏置功率为0~98W；
—S5，使用第三干刻蚀制程移除所述浅沟槽中剩余的阻挡层。
如图2所示，在步骤S1中，所述衬底例如硅衬底110，进一步地可以为单晶硅、多晶硅或非晶硅，当然所述硅衬底110也可以包括掺杂的硅。所述硅衬底110的厚度没有特别限定，可以根据实际制程中的需要进行选择。
如图2所示，在步骤S1中，在所述硅衬底110上形成硬式掩膜层，所述硬式掩膜层包括垫氧化层120，例如氧化硅（oxide，OX），和垫氮化层130，例如氮化硅（nitride），或，氮化硅和氧化硅的混合物，所述硬式掩膜层保护所述硅衬底110免受浅沟槽隔离结构制造过程中涉及的化学机械研磨平坦化制程（CMP）工艺的影响。所述垫氧化层120作为缓冲层可以改善硅衬底110与垫氮化层130之间的高应力，具体地，所述垫氧化层120例如可以通过热氧化法形成于所述硅衬底110上，例如在800℃～1150℃温度下通过含氧的炉管热氧化法形成，当然并不限定于此，还可以通过化学气相沉积法（CVD）形成，所述垫氧化层120的厚度例如为0.2nm～50nm，例如0.3 nm、1nm、4nm、12nm、30nm、45 nm。
如图2所示，在步骤S1中，所述垫氮化层130例如可以通过CVD法形成于所述垫氧化层120上，所述垫氮化层130为后续刻蚀和CMP工艺的阻挡层，所述垫氮化层130的厚度例如为50nm~500nm，例如65 nm、122nm、230nm、350nm、450 nm。进一步地，所述垫氮化层130还可以形成更多的层，例如抗反射层（图中未示出），以减少后续黄光制程光线的反射。
如图3和图4所示，在步骤S1中，在形成垫氮化层130后，刻蚀，例如干法刻蚀所述垫氮化层130、垫氧化层120和硅衬底110的一部分以形成浅沟槽110a，所述浅沟槽110a具有倾斜的侧壁，且顶部开口较大，以利于后续的制程作业。具体地，例如可以利用旋涂法在所述垫氮化层130上形成光刻胶层，经过曝光，显影工艺，在所述光刻胶层上形成开口，获得一图案化光阻层140，以该图案化光阻层140为掩膜，利用干法刻蚀定量地去除位于所述开口图案下的所述垫氮化层130、垫氧化层120和部分硅衬底110得到该预期形状的浅沟槽110a，然后去除图案化光阻层140。
需要注意的是，利用干刻蚀制程形成浅沟槽110a的过程使用的刻蚀气体例如可以是四氟化碳（CF4）、氟甲烷（CF3）、二氟甲烷（CF2）、三氟化氮（NF3）、六氟化硫（SF6）、溴化氢（HBr），或它们和氧气（O2）组合，基于其各向异性的特点，因此浅沟槽110的角部几乎为直角角部，其在后续的沉积绝缘介质200和封装半导体器件时存在潜在的漏电等问题。
如图5所示，在步骤S2中，于所述浅沟槽110a内和所述硬式掩膜层上形成一阻挡层150。所述阻挡层150的材料例如为感光高分子材料，例如可以列举聚肉桂酸酯类光刻胶、聚烃类-双叠氮类光刻胶、邻-叠氮醌类光刻胶，其具有良好的填充性，不会产生空隙，此外该材料容易移除而不破坏器件结构，所述阻挡层150保护了硅衬底110，从而避免在之后的干刻蚀制程中造成损伤的情况发生。具体地，例如可以利用旋涂法在浅沟槽110a涂覆该材料直至覆盖垫氮化层130上方，作为阻挡层150。
如图6所示，在步骤S3中，使用第一干刻蚀制程刻蚀所述阻挡层150的一部分，直至停止在所述垫氮化层130，此时，利用第一干刻蚀制程刻蚀去除阻挡层150材料直至曝露出垫氮化层130的上表面，所述浅沟槽110a内具有剩余的阻挡层150，例如位于浅沟槽110a的垫氮化层130或者垫氧化层120处，而没有曝露浅沟槽110a的衬底100，从而为之后的第二干刻蚀制程提供了较好开始条件，纵向和侧向刻蚀曝露垫氧化层130、垫氮化层120时，保护了衬底100的硅表面。在该第一刻蚀制程中使用的刻蚀气体没有特别的限定，例如可以是可以是四氟化碳（CF4）或氧气（O2），进一步地为CF4，所述CF4的流量为50~100 sccm，例如60sccm、80sccm，保证对阻挡层150的刻蚀效果而不损伤所述硬质掩膜层。
如图7所示，在步骤S4中，使用第二干刻蚀制程以纵向和侧向刻蚀垫氮化层130和垫氧化层120，及剩余阻挡层150的一部分，直至停止在所述硅衬底110，该停留的位置没有特别的限定，例如可以是硅衬底110高度的1/3、1/2、2/3处，其可以根据刻蚀垫氮化层130和垫氧化层120的程度进行选择。在该第二刻蚀制程之后，直接形成了具有圆角的台阶的浅沟槽110a。
如图7所示，在该第二干刻蚀制程，基于保证纵向和侧向刻蚀垫氮化层130和垫氧化层120的效果和侧向推移尺寸的观点，刻蚀过程中的偏置功率（Bias Power）为0~98W，进一步地，例如为0~65W，例如0、30W、50W，在该范围的偏置功率使得纵向刻蚀速度和侧向刻蚀速度的比例在理想的范围内，例如纵向和侧向的刻蚀比例为：（40%~10%）：（60%~90%），例如40:60、30:70、20:80、10:90，侧向刻蚀能力理想，所述侧向推移的尺寸例如为1~15nm，例如所述1 nm、7.5nm、15 nm，满足了通过该刻蚀制程衬底形成自然形成圆角需要的尺寸和空间，侧向刻蚀效率高。进一步地，本发明利用具有对垫氮化层130材料和硅衬底110材料的高蚀刻选择性的第二干刻蚀制程，来蚀刻垫氮化层130和垫氧化层120的边缘以拉回垫氮化层130，所述垫氮化层130的材料对所述硅衬底110的材料的刻蚀选择比例如为5:1~12:1，例如为6:1、10:1、12:1，从而做垫氮化层130横向推移时减少或降低硅衬底110横向推移的量，即极大的保证了预期的纵向和侧向刻蚀效果，形成预期的自然圆弧。第二干刻蚀的刻蚀气体例如可以是四氟化碳（CF4）、氟甲烷（CF3）、二氟甲烷（CF2）、三氟化氮（NF3）、六氟化硫（SF6），或他们和氧气（O2）组合。进一步地，例如为CF3、CF2、O2的组合，更进一步地，该气体的流量比可以为（50~150）：（25~100）：（25~100），例如为50:25:25、75:60:40、150:100:100，在上述范围内，进一步地保证了预期的刻蚀效果。
如图8所示，在步骤S5中，使用第三干刻蚀制程移除剩余的阻挡层150，以曝露硅衬底110的表面，至此形成该带圆角的浅沟槽110a。所述移除剩余的阻挡层150并没有特别的限定，例如通过通过氧气等离子体将阻挡层150灰化移除，当然还可以通过紫外光或者臭氧进行移除。
如图8所示，本发明利用了多次干刻蚀的方式藉由光敏高分子材料作为保护层，进而使用高选择比的蚀刻方式纵向和侧向刻蚀衬底和衬底上方的硬式掩膜层，从而自然形成浅沟槽角部圆弧化的效果，使得所述浅沟槽隔离结构的电性或良率不受影响。
图9至图11所示，之后，在该带圆角的浅沟槽内可以通过沉积工艺、化学机械研磨平坦化（CMP）制程、刻蚀制程，沉积积绝缘介质200，以及移除硬式掩膜层，之后，再封装半导体器件，获得半导体器件隔离结构。
如图9至图10所示，在所述带圆角的浅沟槽110a中沉积绝缘介质200，可以进一步地所述绝缘介质200覆盖所述垫氮化层130的表面，具体地，例如可以通过CVD制程，例如HDP-CVD、HARP-CVD沉积形成相应的绝缘介质，所述绝缘介质200例如为对研磨具有较高适应力的氧化硅，当然并不限定于此，还可以为氟硅玻璃等绝缘材料，所述绝缘介质200的厚度为200～1000 nm，例如248 nm、560nm、750nm、890 nm、970 nm。在沉积绝缘介质200之后，可进行一高温（例如800~1200℃）回火制程，以增加所述绝缘介质200的密度和应力情况，之后，例如利用CMP工艺平坦化所述绝缘介质200和部分垫氮化层130，并停留在所述垫氮化层130上，进一步地还可以研磨去除部分垫氮化层130。
如图11所示，本发明浅沟槽隔离结构100的制造方法还包括通过第四刻蚀制程，例如干刻蚀，或湿刻蚀去除所述垫氧化层120和垫氮化层130的步骤，例如可以通过一种或多种热磷酸，例如150~178℃磷酸刻蚀完全去除垫氮化层130，之后，使用氢氟酸刻蚀完全去除垫氧化层120，至此，暴露所述硅衬底110，接着在暴露处的硅衬底110上组装半导体器件300。
本发明本发明利用了多次干刻蚀的方式藉由光敏高分子材料作为阻挡层进行保护，进而使用高选择比的蚀刻方式纵向和侧向刻蚀衬底上方的硬式掩膜层及阻挡层，直至停止在所述衬底上，从而自然形成浅沟槽角部圆弧化的效果，使得所述浅沟槽隔离结构的电性或良率不受影响。此外，由于在刻蚀过程中受保护层的保护，本发明避免了对衬底的损伤，蚀刻安全方便，易控制，避免了一些不被期望的隐患问题，以及降低因湿蚀刻做混酸需要评估新机台的成本。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种浅沟槽隔离结构的制造方法，其特征在于，其包括：
于一衬底上形成一硬式掩膜层，并刻蚀所述硬式掩膜层和所述衬底以形成浅沟槽，所述硬式掩膜层包括垫氧化层和位于所述垫氧化层上的垫氮化层；
于所述浅沟槽内和所述硬式掩膜层上形成一阻挡层；
使用第一干刻蚀制程刻蚀所述阻挡层的一部分，直至停止在所述垫氮化层；
使用第二干刻蚀制程以纵向和侧向刻蚀所述硬式掩膜层及剩余阻挡层的一部分，直至停止在所述衬底上，而形成带有圆角的浅沟槽，所述第二干刻蚀制程采用的偏置功率为0~98W；
使用第三干刻蚀制程移除所述带有圆角的浅沟槽中剩余的阻挡层。
2.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述阻挡层为光敏高分子材料构成的层。
3.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第二干刻蚀制程中所述垫氮化层的材料对所述衬底的材料的刻蚀选择比为5:1~12:1。
4.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第二干刻蚀中使用的刻蚀气体包括氟甲烷、二氟甲烷、氧气的组合。
5.根据权利要求4所述的浅沟槽隔离结构的制造方法，其特征在于，所述氟甲烷、二氟甲烷、氧气的流量比为（50~150）：（25~100）：（25~100）。
6.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第二干刻蚀制程侧向刻蚀所述硬式掩膜层的侧向距离为1~15nm。
7.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一干刻蚀制程中使用的刻蚀气体包括四氟化碳，所述四氟化碳的流量为50~100 sccm。
8.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第三干刻蚀制程中使用的刻蚀气体包括氧气。
9.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，通过氧气等离子体灰化移除所述剩余的阻挡层。
10.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，还包括在所述带有圆角的浅沟槽中沉积绝缘介质，平坦化所述绝缘介质的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011019947.9A CN111933567B (zh) | 2020-09-25 | 2020-09-25 | 一种浅沟槽隔离结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011019947.9A CN111933567B (zh) | 2020-09-25 | 2020-09-25 | 一种浅沟槽隔离结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111933567A true CN111933567A (zh) | 2020-11-13 |
| CN111933567B CN111933567B (zh) | 2021-02-09 |
Family
ID=73334140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011019947.9A Active CN111933567B (zh) | 2020-09-25 | 2020-09-25 | 一种浅沟槽隔离结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111933567B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060078197A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 반도체소자의 소자분리막 형성방법 |
| US20070284692A1 (en) * | 2006-06-12 | 2007-12-13 | Samsung Electronics Co., Ltd. | Device isolation structure incorporated in semiconductor device and method of forming the same |
| US20170372944A1 (en) * | 2016-06-27 | 2017-12-28 | Vanguard International Semiconductor Corporation | Methods for fabricating trench isolation structure |
-
2020
- 2020-09-25 CN CN202011019947.9A patent/CN111933567B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060078197A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 반도체소자의 소자분리막 형성방법 |
| US20070284692A1 (en) * | 2006-06-12 | 2007-12-13 | Samsung Electronics Co., Ltd. | Device isolation structure incorporated in semiconductor device and method of forming the same |
| US20170372944A1 (en) * | 2016-06-27 | 2017-12-28 | Vanguard International Semiconductor Corporation | Methods for fabricating trench isolation structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111933567B (zh) | 2021-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685838B1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
| TWI559458B (zh) | 嵌入式非揮發性記憶體與其製作方法 | |
| US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
| CN107346759B (zh) | 半导体结构及其制造方法 | |
| TW202017189A (zh) | 半導體裝置 | |
| CN110970345A (zh) | 半导体结构及制备方法 | |
| CN112103347A (zh) | 一种半导体结构的制造方法 | |
| US6432816B2 (en) | Method for fabricating semiconductor device | |
| CN108878292B (zh) | Finfet装置及其形成方法 | |
| CN108807377B (zh) | 半导体器件及其形成方法 | |
| CN112951760B (zh) | 存储器及其形成方法 | |
| CN111933567B (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN111933570B (zh) | 浅沟槽隔离结构的制造方法及其形成的浅沟槽隔离结构 | |
| US6313007B1 (en) | Semiconductor device, trench isolation structure and methods of formations | |
| CN108010835A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN114093806B (zh) | 一种半导体结构的制作方法 | |
| CN110911342A (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN112017948B (zh) | 半导体结构及其形成方法 | |
| CN108735670A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| KR100376986B1 (ko) | 반도체소자의 제조방법 | |
| TWI714423B (zh) | 半導體結構及其製造方法 | |
| CN110931421A (zh) | 浅沟槽隔离结构及制作方法 | |
| KR20100079959A (ko) | 스페이서패터닝공정을 이용한 반도체장치 제조 방법 | |
| CN100444337C (zh) | 用于制造半导体装置的方法 | |
| KR100554834B1 (ko) | 플래쉬 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240328 Address after: 230000 No. 88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province Patentee after: Hefei crystal integrated circuit Co.,Ltd. Country or region after: China Address before: No.18-h1105, Yinchun Road, science and technology R & D base, Maigaoqiao entrepreneurship Park, Qixia District, Nanjing, Jiangsu Province, 210000 Patentee before: Nanjing crystal drive integrated circuit Co.,Ltd. Country or region before: China |